TWI464844B - 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法 - Google Patents

具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法 Download PDF

Info

Publication number
TWI464844B
TWI464844B TW100125904A TW100125904A TWI464844B TW I464844 B TWI464844 B TW I464844B TW 100125904 A TW100125904 A TW 100125904A TW 100125904 A TW100125904 A TW 100125904A TW I464844 B TWI464844 B TW I464844B
Authority
TW
Taiwan
Prior art keywords
pick
chip carrier
pads
flip
place
Prior art date
Application number
TW100125904A
Other languages
English (en)
Other versions
TW201306198A (zh
Inventor
Shou Chian Hsu
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100125904A priority Critical patent/TWI464844B/zh
Publication of TW201306198A publication Critical patent/TW201306198A/zh
Application granted granted Critical
Publication of TWI464844B publication Critical patent/TWI464844B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

具有獨立墊罩之覆晶載體及其應用於MPS-C2封裝構造之封裝方法
本發明係有關於半導體封裝技術，特別係有關於一種具有獨立墊罩之覆晶載體及其應用於MPS-C2封裝構造之封裝方法。
「以金屬柱銲接為晶片連接」(MPS-C2,Metal Post Solder-Chip Connection)是一種先進的覆晶接合技術，習知覆晶接合是在晶片主動面上設置複數個銲球，作為與基板結合之凸塊，藉由晶片翻轉使主動面朝向基板以及迴焊(reflowing)熔接的方式，使銲球電性與機械性接合至在基板的對應接墊上。然而，銲球為圓弧側壁，當凸塊間距設計越來越小，相鄰銲球容易焊接一起，故使用銲球的覆晶接合不符合微間距凸塊(間距小於100微米)接合之要求。
美國專利US 6,229,220 B1號「Bump structure,bump forming method and package connecting body」，IBM(International Business Machines Corporation)公司採用金屬柱取代以往的銲球，作為覆晶接合之凸塊，以銲料連接金屬柱與基板上接墊。迴焊之溫度只能熔化銲料而未到達金屬柱的熔點，使金屬柱保持柱狀形狀。金屬柱(即作為晶片凸塊的間距)得以縮小，也不會發生傳統銲球橋接短路的問題。如第1圖所示，一種習知典型的「以金屬柱銲接為晶片連接」(MPS-C2)之半導體封裝構造1主要包含一基板10、一晶片20及一封膠體30。複數個金屬柱21係設於該晶片20之銲墊23上，並藉由銲料22接合該些金屬柱21至位在該基板10上之複數個接墊12。並且，該封膠體30係為底部填充膠，故具有良好流動性，能填入在該晶片20與該基板10之間的覆晶間隙。由於該晶片20與該基板10兩者熱膨脹係數之不匹配或/以及該封膠體30之固化收縮，該半導體封裝構造1易有封裝翹曲之問題。並且，當該些金屬柱21之間距越來越小時，在相鄰金屬柱21下的銲料22在經迴焊而容易焊接一起，導致銲料橋接相鄰金屬柱之短路問題。
有鑒於此，本發明之主要目的係在於提供一種具有獨立墊罩之覆晶載體及其應用於MPS-C2封裝構造之封裝方法，藉以解決習知MPS-C2封裝構造之銲料橋接與封裝翹曲之問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明主要揭示一種具有獨立墊罩之覆晶載體，係主要包含一基板及複數個獨立墊罩。該基板係具有一上表面以及複數個設置在該上表面之接墊。該些獨立墊罩係覆蓋於該些接墊上，每一獨立墊罩係包含一黏接對應接墊之光敏性黏著層與一形成於該光敏性黏著層上之透光性取放子。本發明另揭示使用該覆晶載體之半導體封裝方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的覆晶載體中，可另包含一混合有填充粒子之封膠體，係形成於該基板之該上表面並且該封膠體係具有一不超過該些獨立墊罩之厚度，以使每一取放子具有一外露於該封膠體之外之取放表面。
在前述的覆晶載體中，該些填充粒子係可為無機顆粒。
在前述的覆晶載體中，該封膠體係可為熱固性。
在前述的覆晶載體中，該些取放子係可為熱固性電絕緣柱體。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一較佳具體實施例，一種具有獨立墊罩之覆晶載體100舉例說明於第2圖之截面示意圖。該覆晶載體100係主要包含一基板110及複數個獨立墊罩(Individual Pad Mask,IPM)120。
該基板110係具有一上表面111以及複數個設置在該上表面111之接墊112。該基板110係可為印刷電路板、陶瓷電路板或是半導體中介板，其內部具有適當之線路結構或鍍通孔(圖中未繪出)，以電性連接該些接墊112至外部。通常該基板110之該上表面111係形成有一防焊層113，該防焊層113不覆蓋該些接墊112。
第5圖為該覆晶載體100在未形成一封膠體之前的立體示意圖。由第2圖配合參照第5圖，該些獨立墊罩120係覆蓋於該些接墊112上。其中，該些獨立墊罩120係為個別固定於該些接墊112上，彼此之間不直接地互相連接。每一獨立墊罩120係包含一黏接對應接墊112之光敏性黏著層121與一形成於該光敏性黏著層121上之透光性取放子122。該些光敏性黏著層121係具有UV光照射後產生老化，導致黏性喪失之特性，如同習知晶圓切割膠帶之表面黏著層，例如丙烯酸樹脂(acrylic resin)，但僅覆蓋該些接墊112，並非全面覆蓋該基板110之該上表面111。該些取放子122係具有透光性，由目視可為全透明或半透明，該些取放子122之材質可為環氧丙烷(PO,propylene oxide)、聚氯乙烯(PVC,polyvinyl chloride)或乙烯對苯二甲酸酯(PET,ethylene terephthalate)。在本實施例中，該些取放子122係可為熱固性電絕緣柱體，使得在形成製程中該些取放子122與該些光敏性黏著層121可個別處理其性質變化。當該些取放子122熱固化成形時，該些光敏性黏著層121保持具有黏性，當光線穿透並照射至該些光敏性黏著層121時，該些光敏性黏著層121將失去黏性，而該些取放子122保持良好固態形狀，方便以取放方式脫拔。該些取放子122脫拔後之空間即可用以構成封膠體之金屬柱容置穴，藉以解決習知MPS-C2封裝構造之銲料橋接與封裝翹曲之問題。此外，該些獨立墊罩120之高度可大於預定製作之MPS-C2封裝構造之金屬柱高度。
更具體地，該覆晶載體100係可另包含一混合有填充粒子131之封膠體130，係形成於該基板110之該上表面111並且該封膠體130係具有一不超過該些獨立墊罩120之厚度T，以使每一取放子122具有一外露於該封膠體130之外之取放表面123。在本實施例中，該些填充粒子131係可為無機顆粒，例如矽氧粒子，用以調合該封膠體130之熱膨脹係數，使得該封膠體130之熱膨脹係數與覆晶接合之晶片之熱膨脹係數相匹配，較佳地，該封膠體130之熱膨脹係數係介於覆晶接合之晶片之熱膨脹係數與該基板110之熱膨脹係數且較接近覆晶接合之晶片之熱膨脹係數。而該封膠體130係可為熱固性。該封膠體130之形成時機可在該覆晶載體100之製程完成，亦可實施於使用該覆晶載體100之MPS-C2封裝過程中。
如第3A至3E圖所示，本發明另揭示該覆晶載體100之形成方法。如第3A圖所示，首先提供該基板110，該基板110之上表面111可設置有該些接墊112，亦可形成有該防焊層113。如第3B與4圖所示，在該基板110之上表面111設置一遮罩310，該遮罩310係具有複數個孔洞311，其係對準並顯露該些接墊112。其中，該遮罩310係可為一經曝光顯影形成之光阻材料，或者可以是一印刷模板。如第3C圖所示，以印刷方式在該些孔洞311內的該些接墊112上塗施該些光敏性黏著層121，並預烘烤使其略為定形。之後，如第3D圖所示，以第二次印刷的方式將該些取放子122固化前之前趨物樹脂填滿地塗施於該遮罩310之該些孔洞311內，並預烘烤使其略為定形。如第3E及5圖所示，在移除該遮罩310之後，以一後烘烤步驟，令上述前趨物樹脂固化成該些取放子122，便構成複數個設置在該基板110上之該些獨立墊罩120。最後，如第6圖所示，可利用一塗膠針頭320，提供該一混合有填充粒子131之封膠體130，其係形成於該基板110之該上表面111並具有一不超過該些獨立墊罩120之厚度，以使每一取放子122具有一外露於該封膠體130之外之取放表面123。該封膠體130可具有B階或半固化特性，可利用一預烘烤使其局部固化成膠稠態或如果凍般凝膠狀態。
如第7A至7C圖所示，本發明進一步揭示使用該覆晶載體100之半導體封裝方法。首先如第7A圖所示，利用一照射裝置提供一適當波長之光線(例如UV紫外光)並照射至該基板110，光線穿透該些取放子122並照射至該些光敏性黏著層121，使該些光敏性黏著層121老化而失去黏性。如第7B與8圖所示，利用一取放吸嘴340對該些獨立墊罩120之取放表面123提供一真空吸附力，以取放方式拔出該些取放子122，以顯露該些接墊112。此時，該些獨立墊罩120被拔除之位置即形成為該封膠體130之金屬柱容置穴132。此步驟之優點為，該些金屬柱容置穴132之形成是藉由該些獨立墊罩120在照光後之機械式拔除，不會造成該些接墊112之損傷，亦不會對該封膠體130造成污染，例如去光阻劑之污染。此外，該封膠體130亦不需要具有感光性與高流動性的性質，能降低封裝材料成本，並且該些接墊112之顯露表面亦相當乾淨。
如第7C圖所示，設置一晶片200於該封膠體130上，該晶片200係具有複數個金屬柱210，該金屬柱210下方端面形成有銲料220，利用迴焊方式使該銲料220焊接該些金屬柱210至該些接墊112。其中，該晶片200之一主動表面係製造有各式所需積體電路，複數個銲墊230設置於該主動表面上並顯露於一保護層240之外，作為積體電路之對外接點，而該些金屬柱210可利用電鍍或是接植方式設置於該些銲墊230上，該些金屬柱210可直接接合於該些銲墊230，或者在該些銲墊230與該些金屬柱210之間可設置有一凸塊下金屬層(圖中未繪出)。如第9圖所示，在迴焊之前，該銲料220先接觸該些接墊112，由於該些金屬柱210容置於對應之該些金屬柱容置孔132內，即使該晶片200往該基板110過度擠壓，該銲料220亦不會溢流污染至相鄰的金屬柱。此外，在設置該晶片200之後，可另以加熱方式熱固化該封膠體130，以製造得到如第10圖所示之MPS-C2類型半導體封裝構造。該MPS-C2類型半導體封裝構造不僅可以薄化設計且不會有封裝翹曲的問題，此外，該銲料220也不會橋接相鄰的金屬柱210。因此，本發明之特點之一在於，利用該些獨立墊罩120達到在MPS-C2類型半導體封裝構造中可以使用低成本混合有填充粒子131之封膠體130，不會有封膠體填充困難之虞，並能防止因填充粒子131被捕捉阻隔在銲料220與該些接墊112之間而造成的焊接不良的問題。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
1．．．半導體封裝構造
10．．．基板
12．．．接墊
20．．．晶片
21．．．金屬柱
22．．．銲料
23．．．銲墊
30．．．封膠體
100．．．具有獨立墊罩之覆晶載體
110．．．基板
111．．．上表面
112．．．接墊
113．．．防焊層
120．．．獨立墊罩
121．．．光敏性黏著層
122．．．取放子
123．．．取放表面
130．．．封膠體
131．．．填充粒子
132．．．金屬柱容置穴
200．．．晶片
210．．．金屬柱
220．．．銲料
230．．．銲墊
240．．．保護層
310．．．遮罩
311．．．孔洞
320．．．塗膠針頭
330．．．照射裝置
340．．．取放吸嘴
T．．．封膠體之厚度
第1圖：習知MPS-C2類型半導體封裝構造之截面示意圖。
第2圖：依據本發明之一較佳實施例，一種具有獨立墊罩之覆晶載體之截面示意圖。
第3A至3E圖：依據本發明之一較佳實施例，在提供該覆晶載體之製程中之截面示意圖。
第4圖：依據本發明之一較佳實施例，對應於第3B圖製程步驟之元件立體示意圖。
第5圖：依據本發明之一較佳實施例，對應於第3E圖製程步驟之元件立體示意圖。
第6圖：依據本發明之一較佳實施例，繪示在具有獨立墊罩之覆晶載體上形成封膠體之元件立體示意圖。
第7A至7C圖：依據本發明之一較佳實施例，在使用該覆晶載體之半導體封裝製程中之截面示意圖。
第8圖：依據本發明之一較佳實施例，對應於第7B圖製程步驟之元件立體示意圖。
第9圖：依據本發明之一較佳實施例，對應於第7C圖製程步驟之局部放大截面示意圖。
第10圖：依據本發明之一較佳實施例，一種使用該覆晶載體之MPS-C2類型半導體封裝構造之截面示意圖。
110．．．基板
111．．．上表面
112．．．接墊
113．．．防焊層
120．．．獨立墊罩
121．．．光敏性黏著層
122．．．取放子
123．．．取放表面
130．．．封膠體
131．．．填充粒子
132．．．金屬柱容置穴
340．．．取放吸嘴
T．．．封膠體之厚度

Claims (10)

  1. 一種具有獨立墊罩之覆晶載體，包含：一基板，係具有一上表面以及複數個設置在該上表面之接墊；以及複數個獨立墊罩，係覆蓋於該些接墊上，每一獨立墊罩係包含一黏接對應接墊之光敏性黏著層與一形成於該光敏性黏著層上之透光性取放子。
  2. 根據申請專利範圍第1項之具有獨立墊罩之覆晶載體，另包含一混合有填充粒子之封膠體，係形成於該基板之該上表面並且該封膠體係具有一不超過該些獨立墊罩之厚度，以使每一取放子具有一外露於該封膠體之外之取放表面。
  3. 根據申請專利範圍第2項之具有獨立墊罩之覆晶載體，其中該些填充粒子係為無機顆粒。
  4. 根據申請專利範圍第2項之具有獨立墊罩之覆晶載體，其中該封膠體係為熱固性。
  5. 根據申請專利範圍第1項之具有獨立墊罩之覆晶載體，其中該些取放子係為熱固性電絕緣柱體。
  6. 一種半導體封裝方法，包含：提供一具有獨立墊罩之覆晶載體，包含：一基板，係具有一上表面以及複數個設置在該上表面之接墊；以及複數個獨立墊罩，係覆蓋於該些接墊上，每一獨立墊罩係包含一黏接對應接墊之光敏性黏著層與一形成於該光敏性黏著層上之透光性取放子；形成一混合有填充粒子之封膠體，係形成於該基板之該上表面並具有一不超過該些獨立墊罩之厚度，以使每一取放子具有一外露於該封膠體之外之取放表面；以光穿透該些取放子之方式照射該些光敏性黏著層，使其失去黏性；以取放方式拔出該些取放子，以顯露該些接墊；以及設置一晶片於該封膠體上，該晶片係具有複數個金屬柱，並以銲料焊接該些金屬柱至該些接墊。
  7. 根據申請專利範圍第6項之半導體封裝方法，其中該封膠體係以點塗方式形成。
  8. 根據申請專利範圍第6項之半導體封裝方法，其中該些填充粒子係為無機顆粒。
  9. 根據申請專利範圍第6項之半導體封裝方法，在設置該晶片之後，另包含之步驟：以加熱方式熱固化該封膠體。
  10. 根據申請專利範圍第6項之半導體封裝方法，其中該些取放子係為熱固性電絕緣柱體，其係藉由印刷在一遮罩之複數個孔洞內並經烘烤成形。
TW100125904A 2011-07-22 2011-07-22 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法 TWI464844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100125904A TWI464844B (zh) 2011-07-22 2011-07-22 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100125904A TWI464844B (zh) 2011-07-22 2011-07-22 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法

Publications (2)

Publication Number Publication Date
TW201306198A TW201306198A (zh) 2013-02-01
TWI464844B true TWI464844B (zh) 2014-12-11

Family

ID=48169273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125904A TWI464844B (zh) 2011-07-22 2011-07-22 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法

Country Status (1)

Country Link
TW (1) TWI464844B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005165A (ja) * 2004-06-17 2006-01-05 Nec Toppan Circuit Solutions Inc 印刷配線板、半導体装置、及びそれらの製造方法
JP2008021883A (ja) * 2006-07-13 2008-01-31 Murata Mfg Co Ltd 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
WO2009004766A1 (ja) * 2007-07-03 2009-01-08 Daikin Industries, Ltd. 冷凍装置
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
JP4538951B2 (ja) * 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
US7902666B1 (en) * 2009-10-05 2011-03-08 Powertech Technology Inc. Flip chip device having soldered metal posts by surface mounting

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538951B2 (ja) * 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2006005165A (ja) * 2004-06-17 2006-01-05 Nec Toppan Circuit Solutions Inc 印刷配線板、半導体装置、及びそれらの製造方法
JP2008021883A (ja) * 2006-07-13 2008-01-31 Murata Mfg Co Ltd 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
WO2009004766A1 (ja) * 2007-07-03 2009-01-08 Daikin Industries, Ltd. 冷凍装置
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
US7902666B1 (en) * 2009-10-05 2011-03-08 Powertech Technology Inc. Flip chip device having soldered metal posts by surface mounting

Also Published As

Publication number Publication date
TW201306198A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
US8980694B2 (en) Fabricating method of MPS-C2 package utilized form a flip-chip carrier
JP5168160B2 (ja) 半導体装置及び半導体装置の製造方法
US9048221B2 (en) Device having electrodes formed from bumps with different diameters
TWI671861B (zh) 半導體封裝結構及其製作方法
US9287191B2 (en) Semiconductor device package and method
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
WO2014129351A1 (ja) 半導体装置とその製造方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
TWI236747B (en) Manufacturing process and structure for a flip-chip package
US11610850B2 (en) Electronic package and fabrication method thereof
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
US8648455B2 (en) Semiconductor device and method of manufacturing the same
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
TWI630665B (zh) 製作晶片封裝結構之方法
TWI759698B (zh) 電子封裝件及其承載結構
JP5547703B2 (ja) 半導体装置の製造方法
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
TWI464844B (zh) 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法
US20140099755A1 (en) Fabrication method of stacked package structure
JP2007142128A (ja) 半導体装置およびその製造方法
TWI839093B (zh) 電子結構之製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees