CN212934598U - 一种封装基板和封装体 - Google Patents
一种封装基板和封装体 Download PDFInfo
- Publication number
- CN212934598U CN212934598U CN202022576789.9U CN202022576789U CN212934598U CN 212934598 U CN212934598 U CN 212934598U CN 202022576789 U CN202022576789 U CN 202022576789U CN 212934598 U CN212934598 U CN 212934598U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- exposed
- metal piece
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种封装基板,包括一塑封层和嵌埋于所述塑封层中的至少一第一金属件;其中,所述塑封层的一第一表面暴露所述第一金属件的第一表面,并且,暴露的所述第一金属件的第一表面低于所述塑封层的第一表面,以在暴露的所述第一金属件的第一表面设置一芯片。
Description
技术领域
本申请涉及半导封装领域,特别涉及一种封装基板和封装体。
背景技术
MIS小封装产品由于封装尺寸小,在芯片较大的情况下可能会发生银浆溢出的情况,而外溢的银浆存在与其他金属垫桥接的风险,从而导致产品失效。
具体地,图1所示是本领域中一常规MIS小封装产品的结构示意图。如图1所示,所述常规MIS小封装产品的具体结构为在封装基板1的第一金属件21上贴装芯片3,芯片3通过金属线4与位于打线位置的第二金属件22导电连接。
如图1所示,在常规MIS小封装产品中,在用于承载芯片的第一金属件21和打线位置的第二金属件22的暴露于封装基板1的上下表面上均需要设置镍金层5,而所述芯片3则需要通过银浆层6与所述第一金属件21充分接触。因此,所述银浆层6的尺寸需随着所述芯片3的尺寸而变化,因而,在图1所示的结构中,当所述芯片3的尺寸较大时,所述银浆层6的边缘将靠近所述封装基板1的边缘,存在外溢风险;此外,所述银浆层6的边缘还同时靠近位于打线位置的第二金属件22,存在污染打线位置致使芯片失效的风险。此外,图1所示的常规MIS小封装产品由于多处位置需要设置镍金层5,使得制造成本居高不下。
因此,有必要提供一种新的封装基板,以克服上述缺陷。
实用新型内容
本申请的目的在于提供一种封装基板,以及该封装基板的制备方法和应用该封装基板的封装体。在本申请中,通过所述封装基板的结构设计,有效控制了银浆层的外溢范围,成功避免了银浆溢出封装体或者与封装体内其他金属发生桥接的情况,同时也降低了贵金属的使用量,有效降低了制造成本。
为了达到上述目的,根据本申请的一方面提供一种封装基板,包括一塑封层和嵌埋于所述塑封层中的至少一第一金属件;其中,所述塑封层的一第一表面暴露所述第一金属件的第一表面,并且,暴露的所述第一金属件的第一表面低于所述塑封层的第一表面,以在暴露的所述第一金属件的第一表面设置一芯片。
在一些实施例中,所述封装基板还包括嵌埋于所述塑封层中的至少一第二金属件,所述塑封层的第一表面暴露所述第二金属件的第一表面;其中,暴露的所述第二金属件的第一表面与所述塑封层的第一表面齐平,或者,暴露所述第二金属件的第一表面低于所述塑封层的第一表面。
在一些实施例中,暴露所述第二金属件的第一表面高于暴露的所述第一金属件的第一表面。
在一些实施例中,在暴露的所述第二金属件的第一表面上设置表面处理层。
在一些实施例中,所述表面处理层的表面超出所述塑封层的第一表面,或者,所述表面处理层的表面与所述塑封层的第一表面齐平。
在一些实施例中,所述塑封层还具有一与所述第一表面相对的第二表面,所述塑封层的第二表面暴露所述第一金属件的第二表面及所述第二金属件的第二表面。
在一些实施例中,在暴露的所述第一金属件的第二表面及所述第二金属件的第二表面上设置表面处理层。
在一些实施例中,所述表面处理层为至少一层金属镍层和至少一层金属金层所形成的叠层。
在一些实施例中,所述金属镍层的一表面用于接触所述第一金属件的第二表面、所述第二金属件的第一表面及所述第二金属件的第二表面中的至少一者;另一表面用于接触所述金属金层。
根据本申请的另一方面,还提供一种封装体,包括:上述任意一种封装基板,设置于所述第一金属件暴露的第一表面上的芯片,以及,设置于所述第一金属件暴露的第一表面上焊料;其中,所述焊料不形成于所述塑封层的第一表面。
根据本申请的另一方面,还提供上述封装基板的制备方法,包括步骤:
在一载板上形成第一金属件、第二金属件,以及包封所述第一金属件及所述第二金属件的塑封层;
研磨以暴露所述第一金属件的第二表面及所述第二金属件的第二表面;
去除所述载板后,在暴露的所述第二金属件上形成表面处理层;以及,
蚀刻以使暴露的所述第一金属件的第一表面低于所述塑封层的第一表面。
在一些实施例中,在暴露的所述第二金属件上形成表面处理层的步骤中,在暴露的所述第一金属件上形成保护层,以防止表面处理层形成于所述第一金属件上。
在一些实施例中,在暴露的所述第二金属件上形成表面处理层的步骤之前,所述制备方法还包括:蚀刻以使暴露所述第二金属件的第一表面低于所述塑封层的第一表面。
在一些实施例中,在蚀刻以使暴露所述第二金属件的第一表面低于所述塑封层的第一表面的步骤中,在暴露的所述第一金属件上形成保护层,以防止所述第一金属件被蚀刻。
在本申请中,通过控制所述封装基板的用于贴装芯片的金属件的表面低于封装层表面,以在形成银浆层处形成凹陷,从而有效地控制了银浆层的外溢范围,成功避免了银浆溢出封装体或者与封装体内其他金属发生桥接的情况。同时,在本申请的所述封装体中,在贴装芯片的金属件表面不设置表面处理层,有效降低了制造成本。
附图说明
图1是现有的一常规封装产品的结构示意图;
图2A至图2C是根据本申请一实施例的封装基板的结构示意图;
图3是根据本申请一实施例的一封装体的结构示意图;
图4是根据本申请一实施例的一封装基板的制备方法的流程图;
图5A至图5G是对应图4的结构示意图;
图6A和图6B为根据本申请另一实施例的封装基板的结构示意图。
具体实施方式
以下,结合具体实施方式,对本申请的技术进行详细描述。应当知道的是,以下具体实施方式仅用于帮助本领域技术人员理解本申请,而非对本申请的限制。
如图2A至图2C所示,在本实施例中,提供一种封装基板100,包括一塑封层110、嵌埋于所述塑封层中的至少一第一金属件120和至少一第二金属件130。本领域技术人员可以理解的是,所述第一金属件120和所述第二金属件130的个数可以根据实际需要而设置,并不限于图2A和图2B所示的数量。
如图2A和图2B所示,所述塑封层110、所述第一金属件120、所述第二金属件130均具有相对的上下两个表面,即为第一表面和第二表面。具体地,如图2A和图2B所示,所述塑封层110具有第一表面110A和第二表面110B,所述第一金属件120具有第一表面120A和第二表面120B,所述第二金属件130具有第一表面130A和第二表面130B。
如图2A所示,所述塑封层110的一第一表面110A暴露所述第一金属件120的第一表面120A及所述第二金属件130的第一表面130A,并且,所述塑封层110的第二表面110B暴露所述第一金属件120的第二表面120B及所述第二金属件130的第二表面130B。
在本实施例中,如图2A所示,暴露的所述第一金属件120的第一表面120A以及暴露的所述第二金属件130的第一表面130A均低于所述塑封层110的第一表面110A。本领域技术人员可以理解的是,所述第一金属件120的第一表面120A与所述第二金属件130的第一表面130A可以处于同一平面或处于不同平面。优选地,为了更好地防止银浆的溢出,如图2A所示,所述第一金属件120的第一表面120A低于所述第二金属件130的第一表面130A。
如图2B所示,在所述封装基板100上,在图2A所示的暴露的所述第一金属件120的第一表面120A上直接设置一芯片101。在图2A所示的暴露的所述第二金属件130的第一表面130A上设置表面处理层102。如图2B所示,所述表面处理层102可以包括至少一层金属镍层1021和至少一层金属金层1022所形成的叠层,其中,所述金属镍层1021接触所述第二金属件130。
在本实施例中,如图2B所示,所述表面处理层102的表面与所述塑封层110的第一表面110A齐平。当然,本领域技术人员可以理解的是,所述表面处理层102的表面也可以超出所述塑封层110的第一表面110A,如图2C所示。
此外,如图2B和图2C所示,在图2A中所示的暴露的所述第一金属件120的第二表面120B及所述第二金属件130的第二表面130B上也设置有所述表面处理层102。相似地,所述表面处理层102可以包括至少一层金属镍层1021和至少一层金属金层1022所形成的叠层,其中,所述金属镍层1021接触所述第一金属件120及所述第二金属件130。
由此,在形成封装体200时,如图3所示,在图2A中所示的暴露的所述第一金属件120的第一表面120A上形成焊料103,例如银浆,以使得所述焊料103不形成于所述塑封层110的第一表面110A上。由此,图3所示的封装体200中,焊料103的外溢范围被限制在所述第一金属件120的第一表面120A上,成功避免了焊料103溢出封装体或者与封装体内其他金属发生桥接的情况。同时,如图3所示,在本申请的所述封装体200中,在贴装芯片103的第一金属件120之间不设置表面处理层,有效降低了制造成本。
以下,结合图4和图5A至图5G,详细描述上述封装基板100的制备方法。
如图4和图5A所示,封装基板100的制备方法包括步骤S1:在一载板SP上形成第一金属件120、第二金属件130,以及包封所述第一金属件120及所述第二金属件130的塑封层110。本领域技术人员可以理解的是,在本步骤中,可以通过例如电镀法、沉积法等本领域已知方法在所述载板SP上首先形成第一金属件120及第二金属件130,然后再通过本领域已知的塑封方法形成所述塑封层110。
如图4和图5B所示,封装基板100的制备方法包括步骤S2:研磨所述塑封层110,从而暴露所述第一金属件120的第二表面120B及所述第二金属件130的第二表面130B。
如图4和图5C所示,封装基板100的制备方法包括步骤S3:在暴露的所述第一金属件120的第二表面120B及所述第二金属件130的第二表面130B形成表面处理层102。本领域技术人员可以理解的是,在本步骤中,可以通过例如电镀法、沉积法等本领域已知方法在暴露的所述第一金属件120的第二表面120B及所述第二金属件130的第二表面130B上首先形成金属镍层1021,然后再形成金属金层1022。
如图4和图5D所示,封装基板100的制备方法包括步骤S4:去除所述载板,蚀刻暴露的所述第一金属件120的第一表面120A和/或第二金属件130的第一表面130A,以获得如图2A所示的暴露的所述第一金属件120的第一表面120A低于所述塑封层110的第一表面110A。
具体地,如图5E所示,所述步骤S4包括步骤S41:在所述第一金属件120的第一表面120A上设置一保护层MP,蚀刻暴露的所述第二金属件130的第一表面130A,以使得所述第二金属件130的第一表面130A低于所述塑封层110的第一表面110A。
如图5F所示,所述步骤S4包括步骤S42:在所述第二金属件130的第一表面130A上形成表面处理层102。本领域技术人员可以理解的是,在本步骤中,可以通过例如电镀法、沉积法等本领域已知方法在暴露的所述第二金属件120的第一表面130A上首先形成金属镍层1021,然后再形成金属金层1022。
如图5G所示,所述步骤S4还包括步骤S43:去除所述保护层MP,蚀刻暴露的所述第一金属件120的第一表面120A,以使得所述第一金属件120的第一表面120A低于所述塑封层110的第一表面110A。
在本申请的另一实施例中,如图6A和图6B所示,提供一种封装基板300,包括一塑封层310、嵌埋于所述塑封层中的至少一第一金属件320和至少一第二金属件330。本领域技术人员可以理解的是,所述第一金属件320和所述第二金属件330的个数可以根据实际需要而设置,并不限于图6A和图6B所示的数量。
与所述封装基板100相似的,如图6A和图6B所示,所述塑封层310、所述第一金属件320、所述第二金属件330均具有相对的上下两个表面,即为第一表面和第二表面。具体地,如图6A和图6B所示,所述塑封层310具有第一表面310A和第二表面310B,所述第一金属件320具有第一表面320A和第二表面320B,所述第二金属件330具有第一表面330A和第二表面330B。
与图2A所示的所述封装基板100不同的是,在图6A所示的所述封装基板300中,暴露的所述第一金属件320的第一表面320A低于所述塑封层310的第一表面310A,而暴露的所述第二金属件330的第一表面330A则与所述塑封层310的第一表面310A齐平。
与所述封装基板100相似的,如图6B所示,在所述封装基板300中,在图6A所示的暴露的所述第一金属件320的第一表面320A上直接设置一芯片101。在图6A所示的暴露的所述第二金属件330的第一表面330A上设置表面处理层102。如图6B所示,所述表面处理层102可以包括至少一层金属镍层1021和至少一层金属金层1022所形成的叠层,其中,所述金属镍层1021接触所述第二金属件330。
与所述封装基板100相似的,如图6B所示,在图6A中所示的暴露的所述第一金属件320的第二表面320B及所述第二金属件330的第二表面330B上也设置有所述表面处理层102。相似地,所述表面处理层102可以包括至少一层金属镍层1021和至少一层金属金层1022所形成的叠层,其中,所述金属镍层1021接触所述第一金属件120及所述第二金属件130。
本领域技术人员可以理解的是,所述封装基板300的制备方法与所述封装基板100的制备方法大致相同,即,所述封装基板300的制备方法包含上述步骤S1、步骤S2、步骤S3、步骤S4、步骤S41、步骤S42和步骤S43。不同的是,在所述封装基板300的制备方法中,不包含步骤S41中“蚀刻暴露的所述第二金属件130的第一表面130A,以使得所述第二金属件130的第一表面130A低于所述塑封层110的第一表面110A”的步骤。也就是说,所述封装基板300的制备方法的步骤S42为:在所述第一金属件320的第一表面320A上设置一保护层MP。其余步骤内容与封装基板100的制备方法相同,此处不再赘述。
本申请已由上述相关实施例加以描述,然而上述实施例仅为实施本申请的范例。必需指出的是,已公开的实施例并未限制本申请的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本申请的范围内。
Claims (8)
1.一种封装基板,其特征在于,所述封装基板包括一塑封层和嵌埋于所述塑封层中的至少一第一金属件;其中,
所述塑封层的一第一表面暴露所述第一金属件的第一表面,并且,
暴露的所述第一金属件的第一表面低于所述塑封层的第一表面,以在暴露的所述第一金属件的第一表面设置一芯片。
2.如权利要求1所述的封装基板,其特征在于,所述封装基板还包括嵌埋于所述塑封层中的至少一第二金属件,所述塑封层的第一表面暴露所述第二金属件的第一表面;其中,暴露的所述第二金属件的第一表面与所述塑封层的第一表面齐平,或者,暴露所述第二金属件的第一表面低于所述塑封层的第一表面。
3.如权利要求2所述的封装基板,其特征在于,暴露所述第二金属件的第一表面高于暴露的所述第一金属件的第一表面。
4.如权利要求2所述的封装基板,其特征在于,在暴露的所述第二金属件的第一表面上设置表面处理层。
5.如权利要求4所述的封装基板,其特征在于,所述表面处理层的表面超出所述塑封层的第一表面,或者,所述表面处理层的表面与所述塑封层的第一表面齐平。
6.如权利要求2所述的封装基板,其特征在于,所述塑封层还具有一与所述第一表面相对的第二表面,所述塑封层的第二表面暴露所述第一金属件的第二表面及所述第二金属件的第二表面。
7.如权利要求6所述的封装基板,其特征在于,在暴露的所述第一金属件的第二表面及所述第二金属件的第二表面上设置表面处理层。
8.一种封装体,其特征在于,所述封装体包括:如权利要求4至7中任一项所述的封装基板,设置于所述第一金属件暴露的第一表面上的芯片,以及,设置于所述第一金属件暴露的第一表面上焊料;其中,所述焊料不形成于所述塑封层的第一表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022576789.9U CN212934598U (zh) | 2020-11-09 | 2020-11-09 | 一种封装基板和封装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022576789.9U CN212934598U (zh) | 2020-11-09 | 2020-11-09 | 一种封装基板和封装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212934598U true CN212934598U (zh) | 2021-04-09 |
Family
ID=75312183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022576789.9U Active CN212934598U (zh) | 2020-11-09 | 2020-11-09 | 一种封装基板和封装体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212934598U (zh) |
-
2020
- 2020-11-09 CN CN202022576789.9U patent/CN212934598U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600180A (en) | Sealing structure for bumps on a semiconductor integrated circuit chip | |
US8230588B2 (en) | Method of making an electronic device and electronic device substrate | |
TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
TW444288B (en) | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device | |
CN103824836B (zh) | 半导体承载元件及半导体封装件 | |
EP1020903A1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
KR20020050148A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
TW200537627A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US7884453B2 (en) | Semiconductor device and manufacturing method thereof | |
US20020041037A1 (en) | Semiconductor device and process of producing same | |
JPH01226160A (ja) | 電子部品接続用の端子装置および端子の製造方法 | |
JPH0432541B2 (zh) | ||
CN212934598U (zh) | 一种封装基板和封装体 | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
CN115763415A (zh) | 具有采用改善引线设计的引线框架的封装体及其制造 | |
CN111696873A (zh) | 一种半导体封装方法和封装芯片 | |
JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
CN114464590A (zh) | 封装基板及制备方法和封装体 | |
CN110581079B (zh) | 扇出型芯片封装方法及扇出型芯片封装体 | |
JPH06177315A (ja) | 多層リードフレーム | |
KR101357588B1 (ko) | 리드리스 프레임, 이를 포함하는 반도체 칩 패키지 및 그 제조 방법 | |
TWI282160B (en) | Circuit board structure integrated with chip and method for fabricating the same | |
CN115621212B (zh) | 一种防溢的封装结构及其装片方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |