CN115621212B - 一种防溢的封装结构及其装片方法 - Google Patents

一种防溢的封装结构及其装片方法 Download PDF

Info

Publication number
CN115621212B
CN115621212B CN202211381660.XA CN202211381660A CN115621212B CN 115621212 B CN115621212 B CN 115621212B CN 202211381660 A CN202211381660 A CN 202211381660A CN 115621212 B CN115621212 B CN 115621212B
Authority
CN
China
Prior art keywords
chip
metal ring
carrier
overflow
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211381660.XA
Other languages
English (en)
Other versions
CN115621212A (zh
Inventor
张光耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co ltd
Original Assignee
Hefei Silicon Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Silicon Microelectronics Technology Co ltd filed Critical Hefei Silicon Microelectronics Technology Co ltd
Priority to CN202211381660.XA priority Critical patent/CN115621212B/zh
Publication of CN115621212A publication Critical patent/CN115621212A/zh
Application granted granted Critical
Publication of CN115621212B publication Critical patent/CN115621212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device

Abstract

本发明申请公开了一种防溢的封装结构，包括载体和芯片，该芯片通过贴片胶装贴在载体上，所述载体上设置有金属环，其通过电镀或胶粘的方式设置在载体的上表面边缘位置，用以将贴片胶阻拦，防止贴片胶溢出载体，所述金属环的宽度小于金属环的高度，且所述金属环的高度小于贴片后芯片高度，贴片胶粘附于金属环表面溢流，防止贴片胶溢入芯片，所述载体为框架基岛或者贴片基板，所述金属环的上表面或者靠近芯片的侧面设置有爬胶阶梯，该爬胶阶梯通过蚀刻的方式形成，本发明申请可有效防止贴片胶水溢出载体和溢入芯片，防止胶水溢出影响边缘线路，避免电路短路，芯片整体的封装尺寸更小，贴片胶的使用更加集中，利用率高。

Description

一种防溢的封装结构及其装片方法
技术领域
本发明申请属于芯片装片封装技术领域，尤其涉及一种防溢的封装结构及其装片方法。
背景技术
装片的目的是为了将磨划好切割好的芯片固定在框架的基岛或者贴片基板上以便于后续工序作业，而将芯片固定也有很多的方式，如金Au-Si（金-硅）合金共晶粘接法、Pd-Sn（铅-锡）合金焊接法以及导电胶粘接法，传统的Au-Si合金粘接法价格高，导致生产成本高，而且随着人类文明的进步，人们的环境意识正逐渐增强，保护自然环境，减少工业污染，已越来越受到人们的关注，传统的锡铅焊接中铅的含量为40%左右，铅是有毒金属，故该焊接方法也用的少，导电胶是一种热固性环氧树脂与填充金属颗粒的化合物，该方法具有高导电率、低热阻、高可靠性、绿色、低成本等优点，故成为现在广泛应用的粘接方法。
在使用导电胶粘接法时需要使用设备在基岛或贴片基板上涂导电胶，之后机械手取片并装贴在基岛对应位置，芯片装片时导电胶需要溢出到芯片外侧四周，即能观察到芯片四面出胶、导电胶更不能溢出基岛边缘（如图1），此为装片合格状态，如果导电胶溢出基岛边缘，则会有电路短路的风险。
但是现有的基岛一般都是平面型的，在实际生产过程中，通过控制设备的出胶量来防止溢胶，控制难度大，容易出现装片不合格的情况，而且芯片较大时，溢出的胶水更多，溢出距离更远，导致基岛需要设计的更大，影响封装尺寸，也有一些凹槽式的基岛，其在装片时需要一定的厚度之后才能在表面形成凹槽，不然有断裂的风险，成本较高，同时会使得装片的芯片高度和封装尺寸改变，故需要一种防溢的封装结构及其装片方法。
发明内容
为解决上述现有技术中基岛或贴片基板上容易出现溢胶造成短路或芯片失效的问题，本发明申请提供了一种防溢的封装结构及其装片方法。
为实现上述目的，本发明申请提出的一种防溢的封装结构，包括载体和芯片，该芯片通过贴片胶装贴在载体上，所述载体上设置有金属环，其通过电镀或胶粘的方式设置在载体的上表面边缘位置，用以将贴片胶阻拦，防止贴片胶溢出载体；
所述金属环的宽度小于金属环的高度，
且所述金属环的高度小于贴片后芯片高度，贴片胶粘附于金属环表面溢流，防止贴片胶溢入芯片。
进一步，所述载体为框架基岛或者贴片基板。
进一步，所述金属环的上表面或者靠近芯片的侧面设置有爬胶阶梯，该爬胶阶梯通过蚀刻的方式形成。
进一步，该防溢的封装结构还包括边缘线路，该边缘线路与载体之间的间距A值范围为15～50μm。
进一步，所述金属环与芯片之间的间距B值范围为40～80μm。
一种防溢的装片方法，包括以下步骤：
S1：在载体上形成金属环，金属环的宽度小于金属环的高度小于贴片后芯片高度，防止贴片胶溢出载体和溢入芯片；
S2：载体上涂贴片胶并贴片；
S3：贴片胶填充防溢机构与芯片之间。
进一步，所述金属环通过电镀或胶粘的方式形成在载体的上表面边缘位置。
进一步，所述金属环的上表面或者靠近芯片的侧面设置有爬胶阶梯，该爬胶阶梯通过蚀刻的方式形成。
进一步，所述载体为框架基岛或者贴片基板。
进一步，所述金属环与芯片之间的间距B值范围为40～80μm。
进一步，所述载体侧面设置有边缘线路，该边缘线路与载体之间的间距A值范围为15～50μm。
本申请发明的有益效果：（1）在基岛或者贴片基板上表面边缘位置形成金属环，贴片时胶水填充金属环与芯片之间，作为贴片合格的判断标准，具有黏性的贴片胶依附着金属环爬升，爬升的贴片胶露出到金属环的上表面即可观察到，即停止贴片工作，观察容易，同时不容易爬升到芯片表面，有效防止溢出载体和溢入芯片，防止胶水溢出影响边缘线路，避免电路短路，避免芯片失效；
（2）可以将基岛或者贴片基板设计的更小，节省出其他线路的布线空间，缩小封装尺寸，边缘线路与载体之间的间距A值从正常最小的25μm，缩短为最小可达15μm，金属环与芯片之间的间距B值从不可控，缩小范围至40～80μm，芯片整体的封装尺寸更小，贴片胶的使用更加集中，利用率高。
附图说明
图1为现有的芯片贴片溢胶示意图；
图2为本发明申请的一种防溢的装片方法的步骤示意图；
图3为本发明申请的一种防溢的封装结构的实施例一的俯视图；
图4为本发明申请的一种防溢的封装结构的实施例一的A-A剖视图；
图5为本发明申请的一种防溢的封装结构的实施例二的结构剖视图。
图中标记说明： 载体1、芯片2、贴片胶3、金属环4、边缘线路5、爬胶阶梯6。
具体实施方式
为了更好地了解本发明申请的目的、结构及功能，下面结合附图1-5，对本发明申请提出的一种防溢的封装结构及其装片方法，做进一步详细的描述。
图2为本发明申请一种防溢的装片方法的步骤示意图，包括以下步骤：S1：在载体1上设置金属环4，金属环4的宽度小于金属环4的高度小于贴片后芯片2高度，防止贴片胶溢出载体1和溢入芯片2；S2：载体1上涂贴片胶3并贴片；S3：贴片胶3填充金属环4与芯片2之间。
请参阅S1和图2，在载体1上设置金属环4，金属环4的宽度小于金属环4的高度小于贴片后芯片2高度，防止贴片胶溢出载体1和溢入芯片2；载体1是本领域常用的结构，可以是引线框架基岛也可以是其他装片用基板形成的基岛，其材料也是本领域常用的材料，且金属环4的宽度和高度分别与实际生产中的封装尺寸和芯片尺寸相匹配，贴片时，附有黏性的贴片胶3会依附着金属环4表面爬升，金属环4的宽度≤其高度的80%，贴片胶3充满金属环4与芯片2之间的间距B之后溢出到金属环4的上表面（间距B如图4所示），即可观察到胶水后停止贴片，便于观察，且金属环4有一定的宽度，满足贴片胶3在其上表面溢出而不会外溢到载体1外，即使操作不当，停止贴片较迟，贴片胶3依附在金属环4的表面溢出，且边缘线路5与载体1之间的间距A值范围为15～50μm（间距A如图4所示），外溢的贴片胶3不会影响边缘线路5，防溢机构的高度80%≤芯片厚度的80%，可保证贴片胶3沿着金属环4爬升而不溢入到芯片2表面，避免对芯片2的影响；
请参阅S2和图2，载体1上涂贴片胶3并贴片；通过设备将贴片胶3涂在载体1上对应位置，后机械手拿取芯片2并贴片到对应位置处，本申请使用的贴片胶3为购入的且添加银浆的环氧树脂导电胶，银浆保证贴片胶3的导电性，导电胶3可以实现芯片2与基岛之间的电连接和散热，贴片的贴胶量和贴片高度等参数也根据实际生产设定，机械手贴片时观察金属环4上的溢胶情况，金属环4上表面有溢胶即停止按压芯片2，每次以贴片胶3溢出到金属环4上表面为合格贴片的观察点，每次的用胶量可以准确控制，节约贴片胶3；
请参阅S3和图2，贴片胶3填充金属环4与芯片2之间；贴片胶3由于金属环4的阻拦，胶水不能溢出载体1外，避免对载体1的边缘线路5造成电路短路的影响，胶水填充金属环4与芯片2之间的空间，贴片后通过观察金属环4与芯片2之间的空间是否填充胶水来判断贴片是否合格，贴片后烘烤以增加牢固性，金属环4与芯片2之间的间距B值范围为40～80μm，传统的装片方式间距B值不可控，载体1与边缘线路5的间距A值范围为15～50μm，传统的装片方式间距A值最小为25μm左右，由于金属环4的阻拦，贴片时胶水不会外溢，便于将基岛设计的更小，节省出其他的边缘线路5的布线空间，缩小封装尺寸。
一种防溢的封装结构，包括载体1和芯片2，该芯片2通过贴片胶3装贴在载体1上，载体1上设置有金属环4用以将贴片胶3阻拦，防止溢出载体1和溢入芯片2，金属环4的宽度≤其高度的80%≤芯片2厚度的80%，既不会影响芯片2与边缘线路5的后续电路键合，也不会影响整体的封装尺寸，同时也有效防止贴片胶3外溢出载体1和溢入到芯片2，金属环4构成的防溢机构不局限于设置在载体1上表面的凸出型防溢机构，还可以是下沉于载体1内部的凹陷型防溢机构，两种形式下的防溢机构的宽度、高度和芯片2厚度之间的关系保持一致，均为防溢机构的宽度≤其高度的80%≤芯片2厚度的80%。
实施例1
步骤S1中的金属环4其通过电镀或者胶粘的方式形成在载体1的上表面边缘位置，电镀为本领域常见的技术手段，过程为将载体1放置到配置的电镀液中，控制温度和湿度以及电镀时间等物理参数，以获得满足要求的电镀金属环4产品，在电镀之前先在载体1的上表面对应位置形成金属种子层，种子层通过溅射、沉铜等本领域常见的手段形成，金属种子层是为了便于后续的电镀工艺，整个电镀工艺通过本司现有的工艺流程即可快速形成电镀的防溢机构，无需额外研发工艺，胶粘即将购入的金属环4和环氧树脂环表面涂覆黏性胶之后安装在载体1相应位置即可。
金属环4的宽度≤其高度的80%≤芯片2厚度的80%，既不会影响芯片2与边缘线路5的后续电路键合，也不会影响整体的封装尺寸，同时也有效防止贴片胶3外溢出载体1和溢入到芯片2。
实施例2
步骤S1中的金属环的上表面或者靠近芯片2的侧面设置有爬胶阶梯6，该爬胶阶梯6通过蚀刻的方式形成，该金属环4通过电镀或胶粘的方式形成，先在载体1的对应位置处，即载体1的上表面边缘位置通过溅射或者沉铜的方式形成金属种子层，后进行电镀形成金属环4或者直接将金属环4的底面涂覆黏性胶之后粘贴在载体1上表面，再在金属环4的上表面涂覆光刻胶，通过本领域常用的光刻的方式在金属环4的侧面形成爬胶阶梯6，或者直接通过激光蚀刻的方式形成，贴片时，贴片胶3沿着爬胶阶梯6爬升，爬胶阶梯6形成容纳胶水的空腔，相比于平整的侧面有更大的接胶空间，贴片观察到爬胶阶梯6上爬胶后即可停止贴片，贴片观察更方便，而且不会有胶水溢出到金属环4的上表面，更不会有胶水溢出到载体1外，金属环4的宽度和高度可以设计的更小，封装尺寸进一步减小。
爬胶阶梯6不局限于本申请实施例2的具体形式，其他仅存在位置或者结构等简单变换的防溢机构亦属于本申请的保护范围，如下沉在载体1上表面开设的凹槽中的爬胶阶梯6等。
可以理解，本发明申请是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明申请的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明申请的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明申请的精神和范围。因此，本发明申请不受此处所公开的具体实施例的限制，所有落入本发明申请的权利要求范围内的实施例都属于本发明申请所保护的范围内。

Claims (11)

1.一种防溢的封装结构，包括载体和芯片，该芯片通过贴片胶装贴在载体上，其特征在于：
所述载体上设置有金属环，其通过电镀或胶粘的方式设置在载体的上表面边缘位置，用以将贴片胶阻拦，防止贴片胶溢出载体；
所述金属环的宽度小于金属环的高度，所述金属环的上表面或者靠近芯片的侧面设置有爬胶阶梯；
且所述金属环的高度小于贴片后芯片高度，贴片胶粘附于金属环表面溢流，防止贴片胶溢入芯片，所述金属环的宽度≤其高度的80%≤芯片厚度的80%。
2.根据权利要求1所述的防溢的封装结构，其特征在于，所述载体为框架基岛或者贴片基板。
3.根据权利要求1所述的防溢的封装结构，其特征在于，该爬胶阶梯通过蚀刻的方式形成。
4.根据权利要求1所述的防溢的封装结构，其特征在于，该防溢的封装结构还包括边缘线路，该边缘线路与载体之间的间距A值范围为15～50μm。
5.根据权利要求1所述的防溢的封装结构，其特征在于，所述金属环与芯片之间的间距B值范围为40～80μm。
6.一种防溢的装片方法，其特征在于，包括以下步骤：
S1：在载体上设置金属环，金属环的宽度小于金属环的高度小于贴片后芯片高度，防止贴片胶溢出载体和溢入芯片，所述金属环的上表面或者靠近芯片的侧面设置有爬胶阶梯；
S2：载体上涂贴片胶并贴片；
S3：贴片胶填充金属环与芯片之间，所述金属环的宽度≤其高度的80%≤芯片厚度的80%。
7.根据权利要求6所述的一种防溢的装片方法，其特征在于，所述金属环通过电镀或胶粘的方式形成在载体的上表面边缘位置。
8.根据权利要求6所述的一种防溢的装片方法，其特征在于，该爬胶阶梯通过蚀刻的方式形成。
9.根据权利要求6所述的一种防溢的装片方法，其特征在于，所述载体为框架基岛或者贴片基板。
10.根据权利要求6所述的一种防溢的装片方法，其特征在于，所述金属环与芯片之间的间距B值范围为40～80μm。
11.根据权利要求6所述的一种防溢的装片方法，其特征在于，所述载体侧面设置有边缘线路，该边缘线路与载体之间的间距A值范围为15～50μm。
CN202211381660.XA 2022-11-07 2022-11-07 一种防溢的封装结构及其装片方法 Active CN115621212B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211381660.XA CN115621212B (zh) 2022-11-07 2022-11-07 一种防溢的封装结构及其装片方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211381660.XA CN115621212B (zh) 2022-11-07 2022-11-07 一种防溢的封装结构及其装片方法

Publications (2)

Publication Number Publication Date
CN115621212A CN115621212A (zh) 2023-01-17
CN115621212B true CN115621212B (zh) 2023-04-07

Family

ID=84877897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211381660.XA Active CN115621212B (zh) 2022-11-07 2022-11-07 一种防溢的封装结构及其装片方法

Country Status (1)

Country Link
CN (1) CN115621212B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007255A (ja) * 1999-06-08 2001-01-12 Taishu Denno Kofun Yugenkoshi 高効率放熱型チップ寸法パッケージ方法及び装置
TW454317B (en) * 2000-10-20 2001-09-11 Siliconware Precision Industries Co Ltd Manufacturing method of semiconductor package device with flash-prevention structure
CN1167121C (zh) * 2000-11-17 2004-09-15 矽品精密工业股份有限公司 具溢胶防止结构的半导体封装件及其制法
CN1173399C (zh) * 2001-01-04 2004-10-27 矽品精密工业股份有限公司 具溢胶防止装置的半导体封装件
TWI339426B (en) * 2006-12-07 2011-03-21 Ind Tech Res Inst Gel-joint encapsulated integrated circuit and a substrate structure are provided
CN101494210A (zh) * 2008-01-21 2009-07-29 宏茂微电子(上海)有限公司 导线架以及封装结构
TW200933850A (en) * 2008-01-23 2009-08-01 Chipmos Technologies Shanghai Ltd Lead frame and package structure
JP2010045138A (ja) * 2008-08-11 2010-02-25 Murata Machinery Ltd ノズル
TWI422072B (zh) * 2009-12-30 2014-01-01 Au Optronics Corp 上蓋結構及發光元件之封裝結構及發光元件之封裝方法
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
CN102522391B (zh) * 2011-12-31 2014-11-05 天水华天科技股份有限公司 一种具有接地环的e/LQFP堆叠封装件及其生产方法
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US9972557B2 (en) * 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
CN204333029U (zh) * 2015-01-14 2015-05-13 广州市尤特新材料有限公司 一种360度发光led基板结构和led光源
CN206864460U (zh) * 2017-04-27 2018-01-09 江苏长电科技股份有限公司 一种防止芯片溢胶的封装结构
CN209843742U (zh) * 2019-03-20 2019-12-24 佛山市国星光电股份有限公司 Led支架和led器件
CN211125623U (zh) * 2020-02-04 2020-07-28 华新科技股份有限公司 模组化封装结构
TWI759698B (zh) * 2020-03-04 2022-04-01 矽品精密工業股份有限公司 電子封裝件及其承載結構
CN113793810A (zh) * 2021-09-22 2021-12-14 宁波港波电子有限公司 一种芯片防溢胶封装方法和封装结构

Also Published As

Publication number Publication date
CN115621212A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US8030131B2 (en) Semiconductor module
CN105206592B (zh) 扇出型封装的结构和制作方法
CN113410186A (zh) 单步封装
US20030137046A1 (en) Semiconductor device, method of fabricating the same, and printing mask
CN115621212B (zh) 一种防溢的封装结构及其装片方法
TWI283916B (en) Manufacturing method of chip package structure
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN111295749B (zh) 电路模块
CN101635280B (zh) 窗口型球栅阵列封装构造及其制造方法
CN211507677U (zh) 一种rgb芯片倒装封装结构
CN2567768Y (zh) 基板在晶片上的封装结构
CN114284232A (zh) 一种高密度引脚输出的fcqfn封装结构及制造方法
US7705438B2 (en) Electronic component and leadframe for producing the component
CA2539463A1 (en) Method and device for contacting vo semiconductor chips on a metallic substrate
CN112992839A (zh) 一种用于芯片封装的引线框架及制备方法
CN217822856U (zh) 一种芯片封装载板和芯片封装结构
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN212934598U (zh) 一种封装基板和封装体
CN110931449A (zh) 电源模块封装结构及电源模块的封装方法
TW202101611A (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN217740979U (zh) 一种金锡焊盘结构
CN111162158B (zh) 一种rgb芯片倒装封装结构及制备方法
CN102867791B (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856283B (zh) 单芯片正装先封装后蚀刻基岛埋入封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant