CN112992839A - 一种用于芯片封装的引线框架及制备方法 - Google Patents
一种用于芯片封装的引线框架及制备方法 Download PDFInfo
- Publication number
- CN112992839A CN112992839A CN202110162067.5A CN202110162067A CN112992839A CN 112992839 A CN112992839 A CN 112992839A CN 202110162067 A CN202110162067 A CN 202110162067A CN 112992839 A CN112992839 A CN 112992839A
- Authority
- CN
- China
- Prior art keywords
- solder resist
- layer
- resist ink
- ink layer
- base island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 277
- 229910000679 solder Inorganic materials 0.000 claims abstract description 144
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000012790 adhesive layer Substances 0.000 claims abstract description 33
- 239000003292 glue Substances 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- 239000011889 copper foil Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 19
- 239000000843 powder Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 238000007639 printing Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 8
- 239000000945 filler Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 3
- 238000000227 grinding Methods 0.000 abstract description 3
- 239000002585 base Substances 0.000 description 103
- 239000003513 alkali Substances 0.000 description 19
- 239000004033 plastic Substances 0.000 description 11
- 238000003466 welding Methods 0.000 description 11
- 239000002313 adhesive film Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 239000002253 acid Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- FPAFDBFIGPHWGO-UHFFFAOYSA-N dioxosilane;oxomagnesium;hydrate Chemical compound O.[Mg]=O.[Mg]=O.[Mg]=O.O=[Si]=O.O=[Si]=O.O=[Si]=O.O=[Si]=O FPAFDBFIGPHWGO-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000010440 gypsum Substances 0.000 description 1
- 229910052602 gypsum Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种用于芯片封装的引线框架及制备方法。引线框架包括框架电路和承载板，框架电路包括复数个按矩阵布置的单元电路和第一阻焊油墨层，单元电路包括复数个电极，电极包括顶电极和底电极；顶电极布置在第一阻焊油墨层的顶面上；对应于每个单元电路，第一阻焊油墨层包括与电极对应的底电极孔，底电极布置在底电极孔中，底电极的顶部固定在顶电极的底面上；承载板包括热固化粘接层，热固化粘接层可剥离地粘贴在第一阻焊油墨层和底电极的底面上。本发明的引线框架结构简单，封装时不会有渗胶的风险，不需要后磨胶、后电镀，不会影响打线的效率和良率，工艺简单，成本较低。
Description
[技术领域]
本发明涉及芯片封装，尤其涉及一种用于芯片封装的引线框架及制备方法。
[背景技术]
引线框架的主要功能是为芯片提供机械支撑的载体，并作为导电介质内外连接芯片电路而形成电信号通路，以及与封装外壳一同向外散发芯片工作时产生热量的散热通路。
QFN(四面扁平无引脚封装)及DFN(双扁平无引脚封装)封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3) 而发展起来的、适用于高频、宽带、低噪声、高导热、小体积,高速度等电性要求的中小规模集成电路的封装。QFN/DFN封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。但目前大部分半导体封装厂商QFN/DFN 的制造过程中都面临一些工艺困惑，原因是现有QFN/DFN工艺为防止塑封前的工序刮伤引脚和避免塑封时塑封树脂溢到引线脚，一般采用在引线框(L/F) 背面加贴耐高温膜的方法来阻断塑封时树脂的随意流动，而这一方法在解决上述问题的同时却导致了另外一系列的工艺问题：
目前塑胶耐高温膜的耐温不能超过270℃,考虑到膜上粘片胶残留的问题，实际工艺允许温度会更低，一般不超过220℃，因此使QFN只能适应于导电胶装片工艺，而半导体封装的共晶及软焊料工艺都不能是使用该工艺，从而使封装的导电及导热性能均受到了限制；
QFN/DFN框架多为半蚀刻框架，框架背面贴有胶膜时，框架部分区域不能 100％与胶膜结合，因此打线时会因胶膜弹性很容易影响到第二焊点的质量及打线速度；压焊高温易使框架背面的胶膜变形、出现气泡等，导致塑封时溢料的产生；打线时焊接的功率会被耐高温膜吸收，从而造成焊接牢度下降(金线测克拉力下降)，金线会在塑封时被塑封胶冲断，而更为严重的是产品通过了各项检测但可靠性存在隐患；塑封时注射压力不能按半导体工艺进行控制，否则会产生塑封树脂高出金属引线脚甚至于溢到引线脚表面的现象即溢胶问题，如工艺中耐高温膜与引线框稍有贴合不紧，则此现象更加明显；溢胶如处理不彻底还会造成最终产品在表面贴装工艺(SMT)过程中的易焊性不良。
专利号为201120197485.X的实用新型公开了一种球焊后框架贴膜封装件，包括第一IC芯片，第一IC芯片与引线框架通过粘片胶或胶膜片(DAF) 相连，第一IC芯片上的焊点通过第一键合线与引线框架的内引脚连接，该实用新型能够将引线框架很好的固定，球焊时所用引线框架背面不用贴胶膜，这样框架与压焊夹具的结合更紧密，可将引线框架很好的固定,从而避免了因框架背面胶膜回弹而引起的打线速度慢、质量差的问题；球焊后再进行框架贴膜，可避免球焊时因焊接温度过高引起的管脚背面胶膜残留，以及高温导致胶膜变形、产生气泡而引起的塑封溢料等缺陷。
该实用新型单元电路之间互连，分割连接筋会耗时耗刀，边缘会有披锋毛刺甚至有分层的风险；针对每一种产品需要订制相应的治具，加工工艺复杂，尤其是精密的产品贴膜时需要避开焊线区域及芯片部位，会导致加工难度大，成本增加；由于框架上装载芯片后贴膜的难度的影响，膜与框架间贴合的密实性会有渗胶的风险。
[发明内容]
本发明要解决的技术问题是提供一种制备工艺简单、成本较低的引线框架。
本发明另一个要解决的技术问题是提供一种制备工艺简单、成本较低的引线框架制备方法。
为了解决上述技术问题，本发明采用的技术方案是，一种用于芯片封装的引线框架，包括框架电路和承载板，框架电路包括复数个按矩阵布置的单元电路和第一阻焊油墨层，单元电路包括复数个电极，电极包括顶电极和底电极；顶电极布置在第一阻焊油墨层的顶面上；对应于每个单元电路，第一阻焊油墨层包括与电极对应的底电极孔，底电极布置在底电极孔中，底电极的顶部固定在顶电极的底面上；承载板包括热固化粘接层，热固化粘接层可剥离地粘贴在第一阻焊油墨层和底电极的底面上。
以上所述的引线框架，单元电路包括基岛，基岛包括上基岛，上基岛布置在第一阻焊油墨层的顶面上。
以上所述的引线框架，对应于每个单元电路，第一阻焊油墨层包括基岛孔；基岛包括下基岛，下基岛布置在基岛孔中；下基岛的顶部固定在上基岛的底面上；承载板的热固化粘接层可剥离地粘贴在下基岛的底面上。
以上所述的引线框架，框架电路包括第二阻焊油墨层，第二阻焊油墨层覆盖在第一阻焊油墨层和顶电极的上方；第二阻焊油墨层包括复数个窗口，顶电极的焊盘和上基岛的粘接区分别布置在第二阻焊油墨层的窗口中。
一种上述引线框架的制备方法，包括以下步骤：
501)框架电路的第一阻焊油墨层和底电极制作完成后，将承载板的热固化粘接层粘贴在框架电路的第一阻焊油墨层和底电极的底面上；
502)对承载板和框架电路的已制作完成的部分的粘合体进行加热，使热固化粘接层固化，固化后的热固化粘接层与第一阻焊油墨层和底电极的粘接力为 100-500gf/cm。
以上所述的制备方法，承载板的制作包括以下步骤：
在承载片上敷贴或者印刷热固化粘接层，热固化粘接层的厚度为5-20μm；热固化粘接层按质量百分比包括20-90％的AD胶和10-80％的填料，所述的填料包括降粘粉末、导热粉末和导电粉末中的至少一种；热固化粘接层或使用厚度 5-20μm的AD胶，承载板在与第一阻焊油墨层和底电极的底面粘贴前对热固化粘接层进行烘烤降粘处理。
以上所述的制备方法，承载板采用半固化的热固化树脂片，半固化的热固化树脂片在热粘贴到第一阻焊油墨层和底电极的底面前进行烘烤降粘处理。
以上所述的制备方法，框架电路的制作包括以下步骤：
801)在顶面带有承载片的铜箔的底面印刷第一阻焊油墨层；
802)在第一阻焊油墨层上光刻出单元电路底电极对应的底电极孔，在底电极孔中对铜箔的底面镀金属层，形成填充在底电极孔中的底电极；
803)实施步骤501和步骤502；
804)将铜箔顶面的承载片剥离，在铜箔顶面覆盖感光层；
805)感光层通过光刻制作出与单元电路顶电极对应的、镂空的图形，对铜箔蚀刻，在第一阻焊油墨层上方形成单元电路的顶电极。
以上所述的制备方法，包括以下步骤：
901)所述的单元电路包括基岛，基岛包括上基岛；在步骤805中，感光层光刻制作出的图形包括与上基岛对应的、镂空的图形，对铜箔蚀刻时，在第一阻焊油墨层上方同时形成单元电路的上基岛；
902)在步骤805完成后，在第一阻焊油墨层、顶电极和基岛的上方印刷第二阻焊油墨层；第二阻焊油墨层包括复数个窗口，顶电极的焊盘和上基岛的粘接区分别布置在第二阻焊油墨层的窗口中。
以上所述的制备方法，框架电路的制作包括以下步骤：
1001)在金属片的底面涂覆感光抗粘层，在感光抗粘层中光刻出单元电路顶电极对应的顶电极孔；在顶电极孔中对金属片的底面镀金属层，形成填充在顶电极孔中的顶电极；
1002)在顶电极和抗粘层的底面印刷第一阻焊油墨层；
1003)在第一阻焊油墨层上光刻出单元电路底电极对应的底电极孔，在底电极孔中对顶电极的底面镀金属层，形成填充在底电极孔中的底电极；
1004)实施步骤501和步骤502；
1005)将金属片和感光抗粘层与第一阻焊油墨层和顶电极剥离。
以上所述的制备方法，框架电路的制作包括以下步骤： 1101)所述的单元电路包括基岛，基岛包括上基岛；在步骤1001中，在感光抗粘层中光刻出单元电路顶电极孔时，同时光刻出与上基岛对应基岛孔，在对顶电极孔中对金属片的底面镀金属层时，同时在基岛孔中对金属片的底面镀金属层，形成单元电路的上基岛。
本发明的引线框架结构简单，封装时不会有渗胶的风险，不需要后磨胶、后电镀，不会影响打线的效率和良率，工艺简单，成本较低。
[附图说明]
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明实施例2引线框架制备方法步骤1的示意图。
图2是本发明实施例2引线框架制备方法步骤2第一步的示意图。
图3是本发明实施例2引线框架制备方法步骤2第二步的示意图。
图4是本发明实施例2引线框架制备方法步骤3的示意图。
图5是本发明实施例2引线框架制备方法步骤4第一步的示意图。
图6是本发明实施例2引线框架制备方法步骤4第二步的示意图。
图7是本发明实施例2引线框架制备方法步骤5的示意图。
图8是本发明实施例2引线框架制备方法步骤6第一步的示意图。
图9是本发明实施例2引线框架制备方法步骤6第二步的示意图。
图10是本发明实施例2引线框架制备方法步骤7的示意图。
图11是本发明实施例1引线框架的结构图。
图12本发明实施例4倒装LED芯片封装结构的结构图，
图13是本发明实施例3引线框架制备方法步骤5的示意图。
图14是本发明实施例3引线框架制备方法步骤6的示意图。
图15是本发明实施例3引线框架制备方法步骤7第一步的示意图。
图16是本发明实施例3引线框架制备方法步骤7第二步的示意图。
图17是本发明实施例1引线框架另一种形式的结构图。
图18是本发明实施例6引线框架制备方法步骤1第一步的示意图。
图19是本发明实施例6引线框架制备方法步骤1第二步的示意图。
图20是本发明实施例6引线框架制备方法步骤2的示意图。
图21是本发明实施例6引线框架制备方法步骤3的示意图。
图22是本发明实施例6引线框架制备方法步骤4的示意图。
图23是本发明实施例6引线框架制备方法步骤5的示意图。
图24是本发明实施例5引线框架的结构图。
图25是本发明实施例7引线框架制备方法步骤1的示意图。
图26是本发明实施例7引线框架制备方法步骤2的示意图。
图27是本发明实施例7引线框架制备方法步骤3的示意图。
图28是本发明实施例5引线框架另一种形式的结构图。
图29本发明实施例8正装芯片的封装结构的结构图。
图30本发明实施例9正装芯片的封装结构的结构图。
图31是本发明实施例10引线框架制备方法步骤1的示意图。
图32是本发明实施例10引线框架制备方法步骤2的示意图。
图33是本发明实施例10引线框架制备方法步骤3的示意图。
图34是本发明实施例10引线框架制备方法步骤4的示意图。
图35是本发明实施例10引线框架制备方法步骤5的示意图。
图36是本发明实施例10引线框架制备方法步骤6的示意图。
图37是本发明实施例10引线框架制备方法步骤7的示意图。
图38是本发明实施例10引线框架制备方法步骤8的示意图。
图39是本发明实施例10引线框架制备方法步骤9的示意图。
图40是本发明实施例11引线框架制备方法步骤1的示意图。
图41是本发明实施例11引线框架制备方法步骤2的示意图。
图42是本发明实施例11引线框架制备方法步骤3的示意图。
图43是本发明实施例11引线框架制备方法步骤4的示意图。
图44是本发明实施例11引线框架制备方法步骤5的示意图。
图45是本发明实施例11引线框架制备方法步骤6的示意图。
图46是本发明实施例11引线框架制备方法步骤7的示意图。
[具体实施方式]
本发明实施例1用于芯片封装的引线框架一个单元电路的结构如图11所示。
具体的引线框架包括承载板2、阻焊油墨层3、阻焊油墨层7和多个按矩阵布置的单元电路。每个单元电路包括两个电极，电极包括顶电极11和底电极 12。顶电极11布置在阻焊油墨层3的顶面上。对应于每个单元电路，阻焊油墨层3包括两个底电极孔31，底电极12布置在底电极孔31中，底电极12的顶部固定在顶电极11的底面上。承载板2具有热固化粘接层，承载板2的热固化粘接层可剥离地粘贴在阻焊油墨层3和底电极12的底面上，热固化粘接层与阻焊油墨层3和底电极12的粘接力(剥离强度)为200-300gf/cm。
在本实施例中，顶电极11的横向尺寸大于底电极12的横向尺寸，顶电极 11可以全面覆盖底电极孔31，此结构特征主要是在碱性蚀刻时阻挡碱液对底电极12的腐蚀，以保护底电极12，当底电极12采用耐碱蚀金属时，顶电极11 全面覆盖底电极孔31则不是必要结构特征。
顶电极11包括布置在阻焊油墨层3顶面的铜箔层1和电镀在铜箔层1顶面的可焊金属层112，铜箔层1顶面的可焊金属层112可以覆盖顶电极11的全部外表面，铜箔层1顶面的可焊金属层112也可以只覆盖顶电极11焊盘部分的外表面。底电极12包括填充在阻焊油墨层3的底电极孔31中、电镀在顶电极11底面的耐碱蚀金属层121和电镀在耐碱蚀金属层121底面的可焊金属层 122。
耐碱蚀金属层121可以是镀镍层、镀锡层、镀银层或镍、锡和银中至少两种的复合镀层，可焊金属层122可以是镀锡层、镀银层或镀金层。
阻焊油墨层7覆盖在阻焊油墨层3和顶电极11的上方。阻焊油墨层7开有窗口，顶电极11的焊盘部分布置在第二阻焊油墨的窗口中。
本发明实施例2为实施例1引线框架的制备方法，采用酸性蚀刻，并包括以下步骤：
1)如图1所示，在铜箔1的顶面贴承载膜10，在铜箔1的底面印刷感光油墨形成阻焊油墨层3。
2)如图2所示，在阻焊油墨层3上对于每个单元电路，光刻出两个底电极孔 31。如图3所示，在底电极孔31中对铜箔1的底面镀金属层，形成填充在底电极孔31中的底电极12。底电极12镀的金属层包括电镀在顶电极11底面的耐碱蚀金属层121和电镀在耐碱蚀金属层121底面的可焊金属层122。耐碱蚀金属层121可以是镀镍层、镀锡层、镀银层或镍、锡和银中至少两种的复合镀层，可焊金属层122可以是镀锡层、镀银层或镀金层。
3)如图4所示，制备承载板2，将承载板2可剥离地粘贴在阻焊油墨层3和底电极12的底面上，对承载板2和框架电路的已制作完成的部分的粘合体进行加热，使承载板2的热固化粘接层固化，热固化粘接层与阻焊油墨层3和底电极12的粘接力(剥离强度)为200-300gf/cm。
4)如图5所示，将铜箔1顶面的承载膜10剥离，如图6所示，在铜箔1顶面覆盖感光层6。
5)如图7所示，感光层通过光刻制作出与每个单元电路顶电极11对应的、镂空的图形，感光层镂空图形的余留的实体部分61与顶电极11的形状对应。
6)如图8所示，对铜箔1进行酸性蚀刻，将镂空图形裸露出来的铜箔1蚀刻掉，如图9所示，去除感光层6，形成顶电极11的主体部分。
7)如图10所示，在阻焊油墨层3和顶电极11主体部分的上方印刷阻焊油墨层 7。阻焊油墨层7开窗口71，顶电极11的焊盘部分111裸露在第二阻焊油墨的窗口中。
8)如图11所示，对顶电极11的焊盘部分111镀可焊金属层112，可焊金属层112可以是镀锡层、镀银层或镀金层，得到本发明实施例1的引线框架。
本发明实施例3为实施例1引线框架的另一种制备方法，采用碱性蚀刻，与实施例2酸性蚀刻的方法相比，步骤1至4相同，区别在步骤5以后：
5)如图13所示，感光层6通过光刻制作出与每个单元电路顶电极11对应的、镂空的图形，感光层镂空图形的镂空部分62与顶电极11部分的形状对应。
6)如图14所示，在感光层的镂空部分对铜箔1的顶面电镀耐碱蚀的可焊金属层112，耐碱蚀的可焊金属层112可以是镀锡层、镀银层或镀金层。
7)如图15所示，去除感光层，然后，如图16所示，对铜箔1进行碱蚀性蚀刻，将顶面未镀有耐碱蚀的可焊金属层112，裸露的铜箔1蚀刻掉，形成顶电极11。
8)如图17所示，在阻焊油墨层3和顶电极11主体部分的上方印刷阻焊油墨层7。阻焊油墨层7开窗口71，顶电极11的焊盘部分111裸露在阻焊油墨层7的窗口71中，得到本发明实施例1的引线框架的另一种形式。
本发明实施例4倒装LED芯片的封装结构如图12所示，包括LED芯片8A、封装胶层9、两个电极、阻焊油墨层3和阻焊油墨层7。电极包括顶电极11和底电极12，顶电极11布置在阻焊油墨层3的顶面。阻焊油墨层3包括与电极对应的底电极孔31，底电极孔31位于顶电极11的正下方。底电极12布置在底电极孔31中，底电极12的顶部固定在顶电极11的底面上。阻焊油墨层7 覆盖在阻焊油墨层3和顶电极11的上方。阻焊油墨层7开有窗口，顶电极11 的焊盘部分111布置在第二阻焊油墨的窗口中。倒装LED芯片8A的两个电极分别与两个顶电极11的焊盘部分111焊接。封装胶层9覆盖在阻焊油墨层7、顶电极11焊盘部分111和倒装LED芯片8A的上方。
本发明实施例5用于芯片封装的引线框架的结构如图24所示，与实施例1 的区别在于，单元电路包括一个基岛，基岛包括上基岛13和下基岛14，上基岛13布置在阻焊油墨层3的顶面，上基岛13的高度与顶电极11的高度相同。对应于每个单元电路，阻焊油墨层3有一个基岛孔32，下基岛14布置在基岛孔32中。下基岛14的顶部固定在上基岛13的底面上。承载板2具有热固化粘接层，承载板2的热固化粘接层除了可剥离地粘贴在阻焊油墨层3和底电极12 的底面上，还可剥离地粘贴在下基岛14的底面上。热固化粘接层与阻焊油墨层 3、底电极12和下基岛14的底面的粘接力(剥离强度)为200-300gf/cm。
上基岛13的横向尺寸大于下基岛14的横向尺寸，上基岛13可以全面覆盖基岛孔32。同样，此结构特征主要是在碱性蚀刻时阻挡碱液对下基岛14的腐蚀，以保护下基岛14，当下基岛14采用耐碱蚀金属时，上基岛13全面覆盖基岛孔32则不是必要结构特征。
上基岛13包括布置在阻焊油墨层3顶面的铜箔层和电镀在铜箔层顶面的可焊金属层132。下基岛14包括填充在阻焊油墨层3的基岛孔32中、镀在上基岛13底面的基体金属层141和镀在基体金属层141底面的可焊金属层142。当采用碱性蚀刻工艺时，基体金属层141采用耐碱蚀金属。耐碱蚀金属层141可以是镀镍层、镀锡层、镀银层或镍、锡和银中至少两种的复合镀层，可焊金属层142可以是镀铜层、镀镍层、镀锡层、镀银层、镀金层或镀铜层、镀镍层、镀锡层、镀银层和镀金层中至少两种的复合镀层。
阻焊油墨层7覆盖在阻焊油墨层3、顶电极11和上基岛13的上方。阻焊油墨层7开有多个窗口71，顶电极11的焊盘部分和上基岛13的焊盘部分分别布置在阻焊油墨层7的窗口71中。
本发明实施例6为实施例5引线框架的制备方法，与实施例2的引线框架的制备方法有诸多共同点，如采用酸性蚀刻等，不同点主要有以下几点：
1)如图18和图19所示，在实施例2的步骤2中，除了在阻焊油墨层3上光刻出底电极孔31，在底电极孔31中对铜箔1的底面镀金属层，形成填充在底电极孔31中的底电极12，同时在阻焊油墨层3上光刻出与每个单元电路对应的基岛孔32，在基岛孔32中对铜箔1的底面镀金属层，形成填充在基岛孔32 中的下基岛14。
2)如图20所示，在实施例2的步骤3中，承载板2同时可剥离地粘贴在下基岛14的底面上。
3)如图21所示，在实施例2的步骤5中，感光层6通过光刻制作出与顶电极 11和上基岛13对应的、镂空的图形，感光层镂空图形的余留的实体部分61 分别与顶电极11和上基岛13的形状相对应。
4)如图22所示，在实施例2的步骤6中，对铜箔1进行酸性蚀刻，将镂空图形裸露出来的铜箔1蚀刻掉，除了形成顶电极11的主体部分，还形成上基岛 13的主体部分。
5)如图23所示，去除感光层6，在实施例2的步骤7中，对顶电极11的焊盘部分和上基岛13的焊盘部分同时镀可焊金属层112和132。
6)如图24所示，在实施例2的步骤7中，在阻焊油墨层3、顶电极11主体部分和上基岛13主体部分的上方印刷阻焊油墨层7。阻焊油墨层7开多个窗口 71，顶电极11的焊盘部分和上基岛13的焊盘部分分别裸露在阻焊油墨层7 的窗口71中，得到本发明实施例5的引线框架。
本发明实施例7为实施例5引线框架的又一种制备方法，采用碱性蚀刻，与实施例6酸性蚀刻的方法相比，步骤1和2相同，但下基岛14镀的金属层为耐碱蚀金属层。主要区别在步骤3以后：
1)与实施例6步骤3不同的是，如图25所示，感光层6通过光刻制作出与顶电极11对应的、镂空的图形，感光层镂空图形的镂空部分62与顶电极11部分和上基岛13的形状对应。
2)如图26所示，在感光层的镂空部分62中对铜箔1的顶面电镀耐碱蚀的可焊金属层112和132，耐碱蚀的可焊金属层112和132可以是镀锡层、镀银层或镀金层。
3)如图27所示，去除感光层6，对铜箔1进行碱蚀性蚀刻，将顶面未镀有耐碱蚀的可焊金属层112和132，裸露的铜箔1蚀刻掉，形成顶电极11和上基岛13。
4)如图28所示，在阻焊油墨层3、顶电极11主体和上基岛13主体的上方印刷阻焊油墨层7。阻焊油墨层7开多个窗口71，顶电极11的焊盘部分和上基岛13的焊盘部分分别裸露在第二阻焊油墨的窗口71中，得到本发明实施例5 引线框架的另一种形式。
本发明实施例8正装芯片的封装结构如图29所示，包括正装芯片8B、封装胶层9、基岛、多个电极、阻焊油墨层3和阻焊油墨层7。多个电极布置在基岛的周边。基岛包括上基岛13和下基岛14，电极包括顶电极11和底电极12。上基岛13和顶电极11布置在阻焊油墨层3的顶面。阻焊油墨层3包括基岛孔 32与电极对应的底电极孔31。基岛孔32位于上基岛13的正下方，下基岛14 布置在基岛孔32中；下基岛14的顶部固定在上基岛13的底面上。底电极孔31位于顶电极11的正下方。底电极12布置在底电极孔31中，底电极12的顶部固定在顶电极11的底面上。阻焊油墨层7覆盖在阻焊油墨层3、上基岛13 和顶电极11的上方。阻焊油墨层7开有多个窗口，上基岛13的焊盘和顶电极11的焊盘分别布置在阻焊油墨层7的窗口中。正装芯片8B的底面与上基岛13 的焊盘焊接，正装芯片8B的多个电极分别通过金线8C与对应顶电极11的焊盘电连接。封装胶层9覆盖在阻焊油墨层7、顶电极11焊盘和正装芯片8B的上方。
本发明实施例9正装芯片的封装结构如图30所示，实施例8正装芯片的封装结构适用于正装芯片发热量较大，需要基岛来加强散热。对于正装芯片发热量较小，不需要基岛来加强散热时，引线框架的单元电路中没有基岛，引线框架单元电路阻焊油墨层3顶面的中部有芯片固定位33。在固定位33的上方，阻焊油墨层7开有安装正装芯片8B的窗口72，正装芯片8B的底面粘接在阻焊油墨层3顶面的芯片固定位33上，多个电极布置在芯片固定位33的周边，正装芯片8B的多个顶电极通过金线8C与周边电极的顶电极11连接。
本发明实施例10为实施例1引线框架的又一种制备方法，包括以下步骤： 1)如图31所示，在不锈钢片01的底面涂覆感光抗粘层02；
2)如图32所示，对感光抗粘层感光、显影，光刻出与单元电路顶电极11对应的顶电极孔021；
3)如图33所示，在顶电极孔021中对不锈钢片01的底面镀金属层，形成填充在顶电极孔021中的顶电极11；
4)如图34所示，在顶电极11和感光抗粘层02的底面印刷阻焊油墨层3；
5)如图35所示，在阻焊油墨层3上感光、显影，光刻出与单元电路底电极12 对应的底电极孔31；
6)如图36所示，在底电极孔31中对顶电极11的底面镀金属层，形成填充在底电极孔31中的底电极12；
7)如图37所示，制备承载板2，将承载板2可剥离地粘贴在阻焊油墨层3和底电极12的底面上，对承载板2和框架电路的已制作完成的部分的粘合体进行加热，使承载板2的热固化粘接层21固化，热固化粘接层与阻焊油墨层3和底电极12的粘接力(剥离强度)为200-300gf/cm。
8)如图38所示，将不锈钢片01连同涂覆感光抗粘层02与阻焊油墨层3和顶电极11剥离；
9)如图39所示，在阻焊油墨层3和顶电极11的上方印刷阻焊油墨层7；阻焊油墨层7包括多个窗口71，顶电极11的焊盘分别裸露在阻焊油墨层7的窗口 71中；形成本发明实施例2引线框架的又一种形式。
本发明实施例11为实施例5引线框架的又一种制备方法，包括以下步骤： 1)如图31所示，在不锈钢片01的底面涂覆感光抗粘层02；
2)如图40所示，对感光抗粘层感光、显影，光刻出与单元电路顶电极11、上基岛13对应的顶电极孔021和上基岛孔022；
3)如图41所示，在顶电极孔021和上基岛孔022中对不锈钢片01的底面镀金属层，形成填充在顶电极孔021中的顶电极11和填充在上基岛孔022中的上基岛13；
4)如图42所示，在顶电极11、上基岛13和感光抗粘层02的底面印刷阻焊油墨层3；
5)如图43所示，在阻焊油墨层3上感光、显影，光刻出与单元电路底电极12 对应的底电极孔31和与下基岛14对应的基岛孔32；
6)如图44所示，在底电极孔31和基岛孔32中对顶电极11的底面和上基岛 13的底面镀金属层，形成填充在底电极孔31中的底电极12和填充在基岛孔32 中的下基岛14；
7)如图45所示，将承载板2可剥离地粘贴在阻焊油墨层3、底电极12和下基岛14的底面上，对承载板2和框架电路的已制作完成的部分的粘合体进行加热，使承载板2的热固化粘接层21固化，热固化粘接层21与阻焊油墨层3和底电极12的粘接力(剥离强度)为200-300gf/cm。
8)如图46所示，将不锈钢片01连同涂覆感光抗粘层02与与阻焊油墨层3、顶电极11和上基岛13剥离；形成本发明实施例5引线框架的又一种形式。
本发明以上实施例的热固化承载板2可以通过以下方法制作：
1)在承载片(如金属片)上敷贴或者印刷热固化粘接层，热固化粘接层的厚度为5-20μm；热固化粘接层按质量百分比包括20-90％的AD胶和10-80％的填料，填料包括降粘粉末、导热粉末和导电粉末中的至少一种，粉末粒度2-15 μm。
AD胶采用丙烯酸树脂、环氧树脂或BT树脂胶。
降粘粉末用于降低热固化粘接层与阻焊油墨层和底电极的粘接力(剥离强度)，可以采用滑石粉，钛白粉，碳酸钙或石膏粉。
导热粉末用于传导芯片产生的热量，可以采用氧化铝、氮化铝、氮化硼或氧化铜等导热粉。
导电粉末用于对框架电路各部件电加工时导电，可以石墨、铜、铝或锌等导电粉末。
2)在承载片上敷贴或者印刷的热固化粘接层也可以直接使用厚度5-20μm 的AD胶，承载板在与第一阻焊油墨层和底电极的底面粘贴前对热固化粘接层进行烘烤降粘处理，以降低热固化粘接层与阻焊油墨层和底电极的粘接力(剥离强度)，烘烤降粘的热处理温度为80℃至100℃，处理时间超过半小时。
3)承载板2可以采用半固化的热固化树脂片，半固化的树脂片可以采用PP 树脂片，BT树脂片、丙烯酸树脂片、环氧树脂片、PI树脂片或环氧ABF片；半固化的树脂片的厚度为25-400μm。半固化的热固化树脂片在热粘贴到第一阻焊油墨层和底电极的底面前进行烘烤降粘处理，以降低热固化粘接层与阻焊油墨层和底电极的粘接力(剥离强度)，烘烤降粘的热处理温度为为80℃至 100℃，处理时间超过半小时。
对承载板2和框架电路的已制作完成的部分的粘合体进行加热，使承载板2 热固化粘接层固化，固化温度150℃至180℃，处理时间为半小时以上。固化后的热固化粘接层与第一阻焊油墨层和底电极的粘接力为200-300gf/cm。
本发明以上实施例芯片封装的引线框架结构简单，封装时不会有渗胶的风险，不需要后磨胶、后电镀，不会影响打线的效率和良率，工艺简单，成本较低。
Claims (11)
1.一种用于芯片封装的引线框架，包括框架电路和承载板，框架电路包括复数个按矩阵布置的单元电路，单元电路包括复数个电极，电极包括顶电极和底电极；其特征在于，框架电路包括第一阻焊油墨层，顶电极布置在第一阻焊油墨层的顶面上；对应于每个单元电路，第一阻焊油墨层包括与电极对应的底电极孔，底电极布置在底电极孔中，底电极的顶部固定在顶电极的底面上；承载板包括热固化粘接层，热固化粘接层可剥离地粘贴在第一阻焊油墨层和底电极的底面上。
2.根据权利要求1所述的引线框架，其特征在于，单元电路包括基岛，基岛包括上基岛，上基岛布置在第一阻焊油墨层的顶面上。
3.根据权利要求2所述的引线框架，其特征在于，对应于每个单元电路，第一阻焊油墨层包括基岛孔；基岛包括下基岛，下基岛布置在基岛孔中；下基岛的顶部固定在上基岛的底面上；承载板的热固化粘接层可剥离地粘贴在下基岛的底面上。
4.根据权利要求2所述的引线框架，其特征在于，框架电路包括第二阻焊油墨层，第二阻焊油墨层覆盖在第一阻焊油墨层和顶电极的上方；第二阻焊油墨层包括复数个窗口，顶电极的焊盘和上基岛的粘接区分别布置在第二阻焊油墨层的窗口中。
5.一种权利要求1所述的引线框架的制备方法，其特征在于，包括以下步骤：
501)框架电路的第一阻焊油墨层和底电极制作完成后，将承载板的热固化粘接层粘贴在框架电路的第一阻焊油墨层和底电极的底面上；
502)对承载板和框架电路的已制作完成的部分的粘合体进行加热，使热固化粘接层固化，固化后的热固化粘接层与第一阻焊油墨层和底电极的粘接力为100-500gf/cm。
6.根据权利要求5所述的制备方法，其特征在于，承载板的制作包括以下步骤：在承载片上敷贴或者印刷热固化粘接层，热固化粘接层的厚度为5-20μm；热固化粘接层按质量百分比包括20-90％的AD胶和10-80％的填料，所述的填料包括降粘粉末、导热粉末和导电粉末中的至少一种；热固化粘接层或使用厚度5-20μm的AD胶，承载板在与第一阻焊油墨层和底电极的底面粘贴前对热固化粘接层进行烘烤降粘处理。
7.根据权利要求5所述的制备方法，其特征在于，承载板采用半固化的热固化树脂片，半固化的热固化树脂片在热粘贴到第一阻焊油墨层和底电极的底面前进行烘烤降粘处理。
8.根据权利要求5所述的制备方法，其特征在于，框架电路的制作包括以下步骤：
801)在顶面带有承载片的铜箔的底面上印刷第一阻焊油墨层；
802)在第一阻焊油墨层上光刻出单元电路底电极对应的底电极孔，在底电极孔中对铜箔的底面镀金属层，形成填充在底电极孔中的底电极；
803)实施步骤501和步骤502；
804)将铜箔顶面的承载片剥离，在铜箔顶面覆盖感光层；
805)感光层通过光刻制作出与单元电路顶电极对应的、镂空的图形，对铜箔蚀刻，在第一阻焊油墨层上方形成单元电路的顶电极。
9.根据权利要求8所述的制备方法，其特征在于，包括以下步骤：
901)所述的单元电路包括基岛，基岛包括上基岛；在步骤805中，感光层光刻制作出的图形包括与上基岛对应的、镂空的图形，对铜箔蚀刻时，在第一阻焊油墨层上方同时形成单元电路的上基岛；
902)在步骤805完成后，在第一阻焊油墨层、顶电极和基岛的上方印刷第二阻焊油墨层；第二阻焊油墨层包括复数个窗口，顶电极的焊盘和上基岛的粘接区分别布置在第二阻焊油墨层的窗口中。
10.根据权利要求5所述的制备方法，其特征在于，框架电路的制作包括以下步骤：
1001)在金属片的底面涂覆感光抗粘层，在感光抗粘层中光刻出单元电路顶电极对应的顶电极孔；在顶电极孔中对金属片的底面镀金属层，形成填充在顶电极孔中的顶电极；
1002)在顶电极和抗粘层的底面印刷第一阻焊油墨层；
1003)在第一阻焊油墨层上光刻出单元电路底电极对应的底电极孔，在底电极孔中对顶电极的底面镀金属层，形成填充在底电极孔中的底电极；
1004)实施步骤501和步骤502；
1005)将金属片和感光抗粘层与第一阻焊油墨层和顶电极剥离。
11.根据权利要求10所述的制备方法，其特征在于，框架电路的制作包括以下步骤：
1101)所述的单元电路包括基岛，基岛包括上基岛；在步骤1001中，在感光抗粘层中光刻出单元电路顶电极孔时，同时光刻出与上基岛对应基岛孔，在对顶电极孔中对金属片的底面镀金属层时，同时在基岛孔中对金属片的底面镀金属层，形成单元电路的上基岛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110162067.5A CN112992839B (zh) | 2021-02-05 | 2021-02-05 | 一种用于芯片封装的引线框架及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110162067.5A CN112992839B (zh) | 2021-02-05 | 2021-02-05 | 一种用于芯片封装的引线框架及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992839A true CN112992839A (zh) | 2021-06-18 |
| CN112992839B CN112992839B (zh) | 2024-02-20 |
Family
ID=76348195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110162067.5A Active CN112992839B (zh) | 2021-02-05 | 2021-02-05 | 一种用于芯片封装的引线框架及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992839B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115903300A (zh) * | 2021-08-18 | 2023-04-04 | 庆鼎精密电子（淮安）有限公司 | 背光板及其制作方法 |
| CN115903300B (zh) * | 2021-08-18 | 2024-06-07 | 庆鼎精密电子（淮安）有限公司 | 背光板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982834A (ja) * | 1995-09-20 | 1997-03-28 | Sony Corp | 半導体パッケージの製造方法 |
| WO2016049649A1 (en) * | 2014-09-26 | 2016-03-31 | Texas Instruments Incorporated | Packaged device with additive substrate surface modification |
| CN111785645A (zh) * | 2020-07-13 | 2020-10-16 | 珠海越亚半导体股份有限公司 | 封装基板及其制作方法 |
| CN111987086A (zh) * | 2020-08-26 | 2020-11-24 | 深圳市环基实业有限公司 | 一种高对比度的led显示模组和封装方法 |
| CN112271175A (zh) * | 2020-11-13 | 2021-01-26 | 深圳市鼎华芯泰科技有限公司 | 一种led封装结构及封装方法 |
-
2021
- 2021-02-05 CN CN202110162067.5A patent/CN112992839B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982834A (ja) * | 1995-09-20 | 1997-03-28 | Sony Corp | 半導体パッケージの製造方法 |
| WO2016049649A1 (en) * | 2014-09-26 | 2016-03-31 | Texas Instruments Incorporated | Packaged device with additive substrate surface modification |
| CN111785645A (zh) * | 2020-07-13 | 2020-10-16 | 珠海越亚半导体股份有限公司 | 封装基板及其制作方法 |
| CN111987086A (zh) * | 2020-08-26 | 2020-11-24 | 深圳市环基实业有限公司 | 一种高对比度的led显示模组和封装方法 |
| CN112271175A (zh) * | 2020-11-13 | 2021-01-26 | 深圳市鼎华芯泰科技有限公司 | 一种led封装结构及封装方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115903300A (zh) * | 2021-08-18 | 2023-04-04 | 庆鼎精密电子（淮安）有限公司 | 背光板及其制作方法 |
| CN115903300B (zh) * | 2021-08-18 | 2024-06-07 | 庆鼎精密电子（淮安）有限公司 | 背光板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992839B (zh) | 2024-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0977251B1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| US7638879B2 (en) | Semiconductor package and fabrication method thereof | |
| US6515356B1 (en) | Semiconductor package and method for fabricating the same | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8236612B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| JP4842812B2 (ja) | 半導体装置用基板の製造方法 | |
| TWI397964B (zh) | 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 | |
| KR20020012902A (ko) | 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| JP3879135B2 (ja) | 転写配線支持部材及びそれを使用した半導体パッケージの製造法 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
| CN213519935U (zh) | 一种用于芯片封装的引线框架和芯片封装结构 | |
| CN112366197A (zh) | 用于芯片封装的引线框架及制备方法和芯片封装结构 | |
| KR101324223B1 (ko) | 리드 프레임의 제조방법 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP2001127228A (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 | |
| CN212542425U (zh) | 一种半导体封装件 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| CN217641294U (zh) | 嵌入式封装结构 | |
| JP2003347494A (ja) | リードフレーム及びその製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH08139259A (ja) | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240119 Address after: 344000 Hedong Industrial Park, Nancheng County, Fuzhou City, Jiangxi Province Applicant after: Jiangxi Dinghua Xintai Technology Co.,Ltd. Address before: 518000 1003, building 6, Binhai Zhichuang, Nanshan District, Shenzhen City, Guangdong Province Applicant before: He Yutong |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |