CN1167121C - 具溢胶防止结构的半导体封装件及其制法 - Google Patents

具溢胶防止结构的半导体封装件及其制法 Download PDF

Info

Publication number
CN1167121C
CN1167121C CNB001324438A CN00132443A CN1167121C CN 1167121 C CN1167121 C CN 1167121C CN B001324438 A CNB001324438 A CN B001324438A CN 00132443 A CN00132443 A CN 00132443A CN 1167121 C CN1167121 C CN 1167121C
Authority
CN
China
Prior art keywords
overflowing
structure capable
lead frame
semiconductor package
preventing sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001324438A
Other languages
English (en)
Other versions
CN1354507A (zh
Inventor
苏国凯
汤富地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB001324438A priority Critical patent/CN1167121C/zh
Publication of CN1354507A publication Critical patent/CN1354507A/zh
Application granted granted Critical
Publication of CN1167121C publication Critical patent/CN1167121C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种具溢胶防止结构的半导体封装件及其制法，包括由晶片座与导脚构成的导线架，各导脚与晶片座侧边形成一缝隙；黏接贴片于导线架底面，将缝隙底侧封闭，成一狭道状胶堤，胶堤与导脚下方的贴片黏接，由胶堤与贴片形成溢胶防止结构，封装模具开槽成形块的边缘会压抵胶堤；成形封装胶体于导线架，导线架的晶片座上表面与封装胶体开槽后，半导体晶片黏设于晶片座的上表面，导线连接半导体晶片与导脚的焊线区，盖件封盖封装胶体的开槽，完成封装。

Description

具溢胶防止结构的半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件，尤指一种半导体晶片与焊线外露于封装胶体上所形成的开槽中的半导体封装件及其制法。
背景技术
随电子产品的日新月异，针对不同功能的需求与不同产品的规格需求，电子产品中所使用的半导体封装件(Semiconductor Package)遂愈趋多样化，例如，导脚四面排列的装置(QFP)、球栅阵列装置(BGA)、薄型装置(TSOP)及影像侦测装置(Image Sensor Device)等。
上述影像侦测装置的结构大致上是在一具有晶片座及导脚的导线架上形成一具有开槽的封装胶体，使导线架供半导体晶片黏着的晶片座及导脚上供金线焊接的部位外露于该开槽中，再以一盖件封盖至该封装胶体上，以使该半导体晶片及金线与外界气密隔离。此种装置的结构由于须在上片(Die Bond)及焊线(Wire Bond)作业前，先将封装胶体成形于该导线架上，故在模压制程中往往导致晶片座及导脚外露于该开槽中的部位为形成该封装胶体的封装树脂所污染，即所谓的溢胶(Flash)，若不予以去除(De-flash)，则会影响至晶片座与半导体晶片间的黏接品质以及导脚与金线间的焊接品质。因而，封装业界对上述问题提出诸多去除溢胶的方法，但该等方法均仍存在有缺点而不尽理想；故美国专利第5,070,041号案即揭示了另一种去除溢胶的方法，即以解决现有方法的缺点。
该获准专利的方法是包括下列步骤：1)将导线架欲外露于封装胶体的开槽中的部位先涂覆一层高分子有机物质，且该高分子有机物质的熔点高于用以形成封装胶体的封装树脂；2)于该导线架上形成一具开槽的封装胶体；3)将包覆有该导线架的封装胶体浸入一可溶解该高分子有机物质而不会溶解该封装胶体的溶剂中；4)将一半导体晶片黏着至该导线架的晶片座上，再以焊线连接该半导体晶片与导线架；以及5)黏接一盖片至该封装胶体上以封盖该开槽。
该方法虽较现有者为佳，然而，仍具有下列的缺点：首先，该高分子有机物质是以溶剂溶除，故产生的溶液须予以处理，否则会造成环保问题；由于须对产生的溶液进行后续处理，因此会增加制造成本并使制程复杂化；再者，其步骤3)的溶解作业完成后，由于该导线架及封装胶体形成的结构体是完全浸入溶剂中，故须将溶有该高分子有机物质的溶剂完全自导线架及封装胶体的表面上去除，否则，若有残留，则会形成二次污染，而对后续的制程造成不利影响；然而，欲有效去除溶有高分子有机物质的溶剂，则须使用现有制程所不具有的设备与程序，而导致制造成本的增加与制程的复杂化；同时，在该高分子有机物质为溶剂溶解后，该专利方法不能立即进行上片及焊线作业，因其须经过去除溶有该高分子有机物质的溶剂的处理时间，而令制造时程为之增加，且不利于生产效率。
综观上述专利方法及其它现有方法的缺点，可了解到其症结所在是该等方法均是在溢胶于模压制程(Molding)中产生后方予以去除溢胶的后处理，其所以会衍生诸多新问题乃是可预见的，因而，如何避免模压制程中于导线架上产生溢胶，始为有效的根本解决的道。
发明内容
本发明的目的即在提供一种能防止溢胶发生于导线架上的具溢胶防止结构的半导体封装件及其制法，由于导线架上于模压制程中不会形成溢胶，故毋须后续的去除溢胶处理，而能降低制造成本并简化封装制程，从而可确保封装件的品质。
本发明的目的可以通过以下措施来达到：
一种具溢胶防止结构的半导体封装件，是包括：
一导线架，其具有顶面及相对的底面，并在预设位置上结合有一溢胶防止结构，使该导线架顶面位于该溢胶防止结构内的部分与该导线架位于该溢胶防止结构外的其余部分隔离，以在该导线架的顶面位于该溢胶防止结构内的部分上形成一晶片黏置区与一位于该晶片黏置区外侧的焊接区；
一黏设于该导线架的晶片黏置区上的半导体晶片；
多数导电连接元件，是焊接于该半导体晶片与该导线架的焊接区上，以导电连接该半导体晶片与导线架；
一具开槽以部分包覆该导线架的封装胶体，使该半导体晶片与导电连接元件均外露于该开槽中；以及
一盖接至该封装胶体上的盖件，以封盖住该开槽而使该开槽中的封装胶体及导电连接元件与外界气密地隔离。
该溢胶防止机构是由一成形于该导线架顶面上的胶堤以及一黏贴至该导线架底面上的贴片所构成，且该胶堤是同时与该导线架与贴片相黏结。
该胶堤是成形于该导线架的焊接区外缘上。
该胶堤是凸出于导线架的顶面上。
该胶堤是由该封装胶体的开槽的槽壁相接。
该贴片是黏接至该导线架的底面位于该晶片黏置区与焊接区下方的位置上。
该贴片的外侧边是向外超出该焊接区的外缘一适当距离。
该导线架是由一晶片座与多数的导脚所构成。
该晶片座的侧边与各导脚的内端间是相隔开一距离而形成一缝隙。
该贴片贴黏至该导线架的底面上后，是分别与该晶片座与导脚黏接而将该缝隙封合。
该胶堤是形成于该导脚上的预设位置，而分别与该导脚与贴片黏接。
该导线架是由多数导脚所构成。
各该导脚的内端是向内集中并间隔开而限定出一中空部。
各该导脚上是由其内端向外依序形成该晶片黏置区及该焊接区。
该贴片黏贴至该导线架的底面上后，是将该中空部封合住。
该导线架顶面上供胶堤成形的部位上复形成有一凹部。
该凹部是形成于各该导脚上。
该导电连接元件是金线。
该胶堤的材料是选自由硅胶、环氧树脂及聚亚酰胺。
该贴片是由聚亚酰胺树脂制成。
该贴片是金属片。
一种具溢胶防止结构的半导体封装件的制法，是包括下列步骤：
准备一结合有溢胶防止结构的导线架，使该导线架的顶面位于该溢胶防止结构内的部位与该导线架位于溢胶防止结构外的其余部位隔离开，并于该导线架的顶面位在该溢胶防止结构内的部位上形成有一晶片黏置区及一位在该晶片黏置区外侧的焊接区；
将该结合有溢胶防止结构的导线架置入封装模具中，进行模压制程以形成一具有开槽而部分包覆该导线架的封装胶体，令该导线架上的晶片黏置区与焊接区外露于该开槽中；
黏设一半导体晶片至该导线架的晶片黏置区上；
导电连接该半导体晶片与导线架的焊接区；以及
盖接一盖片至该封装胶体上，以封盖住该封装胶体的开槽。
该溢胶防止机构是由一成形于该导线架顶面上的胶堤以及一黏贴至该导线架底面上的贴片所构成，且该胶堤是同时与该导线架与贴片相黏结。
该胶堤是成形于该导线架的焊接区外缘上。
该胶堤是凸出于导线架的顶面上。
该胶堤是由该封装胶体的开槽的槽壁相接。
该贴片是黏接至该导线架的底面位于该晶片黏置区与焊接区下方的位置上。
该贴片的外侧边是向外超出该焊接区的外缘一适当距离。
该导线架是由一晶片座与多数的导脚所构成。
该晶片座的侧边与各导脚的内端间是相隔开一距离而形成一缝隙。
该贴片贴黏至该导线架的底面上后，是分别与该晶片座与导脚黏接而将该缝隙封合。
该胶堤是形成于该导脚上的预设位置，而分别与该导脚与贴片黏接。
该导线架是由多数导脚所构成。
各该导脚的内端是向内集中并间隔开而限定出一中空部。
各该导脚是由其内端向外依序形成该晶片黏置区及该焊接区。
该贴片黏贴至该导线架的底面上后，是将该中空部封合住。
该导线架顶面上供胶堤成形的部位上复形成有一凹部。
该凹部是形成于各该导脚上。
该导电连接元件是金线。
该胶堤的材料是选自由硅胶、环氧树脂及聚亚酰胺所组成的组群之一。
该贴片是由聚亚酰胺树脂制成。
该贴片是金属片。
本发明相比现有技术具有如下优点：
依据本发明揭示及其它目的所提供的具溢胶防止结构的半导体封装件的制法，是包括：准备一具顶面与底面的导线架，将一溢胶防止结构成形于该导线架上的预设位置后，使该导线架顶面位于溢胶防止结构内的部分与其位于该溢胶防止结构外的其余部分隔离，并在该导线架顶面位于该溢胶防止结构内的部分上形成一晶片黏置区与一位于该晶片黏置区外侧的焊接区；接而，将该结合有溢胶防止结构的导线架置入封装模具中，以成形出一与该导线架结合并具有一开槽的封装胶体，该开槽的形成方式是使其槽壁底边与该溢胶防止结构接合，而令该导线架的晶片黏置区与焊接区外露于该开槽中；然后于该晶片黏置区上黏接一半导体晶片，再以焊线连接该半导体晶片与焊接区，而使该半导体晶片与导线架电性连结；最后，将一盖片黏接至该封装胶体上，以封盖住该开槽而将开槽中的半导体晶片及焊线与外界气密隔离。
本发明的一较佳具体例中，该溢胶防止结构是由一黏贴至该导线架的晶片黏置区与焊接区下方的底面上的贴片，以及环设于该导线架焊接区外缘并与该贴片形成有黏结关系的胶堤所构成。该胶堤是凸出该导线架的顶面一适当高度，且与位于其下方的贴片密合地黏接，令导线架的顶面为胶堤所圈围的部分(即晶片黏置区及焊接区)与导线架位于胶堤及贴片外的其余部分完整地隔离；故在模压制程中，封装模具内的开槽成形块的边缘会压抵至该胶堤上，使用以形成该封装胶体的融熔封装树脂不致溢流入导线架的晶片黏置区及焊接区上，而得有效避免溢胶的形成。
本发明的另一较佳具体例中，该导线架顶面上所预设的胶堤形成位置上，是以蚀刻或其它现有方式形成一凹部以限成胶堤形成范围，并提高胶堤与导线架的结合性。
本发明的导线架得由一晶片座及多数的导脚所构成，其组成方式是令各导脚的内端与晶片座的边缘相隔一适当距离而形成一缝隙；此时，该贴片即黏贴至晶片座与导脚的下表面上，而将两者间的缝隙下侧封盖住，该胶堤则成形于导脚近内端的部位上，而使胶堤分别与各导脚与导脚下于贴片密合地黏结，以由导脚的内端与胶堤间的顶面形成该焊线区，晶片座的顶面形成该晶片黏置区。该导线架亦得仅由多数的导脚所构成，令各导脚的内端间隔开一适当距离而限定出一中空部，以在该半导体晶片黏接至该导线架上后，该中空部恰为半导体晶片所盖覆，如此，该半导体晶片与导线架间的黏接面积得大幅降低，以避免晶片脱层(Delamination)的发生；此时，该贴片即黏贴至导线架的底面上，其面积须大于中空部及半导体晶片的面积，以在胶堤成形于该导线架上的预设位置后，各导脚供焊线焊接的焊接区得圈围于胶堤内。换言的，此仅由导脚构成的导线架，其晶片黏置区与焊接区均位于导脚向内部集中的部位上。
以下兹以较佳具体例配合所附图示进一步详述本发明的特点及功效。
附图说明
图1是本发明第一实施例的半导体封装件的剖视图；
图2A至2F是用以说明本发明第一实施例的半导体封装件制程的流程示意图；
图3是本发明第二实施例的半导体封装件的剖视图；以及
图4是本发明第三实施例的半导体封装件的剖视图。
具体实施方式
图1是本发明第一实施例的半导体封装件的剖视图。如图所示，该半导体封装件，是包括有一导线架2，黏接于该导线架2上的半导体晶片3，用以导电连接该半导体晶片3及导线架2的金线4，用以部分包覆该导线架2的封装胶体5，封接至该封装胶体5上的盖片6。
该导线架2是以铜、铝、铜合金、铝合金或其他具导电性佳的金属材料制成，其具有一晶片座20以及多数的导脚21，使该导脚21的内端210与晶片座20的边缘200间相隔一适当距离而形成一缝隙22；同时，该晶片座20具有一顶面201与一相对的底面202，各该导脚21亦具有一顶面211与一相对的底面212。该晶片座20即是供半导体晶片3黏接至其顶面201上，黏接的方式得使用如银胶等的胶黏剂或使用热固性或热塑性树脂制成的贴片(Adhesive Tape)。而该封装胶体5于模压制程中即一体成形出一开槽50，以令该半导体晶片3及金线4均外露于该开槽50中，而不会为封装胶体5所包覆，故在该开槽50为盖片6所封盖住后，该半导体晶片及金线4仍得与外界气密隔离，不致有外界异物及水气入侵的问题。
如图1所示，该导线架2上复在该开槽50的槽壁500的底边上形成有一连续的胶堤7，并在该晶片座20的底面202与导脚21的底面212上黏贴一贴片8，使该缝隙22的下侧为该贴片8所密合地封盖住，以由该胶堤7与贴片8构成一溢胶防止结构，避免该导线架2与溢胶防止结构结合后于进行模压制程时有溢胶的发生。该贴片8的宽度须大于该胶堤7与晶片座20的边缘200间的距离，亦即黏贴作业完成后，该贴片8的外侧边80须向外超出该胶堤7，以避免该胶堤7的成形作业时，构成该胶堤7的树脂不致自贴片8的外侧边80向下溢流而污染作业设备，同时，该贴片8的内侧边81则须向内延展一适当距离以超出该晶片座20的边缘200，而完整地封合住该缝隙22。该贴片8得以聚亚酰胺(Polyimide)或金属片等材料制成；当该贴片8为金属材料制成时，适用的金属材料为铜、铝、铜合金或铝合金等。此外，该胶堤7的形成得以现有的点胶(Glob Top)或网版印刷等方式，其超出该导脚21的顶面211的高度以足以防止形成该封装胶体5的封装树脂溢流至导脚21顶面211上于胶堤7与内端210间的部位为限，无特殊限制。制成该胶堤7的树脂材料宜为具弹性的硅胶(silicone)，环氧树脂(Epoxy)或聚亚酰胺(Polyimide)等。
再参照图2A至2G，本发明第一实施例的半导体封装件1的制法，是依下列步骤。
首先，如图2A所示，准备一由导电性的金属材料制成的导线架2，使之形成一晶片座20以及多数装设于该晶片座20四周的导脚21，且在导脚21的内端210与晶片座20的边缘200间相隔出一缝隙22。
其次，如图2B所示，在该晶片座20的底面202及导脚21的底面212上黏贴一贴片8，其黏贴的位置是使该贴片8得完全地封住该缝隙22的下侧。
然后，如图2C所示，以点胶或网版印刷方式于该导线架2上的预设位置形成一将该晶片座20及导脚21近内端210的部分圈围在内的胶堤7，由于该贴片8的外侧边80是位于该胶堤7成形位置外，故胶堤7成形时，除会黏附至各导脚21上，并会由两相邻导脚21间的间隙流至该贴片8上，以在胶堤7固化成形后，该胶堤7亦会与贴片8黏结，而使该导脚21的顶面211位于该胶堤7与其内端210间的部分以及晶片座20的顶面201与导线架2位于该胶堤7与贴片8外的部分隔离开。为使胶堤7、贴片8与导线架2间的黏设关系明确起见，第2C图并以正视图方式表现。
胶堤7形成后，即与该贴片8构成一溢胶防止结构，该结合有溢胶防止机构的导线架2随即可置入一封装模具中以进行模压制程。如图2D所示，该封装模具是由一上模90与一得与上模90合模的下模91所构成，该上模90与下模91分别凹设有模穴900及910，以供融熔封装树脂注入以形成该封装胶体5；该上模90的模穴900中并一体设有一开槽形成块901，该开槽形成块901在上模90与下模91合模后，其顶缘会压抵至该胶堤7上，由于该胶堤7具有弹性，故开槽形成块901与之压接后，两者间不会留有融熔封装树脂得流入的间隙，且导线架2的底部黏接有该贴片8，遂不会有溢胶发生于晶片座20的顶面201及导脚21位于胶堤7内的顶面211上的情形，故在模压作业完成后，该晶片座20的顶面201及导脚21位于胶堤7内的顶面211均无封装树脂的污染，而可直接进行后续制程
且毋须任何清洗处理，所以，相较于现有制法，本发明的制造成本得以降低且制程得以简化并缩短时间。
如图2E所示，封装制程结束并脱模后，该封装胶体5即会形成一开槽50，使该晶片座20的顶面201与导脚21位于其内端210与胶堤7间的顶面211外露于该开槽50中。
然后，将一半导体晶片3经由该开槽50黏接至该晶片座20的顶面201上，随后，进行焊线作业以将金线4焊接于半导体晶片3及导脚21位于胶堤7内的部位上，而导电连接该半导体晶片3及导线架2，如图2F所示。
最后，参照图1，将一现有的盖片6黏接至该封装胶体5上，以封盖住该封装胶体5的开槽50，而使开槽50中的半导体晶片3及金线4与外界气密隔离。
上述的前三个步骤得由组件供应商先制成，再运交封装业者直接进行模压制程后的作业，因而，本发明的半导体封装件制法不但可解决溢胶发生的问题，并可直接沿用既有的封装设备与制程，故能有效降低制造成本。
如图3所示为本发明第二实施例的半导体封装件1′。该半导体封装件1′的结构大致同于前揭的第一实施例，其不同处在于其导线架2′是由多数的导脚21′构成。该导线架2′的导脚21′的内端210′是以朝内部集中并间隔开的方式限定出一由导脚21′的内端210′形成的中空部23′，以令半导体晶片3′黏设至该导线架2′上时，该中空部23′恰位于半导体晶片3′下方并被完全盖覆，而令该半导体晶片3′的底面31′仅部分与导脚21′的顶面211′相黏接，故可减少晶片脱层发生机会。由于该半导体晶片3′是直接黏着至该导脚21′上，故须使用非导电性的胶黏剂或贴片黏接两者，同时，各导脚21′的顶面211′上亦分别形成有一晶片黏置区213′及位于该晶片黏置区213′外侧的焊接区214′。
该溢胶防止结构的形成是在导脚21′的底面212′上黏贴一贴片8′，使该贴片8′的宽度大于两相对的导脚21′上的焊接区214′外缘间的距离，以在该胶堤7′形成于该导脚21′的焊接区214′的外缘上时，该胶堤7′得与该导脚21′及位于导脚21′下方的贴片8′分别黏接，且在胶堤7′成形时，形成胶堤7′的树脂不致自贴片8′的外侧边80′向外溢流；同时，该贴片8′黏贴至预设位置后，得完全将该中空部23′及两相邻导脚21′位于晶片黏置区213′及焊接区214′间的间隙封盖住，而使晶片黏置区213′及焊接区214′上于模压制程中不会发生溢胶的问题。
如图4所示为本发明第三实施例的半导体封装件的剖示图。该第三实施例的半导体封装件1″的结构大致同于前揭的第一实施例，其不同处在于该导线架2″的导脚21″供胶堤7″成形的部位上是以现有的蚀刻方式蚀刻出一凹部215″；该凹部215″的形成在使该胶堤7″的成形范围得为该凹部215″所限制，而不致过度外扩，同时，亦可强化该胶堤7″与导脚21″间的黏结性。
以上所述者，仅为本发明的具体实施例而已，其它任何未背离本发明的精神与技术下所作的等效改变或修饰，均应仍包含在下述专利范围的内。

Claims (40)

1.一种具溢胶防止结构的半导体封装件，其特征在于包括：
一导线架，其具有顶面及相对的底面，并在预设位置上结合有一溢胶防止结构，该溢胶防止结构是由一成形于该导线架顶面上的胶堤以及一黏贴至该导线架底面上的贴片所构成，使该导线架顶面位于该溢胶防止结构内的部分与该导线架位于该溢胶防止结构外的其余部分隔离，以在该导线架的顶面位于该溢胶防止结构内的部分上形成一晶片黏置区与一位于该晶片黏置区外侧的焊接区；
一黏设于该导线架的晶片黏置区上的半导体晶片；
多数导电连接元件，是焊接于该半导体晶片与该导线架的焊接区上，以导电连接该半导体晶片与导线架；
一具开槽以部分包覆该导线架的封装胶体，使该半导体晶片与导电连接元件均外露于该开槽中；以及
一盖接至该封装胶体上的盖件。
2.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该胶堤是同时与该导线架与贴片相黏结。
3.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该胶堤是成形于该导线架的焊接区外缘上。
4.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该胶堤是凸出于导线架的顶面上。
5.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该胶堤是由该封装胶体的开槽的槽壁相接。
6.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该贴片是黏接至该导线架的底面位于该晶片黏置区与焊接区下方的位置上。
7.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该贴片的外侧边向外超出该焊接区的外缘一距离。
8.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该导线架由一晶片座与多数的导脚所构成。
9.如权利要求8所述的一种具溢胶防止结构的半导体封装件，其特征在于：该晶片座的侧边与各导脚的内端间相隔开一距离而形成一缝隙。
10.如权利要求1或9所述的一种具溢胶防止结构的半导体封装件，其特征在于：该贴片贴黏至该导线架的底面上后，是分别与该晶片座与导脚黏接。
11.如权利要求1或9所述的一种具溢胶防止结构的半导体封装件，其特征在于：该胶堤是形成于该导脚上的预设位置，而分别与该导脚与贴片黏接。
12.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该导线架是由多数导脚所构成。
13.如权利要求12所述的一种具溢胶防止结构的半导体封装件，其特征在于：各该导脚的内端是向内集中并间隔开而限定出一中空部。
14.如权利要求12所述的一种具溢胶防止结构的半导体封装件，其特征在于：各该导脚上是由其内端向外依序形成该晶片黏置区及该焊接区。
15.如权利要求1或13所述的一种具溢胶防止结构的半导体封装件，其特征在于：该贴片黏贴至该导线架的底面上后，是将该中空部封合住。
16.如权利要求1或8或12所述的一种具溢胶防止结构的半导体封装件，其特征在于：该导线架顶面上供胶堤成形的各导脚上复形成有一凹部。
17.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该导电连接元件是金线。
18.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该胶堤的材料是选自由硅胶、环氧树脂和聚亚酰胺所组成的组群之一。
19.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该贴片是由聚亚酰胺树脂制成。
20.如权利要求1所述的一种具溢胶防止结构的半导体封装件，其特征在于：该贴片是金属片。
21.一种具溢胶防止结构的半导体封装件的制法，其特征在于包括下列步骤：
准备一结合有溢胶防止结构的导线架，该溢胶防止结构是由一成形于该导线架顶面上的胶堤以及一黏贴至该导线架底面上的贴片所构成，使该导线架的顶面位于该溢胶防止结构内的部位与该导线架位于溢胶防止结构外的其余部位隔离开，并于该导线架的顶面位在该溢胶防止结构内的部位上形成有一晶片黏置区及一位在该晶片黏置区外侧的焊接区；
将该结合有溢胶防止结构的导线架置入封装模具中，进行模压制程以形成一具有开槽而部分包覆该导线架的封装胶体，令该导线架上的晶片黏置区与焊接区外露于该开槽中；
黏设一半导体晶片至该导线架的晶片黏置区上；
导电连接该半导体晶片与导线架的焊接区；以及
盖接一封盖住该封装胶体开槽的盖片至该封装胶体上。
22.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该胶堤是同时与该导线架与贴片相黏结。
23.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该胶堤是成形于该导线架的焊接区外缘上。
24.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该胶堤是凸出于导线架的顶面上。
25.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该胶堤是由该封装胶体的开槽的槽壁相接。
26.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该贴片是黏接至该导线架的底面位于该晶片黏置区与焊接区下方的位置上。
27.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于该贴片的外侧边向外超出该焊接区的外缘一距离。
28.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该导线架是由一晶片座与多数的导脚所构成。
29.如权利要求28所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该晶片座的侧边与各导脚的内端间是相隔开一距离而形成一缝隙。
30.如权利要求21或28所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该贴片贴黏至该导线架的底面上后，是分别与该晶片座与导脚黏接。
31.如权利要求21或28所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该胶堤是形成于该导脚上的预设位置，而分别与该导脚与贴片黏接。
32.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该导线架是由多数导脚所构成。
33.如权利要求32所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：各该导脚的内端是向内集中并间隔开而限定出一中空部。
34.如权利要求32所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：各该导脚是由其内端向外依序形成该晶片黏置区及该焊接区。
35.如权利要求21或33所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该贴片黏贴至该导线架的底面上。
36.如权利要求21或28或32所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该导线架顶面上供胶堤成形的各导脚上复形成有一凹部。
37.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该导电连接元件是金线。
38.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于该胶堤的材料是选自由硅胶、环氧树脂和聚亚酰胺所组成的组群之一。
39.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该贴片是由聚亚酰胺树脂制成。
40.如权利要求21所述的一种具溢胶防止结构的半导体封装件的制法，其特征在于：该贴片是金属片。
CNB001324438A 2000-11-17 2000-11-17 具溢胶防止结构的半导体封装件及其制法 Expired - Fee Related CN1167121C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001324438A CN1167121C (zh) 2000-11-17 2000-11-17 具溢胶防止结构的半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001324438A CN1167121C (zh) 2000-11-17 2000-11-17 具溢胶防止结构的半导体封装件及其制法

Publications (2)

Publication Number Publication Date
CN1354507A CN1354507A (zh) 2002-06-19
CN1167121C true CN1167121C (zh) 2004-09-15

Family

ID=4595171

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001324438A Expired - Fee Related CN1167121C (zh) 2000-11-17 2000-11-17 具溢胶防止结构的半导体封装件及其制法

Country Status (1)

Country Link
CN (1) CN1167121C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452332C (zh) * 2007-01-05 2009-01-14 江苏长电科技股份有限公司 集成电路或分立器件引线框架上涂胶装片的方法
CN102501343B (zh) * 2011-11-18 2014-07-16 毕翊 半导体引线框架除溢胶全自动生产线
CN106876422B (zh) * 2017-03-16 2019-11-01 积高电子(无锡)有限公司 一种图像传感器的封盖工艺
CN115621212B (zh) * 2022-11-07 2023-04-07 合肥矽迈微电子科技有限公司 一种防溢的封装结构及其装片方法

Also Published As

Publication number Publication date
CN1354507A (zh) 2002-06-19

Similar Documents

Publication Publication Date Title
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1492503A (zh) 半导体封装及其制造方法
CN1591884A (zh) 固态象传感装置的制造方法
CN1591885A (zh) 固态象传感装置的制造方法
CN1735963A (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
US20090256222A1 (en) Packaging method of image sensing device
CN1577872A (zh) 固体摄像装置及其制造方法
CN1512574A (zh) 半导体器件及其制造方法
CN1674268A (zh) 半导体器件
CN1386002A (zh) 图像传感器模块及其制造方法
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
CN1167121C (zh) 具溢胶防止结构的半导体封装件及其制法
CN1956178A (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN107516651B (zh) 感光组件和摄像模组及其制造方法
US6864564B2 (en) Flash-preventing semiconductor package
US11088054B2 (en) Lead frame and method for manufacturing the same
CN102201348A (zh) 阵列切割式四方扁平无引脚封装方法
CN1779931A (zh) 散热型封装结构及其制法
TWI294680B (zh)
CN2585407Y (zh) 用以改善冲线的封装基板及所制造的封装体
CN101043010A (zh) 无胶带黏晶方式的集成电路封装方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040915

Termination date: 20091217