JPS5831548A - 情報カ−ド - Google Patents

情報カ−ド

Info

Publication number
JPS5831548A
JPS5831548A JP57131325A JP13132582A JPS5831548A JP S5831548 A JPS5831548 A JP S5831548A JP 57131325 A JP57131325 A JP 57131325A JP 13132582 A JP13132582 A JP 13132582A JP S5831548 A JPS5831548 A JP S5831548A
Authority
JP
Japan
Prior art keywords
information card
integrated circuit
circuit element
connecting surface
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57131325A
Other languages
English (en)
Inventor
ワルタ−・フンク
マテウス・アドリアヌス・テレツアス・ウイ−ブルグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5831548A publication Critical patent/JPS5831548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は少くとも１便の集積回路素子を内蔵する情報カ
ードであって、その集積回路素子は接続　・表面部な有
し、該接続表面部をその上に形成した接点素子により箔
で支持された導体トラックの接続個所に接続して成る情
報カードに関するものである。
接続表面部上に接点素子が設けられた集積回路素子は、
例えば「Ｅｉｎｆｕｒｕｎｇｉｎ　ｄｉｅ　Ｍｉｋｒｏ
ｅｌｅｋｔｒｏｎｉｋＪアンドレアス　レヴイッキ、ア
ール、オルデンプルグー７エアラグ、五二ッヒービエナ
著、１９６６年、第２９０〜ｇ９４１により既知である
。
接点素子は例えば集権回路素子の接続表面部上に合金さ
れた銀合金の球で＊１ｔＬすることができる。
しかし、接続表面部に蒸着により被着した接点で構成す
ることもできる。
断るエンボス（突出）接点素子を有する集積回路は、こ
れらの接点素子によって集積回路素子と導体トラックと
の間の電気１１！Ｈのみならずこれらの間の剛固な機械
的接続も達成し得る利点を有する。特（、斯る接点素子
を用いると集権回路素子と導体トラックから成る組立体
をがなり偏平な形状にすることができる。
しかし、集積回路素子の接続表面゛部上に斯る接点素子
を形成するには比較的捗雑で時間のか−る°処理が必要
とされる欠点がある。
上述の刊行物の１１８６頁から明らかなように、集権回
路素子の接続表面部はいわゆる０ネイルヘツドボンデイ
ング法”によってワイヤで導体トラックの接続点に接続
することもできる。斯る接続法は比較的簡単に実現でき
るが、集権回路素子と導体トラックから敗る組立体がｍ
ｉ的に比較的高さが大きくなる欠点がある。
米国特許第８７０２４６４号明細書から明らかなように
、集権回路素子と導体トラック（又は導体トラック箔）
から収り情報カードに内蔵する必要のある組立体はそれ
らの構造高さを最小にして情報カードの厚さが０．６フ
Ｑｓｗ＋の規格値を越えないようにする必要がある。こ
れがため、この米国特許でも第１〜８図、特に第２図か
ら明らかなように集権回路素子に突出接点索子を設けて
いる。
しかし、これら接点素子の製造については何も記載され
ていない。
本発明の目的は、少くとも１個の集積回路を内蔵する情
報カードであって突出接点素子に簡単に°接続すること
ができると共に集積回路素子と導体トラックから成る組
立体の構造高さを最小に制限した情報カードを提供する
ことにある。
本発明は、この目的のために、前記接点素子は溶解によ
り形成された球状のワイヤ先端であって集積回路素子の
接続表面部に抑圧により接続され且つ外部圧力によって
同一の高さに平らにされたワイヤ先端で構成したことを
特徴とする。
ワイヤ先端は集積回路素子の接続表面部上に、例え、ば
“ネイルヘッドボンディング決”により押しつけること
ができる。接続表面部とワイヤ先端との間に剛固な機械
的接続が形成された後にワイヤをワイヤ先端から切り離
して突出接点素子を有する集積回路素子を得る。次いで
この集積回路素子の接点素子を、いわゆる”７リツプー
チツプ”法に従って予め用量された導体トラックの接続
部上に位置させ、はんだ付けにより或は導電性接着剤に
よる接着により固着することができる。
合金法や蒸着法により接続・表面部上に形成する接点素
子に較べて、このようにワイヤ先端で形成する接点素子
は接続表面部に著しく簡単に接続することができ、この
接続は追加の加熱或は超音波を用いて行なうこともでき
る。従って、断る接点素子は多くのメーカーから市販さ
れている任意の集Ｉ／Ｉｉ回路素子に簡単に設けること
ができる。
斯る接点素子が設けられた集積回路素子と導体トラック
（又は導体トラック箔）から敗る組立体は小さい構造高
さになり、従って例えば身分証明カード、クレジットカ
ード、入場規制カード等の情報カードに使用するのに特
に好適である。
図面につき本発明を説明する。
第１図は集積回路素子の外縁部を示し、その一方の表面
上には接続表面部８が設けられており、集積回路素子１
はこの接続表面ａｍを経て、例えば情報又はエネルギー
を受信する。接点素子８はこの接続表面部２上に、これ
が集積回路素子に電気的に且つ機械的にｌ１ｉｌ固に接
続されるように形成される。この接点素子８は、例えば
キャピラリーに通した金線の先端を溶融して球形にし、
次いでこの球をキャピラリーにより接続表面部２に高い
圧力で押しつけて接続表面部２と接点素子８との間に剛
固な機械的接続が達成されるようにして得る。この接続
の強度は加熱Ｃ熱圧着）又は超音波を併用することによ
り更に改善することができる。
接続寓表面部２と接点素子８とを機械的に接続した後に
、金線を形成された変形接点素子から切断する。この切
断は例えばキャピラリーによる剪断により得ることが′
できる。１１点素子８は更にそれらが全て同一の高さに
なるように構成される。これがため、これら接点素子８
は平坦な支持板表面上に設けられた導体トラックの接続
点に簡単に接続することができる。
これら接点素子δと導体トラックの接続点との間の接続
は８例えば金属はんだによって、又は導電性接着剤によ
って達成することができる。この目的ノタメニ接点葉子
８の支持面鳴け、これらの面を薄い接着剤層が＊＊され
た平板上に短時間押しつけて導電性接着剤でぬらすこと
ができる。
接点素子の製造には他の適当な導電材料のワイヤを用い
ることもできること勿論である。
第２図は、例えば身分証明カード、入場規制カード、ク
レジットカード等の情報カード内の本発明による集権回
路素子１の使用例を示す。本例では集権回路素子１はそ
の接点素子８を経て合成樹脂の可撓性情６上に設けられ
た導体トラック（図示せず）の接続点に接続する。この
合成樹脂箔６は、例えばその両面な銅メッキし、金属化
し、且つ外部に露出した接点７を設けることができる。
合成樹脂箔６は設計上必要であれば多層構造にすること
もできる。
合成樹脂箔６上の集権回路素子１の強度を改善するため
に、この集積回路素子を絶縁性及び硬化性の合成樹脂又
はモールド材料お塊８で被覆する。
この合成樹脂の塊８と集積回路素子は合成樹脂の塊８の
硬化後に、合成樹脂箔６と集権回路素子１２から成る組
立体が約ａＳＯμｍの全高になる程度まで研削する。
情報カードｂの形成に当ってはこのｍｌ立体ｆ２枚の別
の合成樹脂箔（例えばＰ■０箔）９及び１０間に挾み込
む・この場合、箔９及び１ｏの形成及び集積回路素子１
の配置をプラスチ・ンクカードに突出部が生じないよう
に選択すること−ｂミできる。情報カードｂ内には数伊
の集積回路素子１【可撓性情６上に配置することもでき
ること勿論である。斯くして製造されるカードｂの全厚
＆ま約０．６７９ｃｍである。その他の寸法は現在使用
されているクレジットカード等の寸法に対応させること
ができる。
【図面の簡単な説明】
第１図は本発明による＃！積回路素子の接点素子を示す
図、 第２図は斯る集積回路素子を具える情報カード【示す図
である。 １・・・集積回路素子　　　２・・・接続表面部８・・
・接点素子　　　　　４・・・支持面ｂ・・・情報カー
ド　　　　６・・・合成樹脂箔？・・・外部接点　　　
　　８・・・モールド材料９．１０・・・合成樹脂箔Ｏ

Claims (1)

  1. 【特許請求の範囲】 ｔ　少くとも１個の集積回路素子を内蔵した情報カード
    であって、その集権回路素子は接続表面ｓｆ有し、該接
    続表面ｓ′ｆその上に形成された接点素′子により箔（
    ６）で支持された導体トラックの接続個所に接続して成
    る情報カードにおいて、前記接点素子（８）は溶解によ
    り形成された球状のワイヤ先端であって前記接続表面部
    （りに少くとも押圧する。ことにより＊＊され且つ外部
    圧力によって同一の高さに平らにされたワイヤ先端で構
    成したことを特徴とする情報カード。 １　特許請求の範囲第１項記載の情報カードにおいて、
    前記接点素子（８）は追加の加熱又は超音波を使用して
    接続表面部（ｆｉ）に接続したことを特徴とする情報カ
    ード＠ ＆　特許請求の範囲第１項記載の情報カードにおいて、
    前記ワイヤ先端は剪断によりワイヤから切断したことを
    特徴とする情報カード。 ４　特許請求の範囲第１．ｆｉ又は８項記載の情報カー
    ドにおいて、前記接点素子（８）と導体トラックの接続
    点とは導筒、性接着剤又は余興はんだにより接続したこ
    とを特徴とする情報カード。 ４　特許請求の範囲第１．１．８又は４項記載の情報カ
    ードにおいて、前記導体トラックの接続点に接続された
    集積回路素子（，１）をモールｆ材料の塊（８）で被覆
    したことを特徴とする情報カード。 ａ　特許請求の範囲第６項記載の情報カードにおいて、
    前記被覆した集積回路素子（１）を所望の構造高さに研
    削したことを、１％黴とする情報カード。
JP57131325A 1981-07-31 1982-07-29 情報カ−ド Pending JPS5831548A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE81225407 1981-07-31
DE19818122540U DE8122540U1 (de) 1981-07-31 1981-07-31 "informationskarte mit integriertem baustein"

Publications (1)

Publication Number Publication Date
JPS5831548A true JPS5831548A (ja) 1983-02-24

Family

ID=6730003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131325A Pending JPS5831548A (ja) 1981-07-31 1982-07-29 情報カ−ド

Country Status (3)

Country Link
EP (1) EP0071311B1 (ja)
JP (1) JPS5831548A (ja)
DE (2) DE8122540U1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290592A (ja) * 1986-06-11 1987-12-17 大日本印刷株式会社 カ−ド内蔵用ｉｃモジユ−ルの製造法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES8607594A1 (es) * 1983-12-06 1986-05-16 Mars Inc Un dispositivo de comunicacion con una ficha de almacenamiento de datos
NL8401619A (nl) * 1984-05-21 1985-12-16 Philips Nv Elektronisch microcircuit voorzien van kontaktverhogingen.
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2599165A1 (fr) * 1986-05-21 1987-11-27 Michot Gerard Objet associe a un element electronique et procede d'obtention
JPS63131561A (ja) * 1986-11-18 1988-06-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子パツケージ
DE3912893A1 (de) * 1989-04-19 1990-10-25 Siemens Ag Als mikropack montierte halbleiteranordnung
US5272596A (en) * 1991-06-24 1993-12-21 At&T Bell Laboratories Personal data card fabricated from a polymer thick-film circuit
DE9113601U1 (de) * 1991-10-31 1993-03-04 Schneider, Edgar, 8057 Günzenhausen Multifunktionaler Schutzschild für mikroelektronische Schaltungen und Sensoren insbesondere für sog. Chip-Karten
DE4424396C2 (de) * 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
DE19602821C1 (de) * 1996-01-26 1997-06-26 Siemens Ag Verfahren zur Herstellung einer Datenkarte
DE19708617C2 (de) 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE19918852C1 (de) * 1999-04-26 2000-09-28 Giesecke & Devrient Gmbh Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542662A (en) * 1977-06-08 1979-01-10 Seiko Epson Corp Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702464A (en) * 1971-05-04 1972-11-07 Ibm Information card
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
JPS5678356U (ja) * 1979-11-12 1981-06-25

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542662A (en) * 1977-06-08 1979-01-10 Seiko Epson Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290592A (ja) * 1986-06-11 1987-12-17 大日本印刷株式会社 カ−ド内蔵用ｉｃモジユ−ルの製造法

Also Published As

Publication number Publication date
DE3279060D1 (en) 1988-10-27
EP0071311A2 (de) 1983-02-09
EP0071311B1 (de) 1988-09-21
EP0071311A3 (en) 1985-12-11
DE8122540U1 (de) 1983-01-13

Similar Documents

Publication Publication Date Title
JPS5831548A (ja) 情報カ−ド
JPH11328352A (ja) アンテナとｉｃチップとの接続構造、及びｉｃカード
JPS62270393A (ja) Ｉｃカ−ド及びその製造方法
US4889980A (en) Electronic memory card and method of manufacturing same
WO1989001873A1 (en) Integrated circuit device and method of producing the same
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
TWI284842B (en) Communication medium capable of carrying out contactless communication and method of producing the same
JPS6230096A (ja) 支持体に集積回路を取付けする方法、その方法により組立てた装置および超小型電子回路装置を備えるカ−ド
US6291269B1 (en) Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
JP5439683B2 (ja) ３ｄ電子モジュール
JPS607760A (ja) Ｉｃカ−ドの製造方法
JPS5892597A (ja) Ｉｃカ−ドの製造方法
US7807561B2 (en) Method for forming side wirings
JP2001332580A (ja) 半導体装置及びその製造方法
CN108962287A (zh) 磁盘驱动器悬架的电路部件
JP4305372B2 (ja) テープキャリア及びその製造方法、並びに半導体装置の製造方法
JPS5948984A (ja) Ｉｃカ−ドの製造方法
CN211787168U (zh) 用于芯片卡模块的电路
JP2003086621A (ja) 半導体装置およびその製造方法
JP2001273472A (ja) 非接触ｉｃカード
JP2000076400A (ja) Ｉｃカード及びアンテナコイル
JPH0671034B2 (ja) 金属突起物の形成方法および治具
JPH01286342A (ja) 面実装超薄形半導体装置
JP2754712B2 (ja) 半導体装置
JP2000236033A (ja) 半導体装置並びにその製造方法