DE10016715C1 - Herstellungsverfahren für laminierte Chipkarten - Google Patents

Herstellungsverfahren für laminierte Chipkarten

Info

Publication number
DE10016715C1
DE10016715C1 DE10016715A DE10016715A DE10016715C1 DE 10016715 C1 DE10016715 C1 DE 10016715C1 DE 10016715 A DE10016715 A DE 10016715A DE 10016715 A DE10016715 A DE 10016715A DE 10016715 C1 DE10016715 C1 DE 10016715C1
Authority
DE
Germany
Prior art keywords
layer
chip
contact
chip card
carrier material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10016715A
Other languages
English (en)
Inventor
Frank Pueschner
Erik Heinemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10016715A priority Critical patent/DE10016715C1/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to PCT/DE2001/001332 priority patent/WO2001075788A1/de
Priority to EP01931412A priority patent/EP1269411A1/de
Priority to JP2001573390A priority patent/JP2003529856A/ja
Priority to CNB018078133A priority patent/CN1184595C/zh
Priority to RU2002129296/09A priority patent/RU2230362C1/ru
Priority to TW090107980A priority patent/TW543007B/zh
Application granted granted Critical
Publication of DE10016715C1 publication Critical patent/DE10016715C1/de
Priority to US10/264,873 priority patent/US7069652B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S174/00—Electricity: conductors and insulators
    • Y10S174/34—PCB in box or housing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Die Chipkarte ist aus mindestens zwei Schichten (1, 2) Papier oder Folie als Trägermaterial laminiert, wobei eine Schicht den Halbleiterchip (6) trägt und die zweite Schicht Anschlusskontakte (3) sowie Leiterbahnen oder externe Anschlussflächen (4) aufweist. Die Kontakte der Halbleiterchips sind elektrisch leitend (7) mit den Anschlusskontakten (3) der zweiten Schicht verbunden. Es sind keine Chipmodule zur Herstellung der Chipkarten erforderlich. Mit ICs und Kontakten versehenes Trägermaterial im Endlosrollenformat kann wie bei der Papierherstellung laminiert werden.

Description

Die vorliegende Erfindung betrifft ein besonders kostengüns­ tiges Herstellungsverfahren für eine aus Papier oder Folie laminierte Chipkarte.
Chipkarten sind mittlerweile auch für Anwendungen im Ge­ brauch, die auf eine bestimmte Zeit begrenzt sind oder bei denen die Chipkarte nur wenige Male benutzt werden kann. Ein Beispiel dafür ist eine Telefonwertkarte, in deren Chip eine gewisse Anzahl von Telefoneinheiten zum Verbrauch gespeichert ist. Da die einzelne Chipkarte bei derartigen Anwendungen keinen eigenständigen Nutzen bringt und nur einen Speicherin­ halt geringen Wertes aufweist, darf aus Gründen der Wirt­ schaftlichkeit die Chipkarte selbst nur einen geringen Anteil an dem ohnehin niedrig zu haltenden Kaufpreis ausmachen. Es wird daher nach Kartenmaterial, Kartenaufbau und Herstel­ lungsmethoden gesucht, mit denen die Chipkarte möglichst ko­ stengünstig hergestellt werden kann.
In der WO 95/21423 sind aus Papier herstellbare Chipkarten be­ schrieben, bei denen ein Chipkartenmodul in Papierschichten einlaminiert wird. Der Chipkartenmodul enthält mindestens ei­ nen Halbleiterchip mit einer integrierten Schaltung sowie de­ ren elektrische Anschlüsse nach der Chipkartennorm. Bei kon­ taktlos arbeitenden Chipkarten sind in dem Chipkartenmodul als Antenne fungierende Leiterbahnen angebracht, die mit dem Halbleiterchip elektrisch leitend verbunden sind. Die Her­ stellung des Laminates macht von den üblichen Techniken der Papierherstellung Gebrauch. Die verschiedenen Schichten wer­ den zusammengeklebt und zusammengepresst; Aussparungen im Pa­ pier werden gestanzt oder gefräst, um den Chipkartenmodul aufzunehmen. Der Chipkartenmodul, einschließlich der An­ schlusskontakte und eines Trägerelementes für den Halbleiterchip, wird unabhängig von dem Papierschichtlaminat herge­ stellt.
In der WO 97/18531 ist eine Chipkarte beschrieben, bei der eine Plastikschicht mit einem darin einlaminierten IC-Chip mit einer doppelseitig mit Leitern bedruckten isolierenden Schicht als Substrat so verbunden ist, dass die Anschlüsse des IC-Chips mit den ihm zugewandten Leitern auf der isolie­ renden Schicht elektrisch leitend verbunden sind.
In der EP 0 706 152 A2 sind eine Chip-Karte und ein Herstel­ lungsverfahren beschrieben, bei dem der Chip ohne Herstellung eines Moduls in Flip-Chip-Technik auf Leitern, die auf einer Folie angebracht sind, montiert und rückseitig in eine Kern- Folie sowie eine äußere Folie einlaminiert ist. In der Folie sind Durchkontaktierungen zu externen Kontakten vorhanden.
In der WO 97/27564 ist eine Chipkarte mit einlaminiertem Chipmodul beschrieben, die mittels beheizbarer Laminierwal­ zenpaare hergestellt wird.
Aufgabe der vorliegenden Erfindung ist es, ein Herstellungs­ verfahren anzugeben, mit dem die kostengünstige Herstellung von Chipkarten in großer Stückzahl möglich wird.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den ab­ hängigen Ansprüchen.
Die erfindungsgemäß hergestellte Chipkarte ist aus mindestens zwei Schichten eines dünnen Trägermaterials wie z. B. Papier oder Folie laminiert, wobei eine Schicht jeweils den für eine Chipkarte vorgesehenen Halbleiterchip trägt und die zweite Schicht Anschlusskontakte sowie Leiterbahnen oder externe An­ schlussflächen, die für eine Signal- und Energieübertragung vorgesehen sind, aufweist. Die Halbleiterchips werden in der einen Schicht so angebracht, dass ihre Kontakte der anderen Schicht zugewandt sind. Die Schichten werden so miteinander verbunden, dass die Kontakte der Halbleiterchips elektrisch leitend mit den Anschlusskontakten der anderen Schicht ver­ bunden werden. Im Falle einer mit externen Anschlussflächen versehenen Chipkarte sind die für eine Kontaktierung der Halbleiterchips vorgesehenen Anschlusskontakte und die exter­ nen Anschlussflächen auf zwei einander gegenüberliegenden Seiten einer Schicht angeordnet. Eine elektrisch leitende Verbindung dazwischen erfolgt durch Aussparungen oder Durch­ brüche in dem Trägermaterial dieser Schicht. Die Chipkarten können so ohne Einsetzen eines Chipkartenmoduls hergestellt werden, wobei insbesondere die Trägermaterialien als Streifen oder Bahnen von Rollen abgewickelt und einer im Prinzip von der Papierherstellung her bekannten Vorrichtung zur Herstel­ lung von Laminaten zugeführt werden können.
Es folgt eine genauere Beschreibung von Beispielen des erfin­ dungsgemäßen Herstellungsverfahren anhand der Fig. 1 und 2.
Fig. 1 zeigt schematisch eine Anordnung zur Herstellung ei­ ner Chipkarte mit externen Anschlussflächen.
Fig. 2 zeigt schematisch eine Anordnung zur Herstellung ei­ ner kontaktlosen Chipkarte.
In Fig. 1 sind die für die beiden mindestens vorhandenen Schichten vorgesehenen Trägermaterialien 1, 2 in einer seit­ lichen Ansicht in einer Anordnung zur Herstellung der Chip­ karten dargestellt. In dem ersten Trägermaterial 1, das für die erste Schicht der Chipkarte vorgesehen ist, ist ein Halb­ leiterchip 6 eingesetzt. Bei einem bevorzugten Herstellungs­ verfahren wird aus einem Streifen oder einer Bahn des Träger­ materials eine Vielzahl von Chipkarten hergestellt, die erst nach dem Verbinden der Trägermaterialien 1, 2 vereinzelt wer­ den. Der Einfachheit halber ist in Fig. 1 eine Anordnung mit nur einem Halbleiterchip 6 in dem ersten Trägermaterial 1 im Querschnitt gezeichnet. An diesen Halbleiterchip 6 sind nach links und rechts und gegebenenfalls auch in die Zeichenebene hinein angrenzend weitere Halbleiterchips zu denken, die je­ weils für weitere Chipkarten vorgesehen sind. Jeder Halblei­ terchip 6 ist in dem ersten Trägermaterial 1 angeordnet, vor­ zugsweise in eine Aussparung eingesetzt. Diese Aussparung kann das dünne Trägermaterial 1 vollständig durchbrechen; oder es ist nur eine Ausnehmung vorhanden, die die rückwärti­ ge Oberseite 11 des ersten Trägermaterials 1 unversehrt lässt. Es können auf dieser rückwärtigen Oberseite 11 auch weitere Schichten zur Abdeckung des Halbleiterchips von der Rückseite her aufgebracht sein oder in einem abschließenden Herstellungsschritt aufgebracht werden.
Anschlusskontakte 3, mit denen die Kontakte des Halbleiter­ chips 6 bei der Herstellung des Laminates über elektrisch leitende Verbindungen 7 (z. B. sogenannte Bumps aus einem Weichlot wie z. B. NiAu) verbunden werden, sind in oder an der dem Halbleiterchip 6 zugewandten Seite des zweiten Trä­ germaterials 2 angebracht. Bei dem Ausführungsbeispiel der Fig. 1 befinden sich Anschlussflächen 4, die für externe Kontaktierung der Chipkarte z. B. mit den Anschlusskontakten eines Terminals vorgesehen sind, auf der von dem Halbleiter­ chip 6 abgewandten äußeren Oberseite 11 des zweiten Trägerma­ terials 2. Für eine elektrisch leitende Verbindung 5 befindet sich elektrisch leitfähiges Material in Durchbrüchen, die in dem zweiten Trägermaterial 2 vor dem Aufbringen der für die Anschlusskontakte und die Anschlussflächen 4 vorgesehenen elektrisch leitfähigen Materialien hergestellt werden. Nach dem Vereinzeln der Chipkarten bildet das erste Trägermaterial 1 eine erste Schicht mit den darin angebrachten Halbleiter­ chips 6 und das zweite Trägermaterial 2 die zweite Schicht 2 mit den für elektrische Anschlüsse vorgesehenen Anschlusskon­ takten 3, den in den Durchbrüchen vorgesehenen elektrisch leitenden Verbindungen 5 und den externen Anschlussflächen 4.
Die Trägermaterialien 1, 2 werden in der in Fig. 1 darge­ stellten Anordnung von Rollen 12 abgewickelt, wie das auch bei der Papier- und Pappenherstellung mit sogenannten Endlos­ rollenformaten geschieht. Der Weitertransport der miteinander verbundenen Trägermaterialien ist in Fig. 1 mit eingezeich­ neten Walzen 13 angedeutet, die das aus den Schichten beste­ hende Laminat beim Transport zusammenpressen und die vorzugs­ weise an verschiedenen Stellen längs der Bahn des Trägermate­ rials in der Vorrichtung angeordnet sind. Diese Walzen können mit Heizeinrichtungen versehen sein, die das Trägermaterial so erwärmen, dass eine zwischen den Trägermaterialien ange­ brachte Haftschicht, z. B. eine Kleberschicht, eine bessere Haftung erreicht. Auch für die Herstellung der elektrisch leitenden Verbindungen 7 zwischen den Kontakten des Halblei­ terchips 6 und den Anschlusskontakten 3 kann eine Erwärmung über ein von außen angepresstes Heizteil, auch hier vorzugs­ weise eine mitrollende Heizwalze, erfolgen.
Die erfindungsgemäß hergestellte Chipkarte setzt sich daher aus mindestens zwei Schichten zusammen, wobei allerdings Ab­ wandlungen mit einer größeren Anzahl von Schichten im Rahmen der Erfindung liegen. Wesentlich ist dabei, dass der Halblei­ terchip direkt als IC-Chip in eine Schicht integriert wird. Die elektrischen Leiter für den Anschluss sind in oder an ei­ ner weiteren Schicht angebracht. Als Trägermaterial ist ins­ besondere Papier oder Folie im Endlosrollenformat geeignet. Die auf der zweiten Schicht vorgesehenen Anschlusskontakte und/oder Anschlussflächen können vorzugsweise in einem End­ los-Siebdruckverfahren hergestellt werden, mit dem beispiels­ weise eine elektrisch leitfähige Paste in einer dünnen Schicht aufgebracht und dabei strukturiert wird. Der An­ schluss der Kontakte des IC an die Anschlusskontakte der zweiten Schicht erfolgt ähnlich wie bei dem an sich bekannten Verfahren der Flip-Chip-Montage von Halbleiterchips.
Zur Verbesserung der mit den Kontaktflecken oder Weichlot­ klümpchen (bumps) hergestellten elektrisch leitenden Verbin­ dungen 7 kann zwischen dem Halbleiterchip 6 und der durch das zweite Trägermaterial 2 gebildeten zweiten Schicht eine Füll­ masse 8 (underfill) vorhanden sein, die vorzugsweise aus ei­ nem anisotrop elektrisch leitenden Material gebildet wird. Das Material wird so ausgerichtet, dass die größte Leitfähig­ keit in Richtung der vorgesehenen leitenden Verbindungen 7 vorhanden ist, während die Leitfähigkeit quer zu dieser Rich­ tung, also in der Ebene der Verbindung der Trägermaterialien 1, 2, möglichst gering ist, um Kurzschlüsse zwischen den ver­ schiedenen Kontakten zu vermeiden. Auch isotrop leitende oder isolierende Füllmassen 8 können verwendet werden, wobei es von Vorteil ist, wenn diese Füllmassen nach dem Aufbringen und nach dem Verbinden der Trägermaterialien 1, 2 zumindest eine geringfügige Schrumpfung erleiden, so dass die elek­ trisch leitenden Verbindungen 7 an die Kontakte des Halblei­ terchips 6 und die Anschlusskontakte 3 der zweiten Schicht 2 angedrückt werden und auf diese Weise eine ausreichend starke, kraftschlüssige elektrisch leitende Verbindung 7 erzielt wird.
In einer zu diesem Ausführungsbeispiel analogen Weise kann eine kontaktlose Chipkarte erfindungsgemäß hergestellt wer­ den. Dann wird anstelle der auf dem zweiten Trägermaterial 2 aufgebrachten Anschlussflächen 4 auf der mit den Anschluss­ kontakten 3 versehenen inneren Oberfläche eine Leiterbahn 10 (siehe Fig. 2) aufgebracht und strukturiert. Eine solche Leiterbahn 10 kann spiralig als Spule ausgebildet sein, die als Antenne für eine Signalübermittlung und eine Energieüber­ mittlung vorgesehen ist. Die übrigen Komponenten und das Her­ stellungsverfahren dieser Chipkarte gemäß Fig. 2 entsprechen der zuvor anhand von Fig. 1 dargestellten Chipkarten. Das zweite Trägermaterial 2 wird vorzugsweise nur auf der dem Halbleiterchip 6 zugewandten Seite mit einer elektrisch lei­ tenden Strukturierung versehen. Das Laminat kann wie bei dem zuvor beschriebenen Ausführungsbeispiel aus mehr als zwei Schichten bestehen. Grundsätzlich lassen sich aber auch die Ausgestaltungen gemäß den Fig. 1 und 2 miteinander kombi­ nieren, falls z. B. eine Chipkarte gewünscht wird, die sowohl für externen elektrischen Anschluss als auch für kontaktlose Anwendung geeignet ist.

Claims (4)

1. Verfahren zur Herstellung einer Chipkarte, bei dem
in einem ersten Schritt ein erstes Trägermaterial (1) mit mindestens einem für eine jeweilige Chipkarte vorgesehenen Halbleiterchip (6) versehen wird, der eine integrierte Schal­ tung enthält und mindestens einen Kontakt aufweist, und
ein zweites Trägermaterial (2) mit mindestens einem für eine jeweilige Chipkarte vorgesehenen Anschlusskontakt (3) verse­ hen wird, wobei
als Trägermaterialien Streifen oder Bahnen aus Papier oder Folie verwendet werden, die für eine Mehrzahl von Chipkarten vorgesehen sind, und
in einem zweiten Schritt die Trägermaterialien (1, 2) durch Andruck und/oder Verkleben dauerhaft miteinander verbunden werden, wobei der Kontakt des Halbleiterchips elektrisch lei­ tend mit dem Anschlusskontakt verbunden wird, und
in einem dritten Schritt durch Schneiden oder Stanzen die je­ weiligen Chipkarten vereinzelt werden.
2. Verfahren nach Anspruch 1, bei dem die Trägermaterialien mittels Rollen (12) oder Walzen (13) bereitgestellt und transportiert werden.
3. Verfahren nach Anspruch 1 oder 2, bei dem
vor dem ersten Schritt das zweite Trägermaterial (2) mit Durchbrüchen versehen wird und
in dem ersten Schritt das zweite Trägermaterial (2) zur Aus­ bildung des mindestens einen für eine jeweilige Chipkarte vorgesehenen Anschlusskontaktes (3) und mindestens einer auf der gegenüberliegenden Seite des zweiten Trägermaterials an­ geordneten Anschlussfläche (4) beidseitig mit einem elek­ trisch leitfähigen Material in einer vorgesehenen Struktur beschichtet wird, wobei in den Durchbrüchen eine elektrisch leitende Verbindung (5) zwischen dem jeweiligen Anschlusskon­ takt (3) und der jeweiligen Anschlussfläche (4) hergestellt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem in dem ersten Schritt das zweite Trägermaterial (2) zur Aus­ bildung des mindestens einen für eine jeweilige Chipkarte vorgesehenen Anschlusskontaktes (3) und mindestens einer da­ mit verbundenen Leiterbahn (10) mit einem elektrisch leitfä­ higen Material in einer vorgesehenen Struktur beschichtet wird.
DE10016715A 2000-04-04 2000-04-04 Herstellungsverfahren für laminierte Chipkarten Expired - Fee Related DE10016715C1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10016715A DE10016715C1 (de) 2000-04-04 2000-04-04 Herstellungsverfahren für laminierte Chipkarten
EP01931412A EP1269411A1 (de) 2000-04-04 2001-04-04 Herstellungsverfahren für laminierte chipkarten
JP2001573390A JP2003529856A (ja) 2000-04-04 2001-04-04 積層されたスマートカードを製作する方法
CNB018078133A CN1184595C (zh) 2000-04-04 2001-04-04 薄片智能卡制造方法
PCT/DE2001/001332 WO2001075788A1 (de) 2000-04-04 2001-04-04 Herstellungsverfahren für laminierte chipkarten
RU2002129296/09A RU2230362C1 (ru) 2000-04-04 2001-04-04 Способ изготовления ламинированных чип-карт
TW090107980A TW543007B (en) 2000-04-04 2001-04-17 Laminated chip-card and its production method
US10/264,873 US7069652B2 (en) 2000-04-04 2002-10-04 Method for producing laminated smart cards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10016715A DE10016715C1 (de) 2000-04-04 2000-04-04 Herstellungsverfahren für laminierte Chipkarten

Publications (1)

Publication Number Publication Date
DE10016715C1 true DE10016715C1 (de) 2001-09-06

Family

ID=7637546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10016715A Expired - Fee Related DE10016715C1 (de) 2000-04-04 2000-04-04 Herstellungsverfahren für laminierte Chipkarten

Country Status (8)

Country Link
US (1) US7069652B2 (de)
EP (1) EP1269411A1 (de)
JP (1) JP2003529856A (de)
CN (1) CN1184595C (de)
DE (1) DE10016715C1 (de)
RU (1) RU2230362C1 (de)
TW (1) TW543007B (de)
WO (1) WO2001075788A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1544786A1 (de) * 2003-12-17 2005-06-22 VisionCard PersonalisierungsgmbH Datenträger und Verfahren zur Herstellung desselben
WO2009127395A1 (de) * 2008-04-18 2009-10-22 Giesecke & Devrient Gmbh Chipkarte und verfahren zu deren herstellung
WO2010136590A1 (de) * 2009-05-29 2010-12-02 Giesecke & Devrient Gmbh Verfahren zur herstellung tragbarer datenträger

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2743649B1 (fr) * 1996-01-17 1998-04-03 Gemplus Card Int Module electronique sans contact, carte etiquette electronique l'incorporant, et leurs procedes de fabrication
US6586078B2 (en) * 2001-07-05 2003-07-01 Soundcraft, Inc. High pressure lamination of electronic cards
US6942496B2 (en) 2002-01-15 2005-09-13 Tribotek, Inc. Woven multiple-contact connector
US7083427B2 (en) 2002-01-15 2006-08-01 Tribotek, Inc. Woven multiple-contact connectors
US7056139B2 (en) 2002-01-15 2006-06-06 Tribotek, Inc. Electrical connector
US6945790B2 (en) 2002-01-15 2005-09-20 Tribotek, Inc. Multiple-contact cable connector assemblies
US7077662B2 (en) 2002-01-15 2006-07-18 Tribotek, Inc. Contact woven connectors
WO2005008703A1 (en) 2003-07-11 2005-01-27 Tribotek, Inc. Multiple-contact woven electrical switches
US7097495B2 (en) 2003-07-14 2006-08-29 Tribotek, Inc. System and methods for connecting electrical components
EP1560155B1 (de) * 2004-01-31 2009-03-18 Atlantic ZeiserGmbH Verfahren zur Herstellung von kontaklosen Chip-Karten
DE102004006457A1 (de) * 2004-02-04 2005-08-25 Bielomatik Leuze Gmbh + Co Kg Verfahren und Vorrichtung zum kontinuierlichen Herstellen elektronischer Folienbauteile
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
EP1686512A1 (de) * 2005-02-01 2006-08-02 NagraID S.A. Verfahren zur Plazierung einer elektonischen Vorrichtung auf ein Substrat und Plaziervorrichtung
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
TWI258207B (en) * 2005-06-07 2006-07-11 Powerchip Semiconductor Corp Flash memory and manufacturing method thereof
US7214106B2 (en) 2005-07-18 2007-05-08 Tribotek, Inc. Electrical connector
US20090222367A1 (en) * 2008-02-28 2009-09-03 Capital One Financial Corporation System and Method for the Activation and Use of a Temporary Financial Card
EP2463809A1 (de) * 2010-12-07 2012-06-13 NagraID S.A. Elektronische Karte mit elektrischem Kontakt, die eine elektronische Einheit und/oder eine Antenne umfasst
FR2974925B1 (fr) 2011-05-02 2013-06-14 Oberthur Technologies Procede de preparation d'un support de carte a base de cellulose pour minicarte
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten
CN203894790U (zh) * 2013-04-11 2014-10-22 德昌电机(深圳)有限公司 智能卡、身份识别卡、银行卡及智能卡触板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995021423A1 (de) * 1994-02-04 1995-08-10 Giesecke & Devrient Gmbh Datenträger mit einem elektronischen modul und verfahren zur herstellung desselben
EP0706152A2 (de) * 1994-11-03 1996-04-10 Fela Holding AG Chip-Karte und Verfahren zu deren Herstellung
WO1997018531A1 (fr) * 1995-11-15 1997-05-22 Solaic Carte a circuit integre et module a circuit integre
WO1997027564A1 (de) * 1996-01-26 1997-07-31 Siemens Aktiengesellschaft Datenkarte und verfahren zur herstellung einer datenkarte, sowie vorrichtung zur herstellung einer datenkarte

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
NL8601404A (nl) * 1986-05-30 1987-12-16 Papier Plastic Coating Groning Gegevensdragende kaart, werkwijze voor het vervaardigen van een dergelijke kaart en inrichting voor het uitvoeren van deze werkwijze.
JPH10166770A (ja) * 1996-12-17 1998-06-23 Rohm Co Ltd 非接触型ｉｃカード及びその製造方法
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
FR2775810B1 (fr) * 1998-03-09 2000-04-28 Gemplus Card Int Procede de fabrication de cartes sans contact
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995021423A1 (de) * 1994-02-04 1995-08-10 Giesecke & Devrient Gmbh Datenträger mit einem elektronischen modul und verfahren zur herstellung desselben
EP0706152A2 (de) * 1994-11-03 1996-04-10 Fela Holding AG Chip-Karte und Verfahren zu deren Herstellung
WO1997018531A1 (fr) * 1995-11-15 1997-05-22 Solaic Carte a circuit integre et module a circuit integre
WO1997027564A1 (de) * 1996-01-26 1997-07-31 Siemens Aktiengesellschaft Datenkarte und verfahren zur herstellung einer datenkarte, sowie vorrichtung zur herstellung einer datenkarte

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1544786A1 (de) * 2003-12-17 2005-06-22 VisionCard PersonalisierungsgmbH Datenträger und Verfahren zur Herstellung desselben
WO2009127395A1 (de) * 2008-04-18 2009-10-22 Giesecke & Devrient Gmbh Chipkarte und verfahren zu deren herstellung
US8313981B2 (en) 2008-04-18 2012-11-20 Giesecke & Devrient Gmbh Chip card, and method for the production thereof
US8390132B2 (en) 2008-04-18 2013-03-05 Giesecke & Devrient Gmbh Chip card, and method for the production thereof
WO2010136590A1 (de) * 2009-05-29 2010-12-02 Giesecke & Devrient Gmbh Verfahren zur herstellung tragbarer datenträger
CN102449642A (zh) * 2009-05-29 2012-05-09 德国捷德有限公司 便携式数据载体的制造方法
CN102449642B (zh) * 2009-05-29 2015-02-18 德国捷德有限公司 便携式数据载体的制造方法
US10275701B2 (en) 2009-05-29 2019-04-30 Giesecke+Devrient Mobile Security Gmbh Method for producing portable data carriers

Also Published As

Publication number Publication date
CN1184595C (zh) 2005-01-12
JP2003529856A (ja) 2003-10-07
CN1422413A (zh) 2003-06-04
US7069652B2 (en) 2006-07-04
US20030064544A1 (en) 2003-04-03
EP1269411A1 (de) 2003-01-02
TW543007B (en) 2003-07-21
RU2230362C1 (ru) 2004-06-10
WO2001075788A1 (de) 2001-10-11

Similar Documents

Publication Publication Date Title
DE10016715C1 (de) Herstellungsverfahren für laminierte Chipkarten
DE19500925C2 (de) Verfahren zur Herstellung einer kontaktlosen Chipkarte
DE10197008B4 (de) Verfahren zur Herstellung einer Materialbahn, Materialbahn mit intelligenten Etiketten, Verfahren zur Herstellung einer Trägerbahn und Bauteil für ein intelligentes Etikett
DE102006044525B3 (de) Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
DE69706280T2 (de) Kontaktloses elektronisches modul für karte oder etikette
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
EP2338207A1 (de) Rfid-transponderantenne
WO2009127395A1 (de) Chipkarte und verfahren zu deren herstellung
DE10297573B4 (de) Intelligentes Etikett und Verfahren zu dessen Herstellung
DE69805404T2 (de) Verfahren zum herstellen kontaktloser karten mit antennenverbindung durch gelötete drähte
EP0992939A1 (de) Verfahren zur Herstellung eines Mikrotransponders
EP1428260B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE19848821C1 (de) Verfahren zur Herstellung eines Transponders
DE102016110780A1 (de) Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
EP0810547A1 (de) Verfahren zur Herstellung eines kartenförmigen Datenträgers
DE69718223T2 (de) Massenspeicher und Herstellungsverfahren dafür
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
EP1808058A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltung
EP1116180B1 (de) Verfahren zur kontaktierung eines schaltungschips
DE10236666A1 (de) Verfahren zum Herstellen von Kontaktlosen und/oder gemischten Chipkarten
EP3456160B1 (de) Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen
DE10105069C2 (de) Kopplungselement für Dual-Interface-Karte
DE19918852C1 (de) Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung
DE102022109547A1 (de) Kartenförmiger Datenträger sowie Halbzeug und Kontaktlayout dafür, und Verfahren zur Herstellung derselben
EP4404101A2 (de) Kartenförmiger datenträger sowie halbzeug und kontaktlayout dafür, und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee