JPH1116955A - Ｔａｂ用テープおよびその製造方法、ならびにｔａｂテープを用いた半導体パッケージ - Google Patents
Ｔａｂ用テープおよびその製造方法、ならびにｔａｂテープを用いた半導体パッケージInfo
- Publication number
- JPH1116955A JPH1116955A JP9164794A JP16479497A JPH1116955A JP H1116955 A JPH1116955 A JP H1116955A JP 9164794 A JP9164794 A JP 9164794A JP 16479497 A JP16479497 A JP 16479497A JP H1116955 A JPH1116955 A JP H1116955A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- tab tape
- film
- hole
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 絶縁性の封止樹脂を用いず、半導体チップと
配線層の電気的接続部との封止を行い、かつ強度確保の
必要のないTABテープ及びその製造方法、ならびにそれ
を用いた半導体パッケージ及びその製造方法を提供す
る。 【解決手段】 ＴＡＢ用テープを、厚み方向に任意の数
の貫通孔が設けられ、該貫通孔には導電性物質が充填さ
れ、該貫通孔の絶縁性フィルム表面側開口部にはバンプ
状突起電極が形成された絶縁性フィルムと、該絶縁性フ
ィルムの片面に設けられた導電部と、絶縁性フィルムの
配線層の反対面に設けられた接着剤層と、接着剤層上に
設けられた補強用絶縁性フィルムから構成され、補強用
絶縁性フィルムの両端部にはスプロケットホールを設け
られ、両スプロケットホールの間にデバイスホールが形
成されている。半導体パッケージは、上記TABテープの
バンプ状の導電性突出物と半導体チップの電極パッドを
接続し、その後半導体チップの電極パッド形成面と接着
剤層を熱圧着し、その後、前記、補強用絶縁フィルムの
一部を残して打ち抜き加工し半導体パッケージとする。
配線層の電気的接続部との封止を行い、かつ強度確保の
必要のないTABテープ及びその製造方法、ならびにそれ
を用いた半導体パッケージ及びその製造方法を提供す
る。 【解決手段】 ＴＡＢ用テープを、厚み方向に任意の数
の貫通孔が設けられ、該貫通孔には導電性物質が充填さ
れ、該貫通孔の絶縁性フィルム表面側開口部にはバンプ
状突起電極が形成された絶縁性フィルムと、該絶縁性フ
ィルムの片面に設けられた導電部と、絶縁性フィルムの
配線層の反対面に設けられた接着剤層と、接着剤層上に
設けられた補強用絶縁性フィルムから構成され、補強用
絶縁性フィルムの両端部にはスプロケットホールを設け
られ、両スプロケットホールの間にデバイスホールが形
成されている。半導体パッケージは、上記TABテープの
バンプ状の導電性突出物と半導体チップの電極パッドを
接続し、その後半導体チップの電極パッド形成面と接着
剤層を熱圧着し、その後、前記、補強用絶縁フィルムの
一部を残して打ち抜き加工し半導体パッケージとする。
Description
【０００１】
【発明の属する技術分野】 本発明は、ＩＣやＬＳＩの
表面実装技術の一つであるTABテープ及びその製造方
法、ならびにそれを用いた半導体パッケージ及びその製
造方法に関する。
表面実装技術の一つであるTABテープ及びその製造方
法、ならびにそれを用いた半導体パッケージ及びその製
造方法に関する。
【０００２】
【従来の技術】 TABテープは半導体チップを実装する
ためのテープであり、ポリイミドフィルムなどの絶縁性
フィルム表面に銅などの導電性材料で配線が施されたも
のである。
ためのテープであり、ポリイミドフィルムなどの絶縁性
フィルム表面に銅などの導電性材料で配線が施されたも
のである。
【０００３】ところで、近年、半導体パッケージの小型
化軽量化に伴い、厚さの薄いTABテープへの要求が高ま
っている。この要望を満足させるためには、TABテープ
に用いる絶縁性フィルム及び銅箔を薄くすることが重要
であるが、銅箔と絶縁性フィルムを薄くするにつれて、
TABテープの剛性が低下することから、両者を接着した
テープに反りが発生したり、TABテープ製造工程や半導
体パッケージ製造工程においてスプロッケットホールが
破壊され、搬送に不具合が生じたりする。
化軽量化に伴い、厚さの薄いTABテープへの要求が高ま
っている。この要望を満足させるためには、TABテープ
に用いる絶縁性フィルム及び銅箔を薄くすることが重要
であるが、銅箔と絶縁性フィルムを薄くするにつれて、
TABテープの剛性が低下することから、両者を接着した
テープに反りが発生したり、TABテープ製造工程や半導
体パッケージ製造工程においてスプロッケットホールが
破壊され、搬送に不具合が生じたりする。
【０００４】このような問題点を解決するために、特願
平7-332936において絶縁性フィルムの配線層の反対面に
補強用絶縁性フィルムを設けたTABテープが提案されて
いる。
平7-332936において絶縁性フィルムの配線層の反対面に
補強用絶縁性フィルムを設けたTABテープが提案されて
いる。
【０００５】上記補強用絶縁性フィルムを設けたTABテ
ープの構造を図３を用いて説明する。
ープの構造を図３を用いて説明する。
【０００６】配線層１０が設けられ、中央部にチップ搭
載部２１を有する絶縁性フィルム５に、両端にスプロケ
ットホール２および中央部にデバイスホール３が設けら
れた補強用絶縁性フィルム１が配線層の反対面側に接着
されている。
載部２１を有する絶縁性フィルム５に、両端にスプロケ
ットホール２および中央部にデバイスホール３が設けら
れた補強用絶縁性フィルム１が配線層の反対面側に接着
されている。
【０００７】また、上記補強用絶縁性フィルムを用いた
TABテープを使った半導体パッケージは、図４に示すよ
うに、半導体チップ16の電極パッド17がバンプ電極20を
介して、配線層10と電気的に接続され、配線層上には外
部電極１８が形成され外部電極周辺は半田レジスト６で
被覆されている。半導体チップと配線層の接合部の保護
及び外部電極形成面の強度向上による平坦化の目的で半
導体チップとTABテープの周囲が絶縁性の封止樹脂１９
で覆われている。また、補強用絶縁性フィルムはTABテ
ープから半導体パッケージを打ち抜く工程によって除去
されている。
TABテープを使った半導体パッケージは、図４に示すよ
うに、半導体チップ16の電極パッド17がバンプ電極20を
介して、配線層10と電気的に接続され、配線層上には外
部電極１８が形成され外部電極周辺は半田レジスト６で
被覆されている。半導体チップと配線層の接合部の保護
及び外部電極形成面の強度向上による平坦化の目的で半
導体チップとTABテープの周囲が絶縁性の封止樹脂１９
で覆われている。また、補強用絶縁性フィルムはTABテ
ープから半導体パッケージを打ち抜く工程によって除去
されている。
【０００８】しかしながら、上記構造の半導体パッケー
ジでは、外部電極を半導体チップより外側に配置させる
場合、パッケージの絶縁性の封止樹脂または金属板等に
よる補強をすることがさけられなかった。
ジでは、外部電極を半導体チップより外側に配置させる
場合、パッケージの絶縁性の封止樹脂または金属板等に
よる補強をすることがさけられなかった。
【０００９】そのため樹脂封止工程や金属板接着工程が
必要になり、半導体パッケージのコスト上昇の要因とな
っていた。
必要になり、半導体パッケージのコスト上昇の要因とな
っていた。
【００１０】また半導体チップの電極パッドと配線層部
分の封止にも樹脂封止工程がさけられなかった。
分の封止にも樹脂封止工程がさけられなかった。
【００１１】
【発明が解決しようとする課題】 本発明は、絶縁性の
封止樹脂を用いず、半導体チップと配線層の電気的接続
部との封止を行い、かつ樹脂封止による実装面の補強が
必要のないTABテープ及びその製造方法、ならびにそれ
を用いた半導体パッケージ及びその製造方法を提供する
ことを課題とする。
封止樹脂を用いず、半導体チップと配線層の電気的接続
部との封止を行い、かつ樹脂封止による実装面の補強が
必要のないTABテープ及びその製造方法、ならびにそれ
を用いた半導体パッケージ及びその製造方法を提供する
ことを課題とする。
【００１２】
【課題を解決するための手段】 上記課題を解決する本
発明のTABテープは、厚み方向に任意の数の貫通孔が設
けられ、該貫通孔には導電性物質が充填され、該貫通孔
の絶縁性フィルム表面側開口部には突起電極が形成され
た絶縁性フィルムと、該絶縁性フィルムの片面に設けら
れた配線層と、絶縁性フィルムの配線層の反対面に設け
られた接着材層と、接着材層上に設けられた補強用絶縁
性フィルムから構成される。
発明のTABテープは、厚み方向に任意の数の貫通孔が設
けられ、該貫通孔には導電性物質が充填され、該貫通孔
の絶縁性フィルム表面側開口部には突起電極が形成され
た絶縁性フィルムと、該絶縁性フィルムの片面に設けら
れた配線層と、絶縁性フィルムの配線層の反対面に設け
られた接着材層と、接着材層上に設けられた補強用絶縁
性フィルムから構成される。
【００１３】補強用絶縁性フィルムの両端部にはスプロ
ケットホールが設けられ、両スプロケットホールの間に
デバイスホールが形成されている。
ケットホールが設けられ、両スプロケットホールの間に
デバイスホールが形成されている。
【００１４】そして本発明の半導体パッケージは、上記
TABテープの突起電極と半導体チップの電極パッドを接
続し、その後半導体チップの電極パッド形成面と接着材
層を熱圧着し、その後、前記、補強用絶縁フィルムの一
部を残して打ち抜き加工し半導体パッケージとする。
TABテープの突起電極と半導体チップの電極パッドを接
続し、その後半導体チップの電極パッド形成面と接着材
層を熱圧着し、その後、前記、補強用絶縁フィルムの一
部を残して打ち抜き加工し半導体パッケージとする。
【００１５】
【発明の実施の形態】 本発明によるＴＡＢテープの作
製工程を図１を用いて説明する。
製工程を図１を用いて説明する。
【００１６】まずプレス加工により補強用絶縁性フィル
ム１にスプロケットホール２とデバイスホール３を形成
する。デバイスホールのサイズは、その内側に半導体チ
ップ１６が搭載されるため、少なくとも半導体チップの
外形より大きくなければならず、好ましくは、半導体チ
ップの外形より0.1mm〜1mm大きくすることが好ましい。
ム１にスプロケットホール２とデバイスホール３を形成
する。デバイスホールのサイズは、その内側に半導体チ
ップ１６が搭載されるため、少なくとも半導体チップの
外形より大きくなければならず、好ましくは、半導体チ
ップの外形より0.1mm〜1mm大きくすることが好ましい。
【００１７】次に片面に導電層４が設けられた絶縁性フ
ィルム５の反対面に接着材層６を形成後、ラミネート法
により接着材層に、前記補強用絶縁性フィルム１を接着
する。
ィルム５の反対面に接着材層６を形成後、ラミネート法
により接着材層に、前記補強用絶縁性フィルム１を接着
する。
【００１８】その後、導電層４の表面にレジスト９を塗
布し、露光、現像して配線用エッチングパターンを形成
後、露出した導電層４をエッチングし、次いでレジスト
を剥離して配線層１０を形成する。
布し、露光、現像して配線用エッチングパターンを形成
後、露出した導電層４をエッチングし、次いでレジスト
を剥離して配線層１０を形成する。
【００１９】次に、前記絶縁性フィルム５に半導体チッ
プの電極パッドの位置に合わせて貫通孔１１形成し、そ
の後、貫通孔に導電性物質を充填し、導通路１２形成す
る。
プの電極パッドの位置に合わせて貫通孔１１形成し、そ
の後、貫通孔に導電性物質を充填し、導通路１２形成す
る。
【００２０】貫通孔１１の形成方法は、機械加工、フォ
トリソグラフィー法、プラズマ加工法、レーザー加工法
等種々の方法が挙げられるが、望ましくは微細加工が可
能なレーザー加工法が適している。また、導通路の形成
方法はメッキ法、CVD法、印刷法等が適宜使用できる。
トリソグラフィー法、プラズマ加工法、レーザー加工法
等種々の方法が挙げられるが、望ましくは微細加工が可
能なレーザー加工法が適している。また、導通路の形成
方法はメッキ法、CVD法、印刷法等が適宜使用できる。
【００２１】次に貫通孔１１の前記絶縁性フィルム側開
口部に突起電極１３を形成し、その後要すれば突起電極
上にＡｕ等でメッキをする。
口部に突起電極１３を形成し、その後要すれば突起電極
上にＡｕ等でメッキをする。
【００２２】必要であれば、配線層の外部パッド１４が
露出するように半田レジスト１５を形成する。半田レジ
ストは感光性のドライフィルム及び感光性、非感光性の
液状レジスト等が使用できる。また、外部パッドの形成
方法は印刷法、フォトリソグラフ法等が使用できる。
露出するように半田レジスト１５を形成する。半田レジ
ストは感光性のドライフィルム及び感光性、非感光性の
液状レジスト等が使用できる。また、外部パッドの形成
方法は印刷法、フォトリソグラフ法等が使用できる。
【００２３】その後、必要により、露出した外部パッド
へメッキする。このようにして本発明のＴＡＢテープを
作製する。
へメッキする。このようにして本発明のＴＡＢテープを
作製する。
【００２４】本発明の、補強用絶縁テープの材質は、電
気機器用としての絶縁性と、耐薬品性と、耐熱性と、導
電層を接着した絶縁性フィルムが反らないように該フィ
ルムを押さえつけるために十分な剛性を有していれば特
に限定するものではないが、ポリイミドが耐熱性の点か
ら適している。
気機器用としての絶縁性と、耐薬品性と、耐熱性と、導
電層を接着した絶縁性フィルムが反らないように該フィ
ルムを押さえつけるために十分な剛性を有していれば特
に限定するものではないが、ポリイミドが耐熱性の点か
ら適している。
【００２５】また、補強用絶縁性フィルムの厚さは、フ
ィルム自体の材質の剛性と関連するが、フィルムの材質
がポリイミドである場合には５０〜１２５μｍとするこ
とが好ましい。５０μｍより薄いと、十分な剛性が得ら
れず、１２５μｍを越えると補強用絶縁性フィルム自体
の価格が高くなり、経済性を損なうからである。
ィルム自体の材質の剛性と関連するが、フィルムの材質
がポリイミドである場合には５０〜１２５μｍとするこ
とが好ましい。５０μｍより薄いと、十分な剛性が得ら
れず、１２５μｍを越えると補強用絶縁性フィルム自体
の価格が高くなり、経済性を損なうからである。
【００２６】なお、絶縁性フィルムと補強用絶縁性フィ
ルムとを接着するために用いる接着材は、通常熱硬化性
の接着材が適しており、この例として、例えばエポキシ
系の接着材がある。しかし、熱可塑性のポリイミド系接
着材も本発明の接着材として使用できる。
ルムとを接着するために用いる接着材は、通常熱硬化性
の接着材が適しており、この例として、例えばエポキシ
系の接着材がある。しかし、熱可塑性のポリイミド系接
着材も本発明の接着材として使用できる。
【００２７】次に本発明のＴＡＢテープを用いた半導体
パッケージの製造方法の一例として図２（ａ）〜（ｄ）
を用いて説明する。
パッケージの製造方法の一例として図２（ａ）〜（ｄ）
を用いて説明する。
【００２８】先ず、図２の（ａ）に示すように半導体チ
ップ16の電極パッド17とTABテープに形成された突起電
極13を位置合わせし、両者を電気的に接続する。電気的
接続方法としては超音波併用熱圧着により１点づつ接合
を行なうシングルポイントボンディング方式、または一
括して複数の接合を行なうギャングボンド方式等が適宜
使用できる。
ップ16の電極パッド17とTABテープに形成された突起電
極13を位置合わせし、両者を電気的に接続する。電気的
接続方法としては超音波併用熱圧着により１点づつ接合
を行なうシングルポイントボンディング方式、または一
括して複数の接合を行なうギャングボンド方式等が適宜
使用できる。
【００２９】次に図２の（ｂ）に示すように電気的に接
続されたTABテープと半導体チップに荷重と温度をかけ
て熱圧着を行う。ここでTABテープ上に形成されている
接着層６によりTABテープと半導体チップの接着と電気
的接続部の封止が行われる。
続されたTABテープと半導体チップに荷重と温度をかけ
て熱圧着を行う。ここでTABテープ上に形成されている
接着層６によりTABテープと半導体チップの接着と電気
的接続部の封止が行われる。
【００３０】次に図２の（ｃ）のように外部パッド１４
に形成する外部電極１８として例えば半田ボール等の形
成を行う。この際、外部電極搭載面の平坦性はTABテー
プに貼り付けられた補強用ポリイミドフィルムにより確
保されているため、実装面の補強、平坦化工程を行なう
ことなく外部電極が形成できる。
に形成する外部電極１８として例えば半田ボール等の形
成を行う。この際、外部電極搭載面の平坦性はTABテー
プに貼り付けられた補強用ポリイミドフィルムにより確
保されているため、実装面の補強、平坦化工程を行なう
ことなく外部電極が形成できる。
【００３１】最後に図２の（ｄ）のように半導体パッケ
ージの外形サイズとなるようにTABテープの切断を行
う。ここでTABテープに形成されている補強用絶縁性フ
ィルムの一部は半導体パッケージの実装面の補強材とし
て残される。したがって、TABテープ切断後においても
実装面の強度、平坦性は保たれ、樹脂封止等による補強
をしなくとも、平坦な半導体パッケージを得ることがで
きる。
ージの外形サイズとなるようにTABテープの切断を行
う。ここでTABテープに形成されている補強用絶縁性フ
ィルムの一部は半導体パッケージの実装面の補強材とし
て残される。したがって、TABテープ切断後においても
実装面の強度、平坦性は保たれ、樹脂封止等による補強
をしなくとも、平坦な半導体パッケージを得ることがで
きる。
【００３２】
（実施例１）補強用絶縁性テープとして幅３５ｍｍ、厚
さ５０μｍのポリイミドフィルム（東レ株式会社製 商
品名 東レフィルムキャリアテープ）を用い、まず、補
強用絶縁性テープをプレス加工し、補強用絶縁性フィル
ムの両端部にスプロケットホールを設け、デバイスホー
ルとして、半導体チップが搭載される位置に7.6mm角の
開口部を設けた。この際、両端部に設けたスプロケット
ホールの各内面間の距離は３０ｍｍとした。
さ５０μｍのポリイミドフィルム（東レ株式会社製 商
品名 東レフィルムキャリアテープ）を用い、まず、補
強用絶縁性テープをプレス加工し、補強用絶縁性フィル
ムの両端部にスプロケットホールを設け、デバイスホー
ルとして、半導体チップが搭載される位置に7.6mm角の
開口部を設けた。この際、両端部に設けたスプロケット
ホールの各内面間の距離は３０ｍｍとした。
【００３３】次に厚さ１８μｍのＣｕ箔と厚さ２０μｍ
のポリイミドフィルム（三井東圧化学株式会社製 商品
名 ネオフレックス）を貼り合わせた、幅が３０ｍｍの
ＴＡＢテープ用フィルムのポリイミドフィルム面に熱可
塑性接着材を塗布し、補強用絶縁性フィルムの両端部の
スプロケットホールの内側にラミネート加工して接着し
た。このＴＡＢ用テープを従来のフォトリソグラフ工
程、エッチング工程、メッキ工程に投入し、Cu箔を配線
幅が４０μｍ、配線ピッチが８０μｍ、に加工した。
のポリイミドフィルム（三井東圧化学株式会社製 商品
名 ネオフレックス）を貼り合わせた、幅が３０ｍｍの
ＴＡＢテープ用フィルムのポリイミドフィルム面に熱可
塑性接着材を塗布し、補強用絶縁性フィルムの両端部の
スプロケットホールの内側にラミネート加工して接着し
た。このＴＡＢ用テープを従来のフォトリソグラフ工
程、エッチング工程、メッキ工程に投入し、Cu箔を配線
幅が４０μｍ、配線ピッチが８０μｍ、に加工した。
【００３４】次に接着材層およびポリイミドフィルム層
に半導体チップの電極パッド配置に合わせてレーザー加
工により貫通孔を形成した。
に半導体チップの電極パッド配置に合わせてレーザー加
工により貫通孔を形成した。
【００３５】次に電解メッキにより貫通孔内部にＣｕに
よる導通路を形成後、引き続きメッキし、貫通孔の開放
部にCuのバンプを形成した。さらにＣｕバンプ上にAuメ
ッキを施し、Cu配線層側の表面には半田レジストとして
ポリイミドコートを形成し、本発明のTABテープが得ら
れた。
よる導通路を形成後、引き続きメッキし、貫通孔の開放
部にCuのバンプを形成した。さらにＣｕバンプ上にAuメ
ッキを施し、Cu配線層側の表面には半田レジストとして
ポリイミドコートを形成し、本発明のTABテープが得ら
れた。
【００３６】次に、上記のＴＡＢテープを使用し、半導
体チップに外形7.4mm角のSiチップで、表面にAl電極が
形成されたもの（電極パッド数188）を使用しエリアア
レイ半導体パッケージを作成した。
体チップに外形7.4mm角のSiチップで、表面にAl電極が
形成されたもの（電極パッド数188）を使用しエリアア
レイ半導体パッケージを作成した。
【００３７】先ず、半導体チップの電極パッドとTABテ
ープの突起電極の位置合わせを行ない、シングルポイン
トボンダ（Hughes社製 形式2460II）を用いて、両者の
電気的接続を行なった。接合条件はステージ温度300
℃、荷重160gf/cm2、超音波振幅160μinch、圧着時間50
msecとした。
ープの突起電極の位置合わせを行ない、シングルポイン
トボンダ（Hughes社製 形式2460II）を用いて、両者の
電気的接続を行なった。接合条件はステージ温度300
℃、荷重160gf/cm2、超音波振幅160μinch、圧着時間50
msecとした。
【００３８】次に、フリップチップボンダ（澁谷工業製
DB100）を用いて、TABテープと半導体チップの接着、及
び電気的接合部の封止を行なった。条件はステージ温度
300℃、ツール温度300℃、荷重10kgf/cm2、圧着時間30s
ecとした。
DB100）を用いて、TABテープと半導体チップの接着、及
び電気的接合部の封止を行なった。条件はステージ温度
300℃、ツール温度300℃、荷重10kgf/cm2、圧着時間30s
ecとした。
【００３９】次に、直径0.2mmの半田ボールを外部パッ
ドにマウントし、外部電極を形成した。半田ボールのマ
ウント方法は、先ず、半田ボールを所定の配列となるよ
うに整列治具により整列させ、その後フラックスを塗布
した半導体パッケージを押しつけ、半田ボールを転写す
る方法で行なった。このときの条件は荷重5gf/bump、時
間30sec、フラックスはロジン系のものを使用した。ま
た、ボールマウント後のリフローは220℃、1minで行な
った。その結果、半田ボールの位置ずれ等はなく良好な
半田ボール形成ができた。
ドにマウントし、外部電極を形成した。半田ボールのマ
ウント方法は、先ず、半田ボールを所定の配列となるよ
うに整列治具により整列させ、その後フラックスを塗布
した半導体パッケージを押しつけ、半田ボールを転写す
る方法で行なった。このときの条件は荷重5gf/bump、時
間30sec、フラックスはロジン系のものを使用した。ま
た、ボールマウント後のリフローは220℃、1minで行な
った。その結果、半田ボールの位置ずれ等はなく良好な
半田ボール形成ができた。
【００４０】最後に打ち抜きによりTABテープの切断を
行ない、個片の半導体パッケージに分離した。このとき
の打ち抜きサイズは10mm角とし、半導体チップの外形サ
イズより2.6mm大きくなるようにした。
行ない、個片の半導体パッケージに分離した。このとき
の打ち抜きサイズは10mm角とし、半導体チップの外形サ
イズより2.6mm大きくなるようにした。
【００４１】以上の工程により得られた半導体パッケー
ジについて、補強用ポリイミドフィルムの厚さを50、7
5、125μｍとしたときの実装面の高さのばらつきの測定
を行なった。
ジについて、補強用ポリイミドフィルムの厚さを50、7
5、125μｍとしたときの実装面の高さのばらつきの測定
を行なった。
【００４２】その結果テープ補強材の厚さによらず実装
面の高さのばらつきは全て50μｍ以下であり、良好な平
坦性が得られた。また、完成した半導体パッケージをプ
リント基板に実装した後にも特に問題は発生しなかっ
た。
面の高さのばらつきは全て50μｍ以下であり、良好な平
坦性が得られた。また、完成した半導体パッケージをプ
リント基板に実装した後にも特に問題は発生しなかっ
た。
【００４３】（実施例２）補強用ポリイミドフィルムの
開口部のサイズを半導体チップより0.6mm大きい8.0mm角
とした以外は実施例１と同様の方法により半導体パッケ
ージの組立を行なった。
開口部のサイズを半導体チップより0.6mm大きい8.0mm角
とした以外は実施例１と同様の方法により半導体パッケ
ージの組立を行なった。
【００４４】得られた半導体パッケージについて、補強
用ポリイミドフィルムの厚さを50、75、125μｍとした
ときの実装面の高さのばらつきの測定を行なった。その
結果テープ補強材の厚さによらず実装面の高さのばらつ
きは全て50μｍ以下であり、良好な平坦性が得られた。
また、完成した半導体パッケージをプリント基板に実装
した後にも特に問題は発生しなかった。
用ポリイミドフィルムの厚さを50、75、125μｍとした
ときの実装面の高さのばらつきの測定を行なった。その
結果テープ補強材の厚さによらず実装面の高さのばらつ
きは全て50μｍ以下であり、良好な平坦性が得られた。
また、完成した半導体パッケージをプリント基板に実装
した後にも特に問題は発生しなかった。
【００４５】（実施例３）補強用ポリイミドフィルムの
開口部のサイズを半導体チップより1.0mm大きい8.4mm角
とした以外は実施例２と同様の方法により半導体パッケ
ージの組立を行なった。
開口部のサイズを半導体チップより1.0mm大きい8.4mm角
とした以外は実施例２と同様の方法により半導体パッケ
ージの組立を行なった。
【００４６】得られた半導体パッケージについて、補強
用ポリイミドフィルムの厚さを50、75、125μｍとした
ときの実装面の高さのばらつきの測定を行なった。その
結果テープ補強材の厚さによらず実装面の高さのばらつ
きは全て50μｍ以下であり、良好な平坦性が得られた。
また、完成した半導体パッケージをプリント基板に実装
した後にも特に問題は発生しなかった。
用ポリイミドフィルムの厚さを50、75、125μｍとした
ときの実装面の高さのばらつきの測定を行なった。その
結果テープ補強材の厚さによらず実装面の高さのばらつ
きは全て50μｍ以下であり、良好な平坦性が得られた。
また、完成した半導体パッケージをプリント基板に実装
した後にも特に問題は発生しなかった。
【００４７】
【発明の効果】上記の結果から本発明のＴＡＢ用テープ
により、絶縁性の封止樹脂を使わずに半導体チップと配
線層の接合部の封止ができた、また、半導体チップの周
囲に補強用ポリイミドフィルムを配置させることによ
り、従来必要であった実装面の補強、平坦化工程を行な
わずに実装面の平坦性の確保が可能となった。そのた
め、エリアアレイ半導体パッケージの組立工程において
は工程が簡略化され、低コスト化も可能となった。
により、絶縁性の封止樹脂を使わずに半導体チップと配
線層の接合部の封止ができた、また、半導体チップの周
囲に補強用ポリイミドフィルムを配置させることによ
り、従来必要であった実装面の補強、平坦化工程を行な
わずに実装面の平坦性の確保が可能となった。そのた
め、エリアアレイ半導体パッケージの組立工程において
は工程が簡略化され、低コスト化も可能となった。
【００４８】また、本発明の補強用ポリイミドフィルム
を半導体パッケージの平坦化に用いる場合従来の半導体
チップと配線層をバンプを介して電気的接続を行う方法
においても金属板等による補強は必要なくなるは当然で
ある。
を半導体パッケージの平坦化に用いる場合従来の半導体
チップと配線層をバンプを介して電気的接続を行う方法
においても金属板等による補強は必要なくなるは当然で
ある。
【図１】 本発明のＴＡＢテープを製造する工程を概念
的に示した図
的に示した図
【図２】 本発明のＴＡＢテープを用いた半導体パッケ
ージの製造工程図であり（ａ）は半導体チップの電極パ
ッドと突起電極の電気的接続状態図であり、（ｂ）は半
導体チップを接着材層に圧着した図であり、（ｃ）外部
電極を搭載した図であり、（ｄ）は完成した半導体パッ
ケージの側断面図である。
ージの製造工程図であり（ａ）は半導体チップの電極パ
ッドと突起電極の電気的接続状態図であり、（ｂ）は半
導体チップを接着材層に圧着した図であり、（ｃ）外部
電極を搭載した図であり、（ｄ）は完成した半導体パッ
ケージの側断面図である。
【図３】 従来のＴＡＢテープの側断面図
【図４】 従来のＴＡＢテープを用いた、半導体パッケ
ージの側断面図
ージの側断面図
１…補強用絶縁性フィルム ２…スプロケットホール ３…デバイスホール ４…導電層 ５…絶縁性フィルム ６…接着材層 ７…絶縁性フィルムの両端 ８…スプロケットホールの内側 ９…レジスト １０…配線層 １１…貫通孔 １２…導通路 １３…突起電極 １４…外部パッド １５…半田レジスト １６…半導体チップ １７…電極パッド １８…外部電極 １９…封止樹脂 ２０…バンプ電極 ２１…チップ搭載部
Claims (6)
- 【請求項１】 絶縁性フィルムの片面に設けられた配線
層と、絶縁性フィルムの配線層の反対面に設けられた接
着材層と、厚み方向に任意の数の貫通孔が設けられ、該
貫通孔に導電性物質が充填された絶縁性フィルムと、貫
通孔の接着材層表面側開口部に形成された導電性突起電
極と、配線層上に外部電極形成パターンを形成した半田
レジストを設け、、該接着材層上に設けられた補強用絶
縁性フィルムから構成され、補強用絶縁性フィルムの両
端部にスプロケットホールが設けられ、両スプロケット
ホールの間にデバイスホールが設けられていることを特
徴とするＴＡＢテープ。 - 【請求項２】 補強用絶縁テープとしてポリイミドフィ
ルムを用いることを特徴とする請求項１記載のＴＡＢテ
ープ。 - 【請求項３】 ポリイミドフィルムの厚さが５０〜１２
５μｍである請求項２記載のＴＡＢテープ。 - 【請求項４】 接着材層にポリイミド系接着材などの熱
可塑性の接着材を用いることを特徴とする請求項１〜３
記載のいずれかのTABテープ。 - 【請求項５】 補強用絶縁性フイルムの両端部にスプロ
ケットホールと、両スプロケットホールの間にデバイス
ホールを形成した後、導電層が設けられた絶縁性フィル
ムの導電層の反対面に接着材層を形成し、該接着材層上
に、補強用絶縁性フィルムを両スプロケットホールが外
側になるよう接着してＴＡＢ用テープを形成し、その
後、ＴＡＢ用テープの導電層表面にレジストを塗布し、
露光し、現像して配線パターン形成用のレジストパター
ンを形成し、露出した導電層をエッチングして配線層を
形成し、その後、該レジストを剥離し、該絶縁性フィル
ムに半導体チップの電極パッドと対応した位置に合わせ
て貫通孔を形成し、その後、貫通孔に導電性物質による
導通路を形成し、次に貫通孔の絶縁性フィルム側開口部
に突起電極を形成し、突起電極にメッキし、配線層上に
半田レジストによって外部パッドを形成し、さらに必要
であれば、外部パッド上にメッキすることを特徴とする
TABテープの製造方法。 - 【請求項６】 請求項１〜４のいずれか一項に記載のフ
ィルムキャリアのデバイスホール内に半導体チップが収
容され、該半導体チップの電極パッドがTABテープのバ
ンプ上金属突出物に電気的に導通され、かつ半導体チッ
プの電極パッド形成面が接着材層で封止され、補強用絶
縁テープが半導体チップの周囲に配置されていることを
特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9164794A JPH1116955A (ja) | 1997-06-20 | 1997-06-20 | Ｔａｂ用テープおよびその製造方法、ならびにｔａｂテープを用いた半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9164794A JPH1116955A (ja) | 1997-06-20 | 1997-06-20 | Ｔａｂ用テープおよびその製造方法、ならびにｔａｂテープを用いた半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116955A true JPH1116955A (ja) | 1999-01-22 |
Family
ID=15800071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164794A Pending JPH1116955A (ja) | 1997-06-20 | 1997-06-20 | Ｔａｂ用テープおよびその製造方法、ならびにｔａｂテープを用いた半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027305A (ja) * | 2005-07-14 | 2007-02-01 | Shindo Denshi Kogyo Kk | 半導体装置、およびその製造方法 |
-
1997
- 1997-06-20 JP JP9164794A patent/JPH1116955A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027305A (ja) * | 2005-07-14 | 2007-02-01 | Shindo Denshi Kogyo Kk | 半導体装置、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP2748768B2 (ja) | 薄膜多層配線基板およびその製造方法 | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| US6297553B1 (en) | Semiconductor device and process for producing the same | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US20030137057A1 (en) | Flip chip type semiconductor device and method of manufacturing the same | |
| WO2001018864A1 (fr) | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique | |
| JPH08102474A (ja) | 半導体装置及びその製造方法 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JPH0888245A (ja) | 半導体装置 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20070068268A (ko) | 배선 기판의 제조 방법 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| US6320250B1 (en) | Semiconductor package and process for manufacturing the same | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JPH1116955A (ja) | Ｔａｂ用テープおよびその製造方法、ならびにｔａｂテープを用いた半導体パッケージ | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JP2002261194A (ja) | 半導体装置 |