JP2823667B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JP2823667B2 JP2823667B2 JP2203974A JP20397490A JP2823667B2 JP 2823667 B2 JP2823667 B2 JP 2823667B2 JP 2203974 A JP2203974 A JP 2203974A JP 20397490 A JP20397490 A JP 20397490A JP 2823667 B2 JP2823667 B2 JP 2823667B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- flexible circuit
- adhesive
- chip
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、フレキシブル回路基板（FPC）上に、半導
体素子（IC）を異方性導電接着剤を介して実装する半導
体素子の実装方法に関するものである。
体素子（IC）を異方性導電接着剤を介して実装する半導
体素子の実装方法に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば特開昭
62−244142号に記載されるようなものがあった。
62−244142号に記載されるようなものがあった。
第４図はかかる従来の半導体素子の実装断面図であ
る。
る。
この図に示すように、１はICチップとの電気的接続を
とるための導体２が形成されたフレキシブル回路基板、
３はICチップとフレキシブル回路基板１とを固定接着す
るための接着剤、４はICチップと導体２との電気的接続
に寄与し、接着剤中に含まれるニッケルや半田からなる
導電性フィラーであり、ここで、接着剤３と導電性フィ
ラー４とで、異方性導電接着剤５を構成している。６は
ICチップ、７はICチップ６上に形成されたAl電極、８は
Al電極７上に形成されたAuバンプ、９はICチップ上の回
路配線を、例えば湿度等から保護すると共に、外部との
電気的接触を防ぐための絶縁層である。
とるための導体２が形成されたフレキシブル回路基板、
３はICチップとフレキシブル回路基板１とを固定接着す
るための接着剤、４はICチップと導体２との電気的接続
に寄与し、接着剤中に含まれるニッケルや半田からなる
導電性フィラーであり、ここで、接着剤３と導電性フィ
ラー４とで、異方性導電接着剤５を構成している。６は
ICチップ、７はICチップ６上に形成されたAl電極、８は
Al電極７上に形成されたAuバンプ、９はICチップ上の回
路配線を、例えば湿度等から保護すると共に、外部との
電気的接触を防ぐための絶縁層である。
以上のような半導体素子の実装工程を第５図を参照し
ながら説明する。
ながら説明する。
まず、第５図（ａ）に示すように、導体２が形成され
たフレキシブル回路基板１上に接着剤３と導電性フィラ
ー４からなる異方性導電接着剤５を付着させる。即ち、
予め所定の分散量で分散された導電性フィラー４を含ん
だ異方性導電接着剤５をフレキシブル回路基板１上で仮
接着させる。
たフレキシブル回路基板１上に接着剤３と導電性フィラ
ー４からなる異方性導電接着剤５を付着させる。即ち、
予め所定の分散量で分散された導電性フィラー４を含ん
だ異方性導電接着剤５をフレキシブル回路基板１上で仮
接着させる。
次に、第５図（ｂ）に示すように、フレキシブル回路
基板１上へAuバンプ８が形成されたICチップ６の位置合
わせを行う。
基板１上へAuバンプ８が形成されたICチップ６の位置合
わせを行う。
最後に、第５図（ｃ）に示すように、ICチップ６をフ
レキシブル回路基板１上へツールにて圧接する。この圧
接により、フレキシブル回路基板の導体２と、ICチップ
６のAuバンプ８の間に挾まれた導電性フィラー４は、圧
接により電極間で変形する。この時、各電極と導電性フ
ィラー４間に存在した接着剤は押し出され、電気的接続
が完了する。引続き、接着剤を硬化させるため、例え
ば、熱硬化性接着剤の場合は加熱を、紫外線硬化接着剤
の場合は紫外線照射を行う等、接着剤の特性に合った方
法で硬化させる。接着剤の硬化により、導電性フィラー
４による電気的接続が維持され工程が完了する。
レキシブル回路基板１上へツールにて圧接する。この圧
接により、フレキシブル回路基板の導体２と、ICチップ
６のAuバンプ８の間に挾まれた導電性フィラー４は、圧
接により電極間で変形する。この時、各電極と導電性フ
ィラー４間に存在した接着剤は押し出され、電気的接続
が完了する。引続き、接着剤を硬化させるため、例え
ば、熱硬化性接着剤の場合は加熱を、紫外線硬化接着剤
の場合は紫外線照射を行う等、接着剤の特性に合った方
法で硬化させる。接着剤の硬化により、導電性フィラー
４による電気的接続が維持され工程が完了する。
なお、電極間以外に存在する導電性フィラー４は、接
着剤中に浮遊したままの状態で接着剤が硬化され、隣接
フィラー間の電気的導電性はない。
着剤中に浮遊したままの状態で接着剤が硬化され、隣接
フィラー間の電気的導電性はない。
（発明が解決しようとする課題） しかしながら、第６図に示すように、フレキシブル回
路基板１の曲げ等の変形により、接続部に引き剥がす力
10が働くという問題があった。
路基板１の曲げ等の変形により、接続部に引き剥がす力
10が働くという問題があった。
また、この引き剥がし応力は、ICチップ６が大きい
程、かつ、接着剤のはみ出し11が少ないもの程大きく、
ICチップ６のサイズが大きくなっている今日、重要な問
題となっている。
程、かつ、接着剤のはみ出し11が少ないもの程大きく、
ICチップ６のサイズが大きくなっている今日、重要な問
題となっている。
本発明は、フレキシブル回路基板の変形により、発生
する電気的接続不良をなくすため、半導体素子が搭載さ
れたフレキシブル回路基板の裏面部に裏打ち基板を裏打
ちすることにより、電気的接続不良のない半導体素子の
実装方法を提供することを目的とする。
する電気的接続不良をなくすため、半導体素子が搭載さ
れたフレキシブル回路基板の裏面部に裏打ち基板を裏打
ちすることにより、電気的接続不良のない半導体素子の
実装方法を提供することを目的とする。
（課題を解決するための手段） 本発明は、上記目的を達成するために、フレキシブル
回路基板への異方性導電接着剤を介した半導体素子の実
装方法において、フレキシブル回路基板の表面には異方
性導電接着剤を付着させる工程と、該フレキシブル回路
基板の裏面には接着剤を付着させる工程と、該フレキシ
ブル回路基板上へ半導体素子を位置合わせし、一方、裏
打ち基板をパンチングした後、裏打ち基板の固着と半導
体素子のボンディングをほぼ同時に行う工程を施すよう
にしたものである。
回路基板への異方性導電接着剤を介した半導体素子の実
装方法において、フレキシブル回路基板の表面には異方
性導電接着剤を付着させる工程と、該フレキシブル回路
基板の裏面には接着剤を付着させる工程と、該フレキシ
ブル回路基板上へ半導体素子を位置合わせし、一方、裏
打ち基板をパンチングした後、裏打ち基板の固着と半導
体素子のボンディングをほぼ同時に行う工程を施すよう
にしたものである。
（作用） 本発明によれば、上記のように構成したもので、異方
性導電接着剤を用いた半導体素子の実装方法において、
フレキシブル回路基板の裏面にフレキシブル回路基板よ
り曲がらない裏打ち基板を裏打ちすることにより、電気
的接続部の不良をなくすことができる。また、基板の裏
打ちと半導体素子の実装をほぼ同時に行うことにより、
工程の簡略化を図ることができる。
性導電接着剤を用いた半導体素子の実装方法において、
フレキシブル回路基板の裏面にフレキシブル回路基板よ
り曲がらない裏打ち基板を裏打ちすることにより、電気
的接続部の不良をなくすことができる。また、基板の裏
打ちと半導体素子の実装をほぼ同時に行うことにより、
工程の簡略化を図ることができる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示す半導体素子の実装断面
図である。
図である。
この図に示すように、フレキシブル回路基板21上に導
体22が配設されている。その導体22は銅等の金属からな
り、接合部には酸化防止のため、金等の貴金属膜が表面
に被着されている。また、接合部以外の導体には、レジ
スト層25が形成されている。
体22が配設されている。その導体22は銅等の金属からな
り、接合部には酸化防止のため、金等の貴金属膜が表面
に被着されている。また、接合部以外の導体には、レジ
スト層25が形成されている。
次に、ICチップ23の実装部の裏面には、フレキシブル
回路基板より曲がらない、例えば、ガラスエポキシ等の
材料からなる裏打ち基板30を接着剤29を介して接着す
る。この時、裏打ち基板30は、ICチップ23と同じ大きさ
か、やや大きめの基板を用いることが望ましい。
回路基板より曲がらない、例えば、ガラスエポキシ等の
材料からなる裏打ち基板30を接着剤29を介して接着す
る。この時、裏打ち基板30は、ICチップ23と同じ大きさ
か、やや大きめの基板を用いることが望ましい。
一方、接続するICチップ23は、その接続端子部分に金
等の金属よりなるバンプ電極24が形成されている。ただ
し、バンプ電極24は必ずしも形成されるとは限らず、場
合によっては、ICチップ23の電極がそのまま用いられる
こともある。なお、図１において、26は接着剤、27は導
電性フィラー、28は異方性導電接着剤である。
等の金属よりなるバンプ電極24が形成されている。ただ
し、バンプ電極24は必ずしも形成されるとは限らず、場
合によっては、ICチップ23の電極がそのまま用いられる
こともある。なお、図１において、26は接着剤、27は導
電性フィラー、28は異方性導電接着剤である。
次に、このようなICチップ23とフレキシブル回路基板
21と裏打ち基板30との各々を実装及び装着する場合の概
略フローチャートを第２図に、その実装工程を第３図に
示し、その工程を順次説明する。
21と裏打ち基板30との各々を実装及び装着する場合の概
略フローチャートを第２図に、その実装工程を第３図に
示し、その工程を順次説明する。
ここで、異方性導電接着剤28は、電気導電性を付与す
るためのニッケルや半田等の金属よりなる導電性フィラ
ー27を含有している。
るためのニッケルや半田等の金属よりなる導電性フィラ
ー27を含有している。
まず、第３図（ａ）に示すように、異方性導電接着剤
28を、例えばペースト状の物は印刷法で、フィルム状の
物は加熱圧接といったように供給状態にあった方法に
て、フレキシブル回路基板21上に付着させる。一方では
ICチップ23の実装部の裏側に接着剤29を付着させる。こ
のフレキシブル回路基板21をダイス32上に配置する。こ
の時、裏打ち基板30は裏打ち基板搬送テーブル34上に載
置されている。
28を、例えばペースト状の物は印刷法で、フィルム状の
物は加熱圧接といったように供給状態にあった方法に
て、フレキシブル回路基板21上に付着させる。一方では
ICチップ23の実装部の裏側に接着剤29を付着させる。こ
のフレキシブル回路基板21をダイス32上に配置する。こ
の時、裏打ち基板30は裏打ち基板搬送テーブル34上に載
置されている。
次に、第３図（ｂ）に示すように、ICチップ23とフレ
キシブル回路基板21を周知の方法でフェースダウンで位
置合わせし、また、ダイス32と裏打ち基板搬送テーブル
34で裏打ち基板30を挟み固定する。
キシブル回路基板21を周知の方法でフェースダウンで位
置合わせし、また、ダイス32と裏打ち基板搬送テーブル
34で裏打ち基板30を挟み固定する。
次に、第３図（ｃ）に示すように、パンチ33により裏
打ち基板30を打ち抜き、フレキシブル回路基板21の裏面
に接着剤29を介し固着する。
打ち基板30を打ち抜き、フレキシブル回路基板21の裏面
に接着剤29を介し固着する。
次いで、第３図（ｄ）に示すように、これとほぼ同時
にICチップ23も加熱機構の付いたボンディングツール31
によって、ICチップ23の裏面より熱圧着する。この時、
フレキシブル回路基板21に裏打ち基板30を固着する際、
加熱を要する場合には、パンチ33に加熱機構を設けるこ
とは可能である。
にICチップ23も加熱機構の付いたボンディングツール31
によって、ICチップ23の裏面より熱圧着する。この時、
フレキシブル回路基板21に裏打ち基板30を固着する際、
加熱を要する場合には、パンチ33に加熱機構を設けるこ
とは可能である。
その後、第３図（ｅ）に示すように、ボンディングツ
ール31、ダイス32、パンチ33がそれぞれの状態を解除
し、ICチップ23側では、ICチップ23とフレキシブル回路
基板21との異方性導電接着剤28を介した電気的接続並び
に固定がなされ、フレキシブル回路基板21裏面では裏打
ち基板30の固着によりICチップ23の実装部の補強が同時
になされる。
ール31、ダイス32、パンチ33がそれぞれの状態を解除
し、ICチップ23側では、ICチップ23とフレキシブル回路
基板21との異方性導電接着剤28を介した電気的接続並び
に固定がなされ、フレキシブル回路基板21裏面では裏打
ち基板30の固着によりICチップ23の実装部の補強が同時
になされる。
このような具体的な工程により、ICチップの実装を行
うことができる。
うことができる。
これを第２図に示す概略フローについて説明すると、
次のようである。
次のようである。
（１）フレキシブル回路基板の表面には異方性導電接着
剤を、そのフレキシブル回路基板の裏面には接着剤をそ
れぞれ付着させる（ステップ）。
剤を、そのフレキシブル回路基板の裏面には接着剤をそ
れぞれ付着させる（ステップ）。
（２）そのフレキシブル回路基板上へICチップをアライ
メント（ステップ）し、一方、裏打ち基板をパンチン
グ（ステップ）した後、裏打ち基板の固着とICチップ
のボンディングをほぼ同時に行う（ステップ）。
メント（ステップ）し、一方、裏打ち基板をパンチン
グ（ステップ）した後、裏打ち基板の固着とICチップ
のボンディングをほぼ同時に行う（ステップ）。
（３）各機構の解除を行い、実装を完了する（ステップ
）。
）。
なお、上記実施例においては、基板としては、フレキ
シブル回路基板について説明したが、硬質回路基板にお
いても、その厚さが薄い場合には曲がりを生じやすくな
るので、本発明が適用できることは言うまでもない。
シブル回路基板について説明したが、硬質回路基板にお
いても、その厚さが薄い場合には曲がりを生じやすくな
るので、本発明が適用できることは言うまでもない。
また、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、説明したように、本発明によれば、次のような
効果を奏することができる。
効果を奏することができる。
異方性導電接着剤を用いた半導体素子の実装方法にお
いて、フレキシブル回路基板の裏面にフレキシブル回路
基板より曲がらない基板を裏打ちすることにより、電気
的接続部の導通不良をなくすことができ、基板の裏打ち
と、ICチップの実装をほぼ同時に行うことにより、工程
の簡略化を図ることができる。
いて、フレキシブル回路基板の裏面にフレキシブル回路
基板より曲がらない基板を裏打ちすることにより、電気
的接続部の導通不良をなくすことができ、基板の裏打ち
と、ICチップの実装をほぼ同時に行うことにより、工程
の簡略化を図ることができる。
第１図は本発明の実施例を示す半導体素子の実装断面
図、第２図は本発明の実施例を示す半導体素子の実装工
程概略フローチャート、第３図は本発明の実施例を示す
半導体素子の実装工程断面図、第４図は従来の半導体素
子の実装断面図、第５図は従来の半導体素子の実装工程
断面図、第６図は従来技術の問題点を示す説明図であ
る。 21……フレキシブル回路基板、22……導体、23……ICチ
ップ、24……バンプ電極、25……レジスト層、26,29…
…接着剤、27……導電性フィラー、28……異方性導電接
着剤、30……裏打ち基板、31……ボンディングツール、
32……ダイス、33……パンチ、34……裏打ち基板搬送テ
ーブル。
図、第２図は本発明の実施例を示す半導体素子の実装工
程概略フローチャート、第３図は本発明の実施例を示す
半導体素子の実装工程断面図、第４図は従来の半導体素
子の実装断面図、第５図は従来の半導体素子の実装工程
断面図、第６図は従来技術の問題点を示す説明図であ
る。 21……フレキシブル回路基板、22……導体、23……ICチ
ップ、24……バンプ電極、25……レジスト層、26,29…
…接着剤、27……導電性フィラー、28……異方性導電接
着剤、30……裏打ち基板、31……ボンディングツール、
32……ダイス、33……パンチ、34……裏打ち基板搬送テ
ーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒尾 義範 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭64−23543（ＪＰ，Ａ) 特開 平４−74447（ＪＰ，Ａ) 実開 昭62−126836（ＪＰ，Ｕ) 実開 昭62−32550（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (1)
- 【請求項１】フレキシブル回路基板への異方性導電接着
剤を介した半導体素子の実装方法において、 （ａ）フレキシブル回路基板の表面には異方性導電接着
剤を付着させる工程と、 （ｂ）該フレキシブル回路基板の裏面には接着剤を付着
させる工程と、 （ｃ）該フレキシブル回路基板上へ半導体素子を位置合
わせし、一方、裏打ち基板をパンチングした後、裏打ち
基板の固着と半導体素子のボンディングをほぼ同時に行
う工程を施すことを特徴とする半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203974A JP2823667B2 (ja) | 1990-08-02 | 1990-08-02 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203974A JP2823667B2 (ja) | 1990-08-02 | 1990-08-02 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0491447A JPH0491447A (ja) | 1992-03-24 |
| JP2823667B2 true JP2823667B2 (ja) | 1998-11-11 |
Family
ID=16482710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203974A Expired - Fee Related JP2823667B2 (ja) | 1990-08-02 | 1990-08-02 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823667B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3435403B2 (ja) * | 1998-01-20 | 2003-08-11 | シチズン時計株式会社 | 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法 |
| JP4540216B2 (ja) * | 2000-11-22 | 2010-09-08 | 京セラ株式会社 | 半導体モジュールの製造方法 |
| KR101949632B1 (ko) * | 2015-03-26 | 2019-02-18 | 데쿠세리아루즈 가부시키가이샤 | 가요성 실장 모듈체의 제조 방법 |
-
1990
- 1990-08-02 JP JP2203974A patent/JP2823667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0491447A (ja) | 1992-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065549B2 (ja) | 半導体チップ部品の実装方法 | |
| US6729888B2 (en) | Connecting structure, electro-optical device, and electronic apparatus | |
| US6147311A (en) | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same | |
| WO1998030073A1 (en) | Method and device for mounting electronic component on circuit board | |
| JP2004281460A (ja) | 補強板貼り付け装置および貼り付け方法 | |
| JPH0927516A (ja) | 電子部品の接続構造 | |
| JP3916405B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
| JP2001326879A (ja) | ディスプレイドライバモジュールおよびその製造方法 | |
| JP2823667B2 (ja) | 半導体素子の実装方法 | |
| EP1148540A2 (en) | Method and device for attaching a semiconductor chip to a chip carrier | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JPH0628121B2 (ja) | 異方導電フイルム | |
| JP3891743B2 (ja) | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
| JPH11103158A (ja) | プリント配線板へのフリップチップ実装方法および実装構造 | |
| US20070159341A1 (en) | Packaging structure for radio frequency identification devices | |
| JPH09148378A (ja) | Ｉｃカード用ｉｃモジュールとその製造方法および当該ｉｃモジュールを使用したｉｃカード | |
| JP2000067200A (ja) | Ｉｃカード | |
| JP2008235656A (ja) | 回路基板の実装体 | |
| JP3012753B2 (ja) | Ｔａｂパッケージとその接続方法 | |
| JP2000155822A (ja) | 非接触型ｉｃカード | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP3829649B2 (ja) | フリップチップ実装方法 | |
| JPS63299242A (ja) | 半導体装置の接続方法 | |
| JPS6150394A (ja) | 実装体 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070904 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |