KR101102369B1 - 도전돌기의 접합구조 및 접합방법 - Google Patents

도전돌기의 접합구조 및 접합방법 Download PDF

Info

Publication number
KR101102369B1
KR101102369B1 KR1020040018085A KR20040018085A KR101102369B1 KR 101102369 B1 KR101102369 B1 KR 101102369B1 KR 1020040018085 A KR1020040018085 A KR 1020040018085A KR 20040018085 A KR20040018085 A KR 20040018085A KR 101102369 B1 KR101102369 B1 KR 101102369B1
Authority
KR
South Korea
Prior art keywords
resin material
conductive
conductor
insulating layer
joining
Prior art date
Application number
KR1020040018085A
Other languages
English (en)
Other versions
KR20040082956A (ko
Inventor
오루이켄
진노히로코
니시타니유지
아사미히로시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20040082956A publication Critical patent/KR20040082956A/ko
Application granted granted Critical
Publication of KR101102369B1 publication Critical patent/KR101102369B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 보강용 수지재의 경화수축에 따른 휘어짐의 발생을 억제하도록 공급량을 억제하면서 필요로 하는 보강강도가 얻어지도록 한 도전돌기의 접합구조 및 접합방법을 제공하는데 있다. 절연층 1과 절연층 4로 구성된 절연층의 표면과 같은 면으로 된 도체부 2a, 2b 중 도체부 2a의 표면에, 도전돌기(8)가 그 밑동아리부를 필릿형 수지재(6b)로 둘러싸여 접합되어 있다. 수지재(6b)는 미경화의 상태에서 도전돌기(8)와 도체부(2a)의 접합을 보조하는 활성제를 함유하고, 가열용융되어 도전돌기(8)의 밑동아리부로 필릿형으로 도포되어 올라간다. 도체부(2a) 이외에 있는 수지재(6a)는 자외선의 조사를 받아 경화된다.
도전돌기, 접합구조, 보강강도, 수지재, 도체부, 자외선

Description

도전돌기의 접합구조 및 접합방법{JUNCTION STRUCTURE OF CONDUCTIVE PROJECTION AND JUNCTION METHOD THEREOF}
도 1은 본 발명의 제 1 실시형태에 의한 도전돌기 접합방법의 공정 단면도,
도 2는 도 1에 계속되는 공정 단면도,
도 3은 도 2에 계속되는 공정 단면도,
도 4는 도 3에 계속되는 공정 단면도,
도 5는 실시예 1의 도전돌기 접합부의 확대사시도,
도 6은 비교예 1의 도전돌기 접합부의 확대사시도,
도 7은 제 2 실시형태에 의한 도전돌기 접합방법의 공정 단면도,
도 8은 도 7에 계속되는 공정 단면도,
도 9는 제 3 실시형태에 의한 도전돌기 접합방법의 공정 단면도,
도 10은 변형예에 의한 기판표면 평탄화공정 단면도,
도 11은 다른 변형예에 의한 기판표면 평탄화공정 단면도,
도 12는 비교예 1의 도전돌기 접합부의 확대단면도,
도 13은 비교예 2의 도전돌기 접합부의 확대단면도,
도 14는 비교예 3의 도전돌기 접합부의 확대단면도,
도 15는 도전돌기의 구성의 일례를 나타낸 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
1: 절연층 2a, 2b, 3, 12, 34: 도체부
4, 11, 14, 32, 33, 41: 절연층
5: 반도체 베어 칩 6: 수지재(미경화)
6a: 수지재(경화) 6b, 16: 필릿
8, 18, 48: 도전돌기 9: 땜납레지스트
10: 반도체부품 30: 반도체 웨이퍼
30a: 전극부 40: 전사지지체
48a: 코어부 48b, 48c: 표층부
본 발명은, 예를 들면 반도체부품을 마더보드 등의 배선기판에 실장할 때의 전기적·기계적접속을 맡는 도전돌기의 접합구조 및 접합방법에 관한 것이다. 더욱 자세하게는, 단차가 없는 평탄화된 면상에 도전돌기가 그 밑동아리부가 링형상의 수지재로 둘러싸여 접합되고, 높은 접합강도를 갖고 있는 도전돌기의 접합구조 및 접합방법에 관한 것이다.
최근의 전자기기가 더욱 소형화 및 고기능화에 따라, 탑재되는 반도체부품에 관해서도 고기능 및 박형화에 대한 요구가 심해지고 있고, 반도체부품이 다핀화하는 경향에 있다. 이때, 배선 룰을 바꾸지 않고서 칩 전극부의 재배열을 인터포저로 하면, 인터포저의 층수가 증가하여, 패키지의 두께가 두껍게 된다는 문제가 있다. 따라서, 패키지의 박형화는 방해하지 않고서 다핀화로의 대응을 실현하는 인터포저의 고밀도 배선화가 요구되고 있다.
또한, 다핀화는 베어 칩의 대형화를 가져와, 그 결과로서 이것을 탑재한 패키지의 사이즈도 커진다. 이에 따라, 패키지와 마더보드 사이의 접합에 있어서도, 보다 높은 접합 신뢰성이 요구되도록 되고 있다.
이러한 상황을 감안하여, 예를 들면 특허문헌 1에서는, 인터포저상에 접합되어 있는 도전돌기의 밑동아리부의 주위를, 수지재에 의해 둘러싸서 보강하는 구조가 제안되어 있다.
[특허문헌1] 특허 제2842361호
도전돌기의 밑동아리부 주위를 수지재로 보강하는 경우, 보강용 수지재가 각 도전돌기의 밑동아리부 주위에 안정적으로 공급되어 있는 것이 중요하다. 상기 특허문헌 1에서는, 도 12에 나타낸 것처럼, 절연층(11)의 표면과 도체부(12)의 사이에 단차가 있다. 그 때문에, 보강용 수지재를 도포할 때, 도포면의 요철에 따라 수지재가 공급되어 버리기 때문에, 수지재의 공급량이 불안정해져, 장소에 따라서는 필릿(46)의 높이를 충분히 얻을 수 없어 접합강도가 저하하여 버린다는 것이 발생 할 수 있다.
원하는 필릿높이를 얻기 위해서, 또한, 격차를 흡수하기 위해서, 수지재의 공급량을 많게 하면, 그 수지재의 경화수축에 의해 인터포저에 왜곡이 생기고, 이에 따라 반도체 패키지에 휘어짐이 발생하여 버리는 문제도 발생하기 쉬워진다. 이것은, 특히 인터포저를 얇게 하였을 때에 현저하게 보이는 경향이다.
이때, 휘어짐을 막기 위해서, 스크린 인쇄법으로 도전돌기가 접합되는 도체부에만 보강용 수지재를 공급하는 방법도 있지만, 이 방법이면 미세 피치화하였을 때에 인쇄가 어려워진다는 문제가 있다.
본 발명은 상술한 문제를 감안하여 이루어진 것으로, 그 목적은, 보강용 수지재의 경화수축에 따르는 휘어짐의 발생을 억제하도록 공급량은 억제하면서도 필요로 하는 보강강도는 얻을 수 있도록 한 도전돌기의 접합구조 및 접합방법을 제공하는데 있다.
이상의 과제를 해결하기 위하여, 본 발명의 도전돌기의 접합구조는, 절연층의 표면과 같은 면으로 된 도체부의 표면에, 도전돌기가 그 밑동아리부를 링형상의 수지재로 둘러싸서 접합되어 있는 것을 특징으로 한다.
절연층의 표면과 도체부의 표면이 같은 면이며 요철이 없음으로써, 홈에 수지재가 흘러 버리는 경우가 없고, 적은 공급량만으로도 보다 많은 수지재를 도전돌기의 밑동아리부로 도포되어 오르는데에 이용하게 할 수 있어, 접합부의 강도확보 에 필요한 안정한 높이의 수지재로 보강할 수 있다.
보강용 수지재는 도전돌기 전체를 덮는 것은 아니고, 그 밑동아리부를 링형상으로 둘러싸기 때문에, 접합 후에 불량이나 이상이 검출된 것을 교환하는 리페어를 하는 것이 가능하게 된다. 또한, 용융된 수지재는 필릿형으로 도전돌기의 밑동아리부로 젖는 경향에 있다. 여기서, 필릿형이란, 수지재의 두께가 도전돌기의 밑동아리부에서 선단부측으로 감에 따라서 서서히 얇게 되어 가는 형상이다. 이러한 필릿형의 수지재로 보강되면, 도전돌기에 걸리는 열응력이 한 점에 걸리지 않고 분산되기 때문에 높은 접합 신뢰성를 얻을 수 있다. 필릿형으로 하기 위해서는, 종래부터 일반적으로 행해지고 있는 가열 리플로우장치 및 가열조건으로써 용이하게 실현된다.
또한, 수지재를, 미경화의 상태에서 도전돌기와 도체부의 접합을 보조하는 활성제를 함유한 구성이라고 하면, 별도로 플럭스(flux)를 도포하지 않아도, 접합부의 보강과 동시에, 상기 활성제의 작용으로 접합면을 청정화시키거나 습윤성을 높일 수 있다. 본 발명에서 사용하는 활성제는, 수지재의 경화반응에 의해 그 작용을 잃는 특성을 사용한다. 따라서, 일반적으로 사용하고 있는 플럭스와 같이 세정을 하지 않더라도 활성제에 의해서 절연 신뢰성이 저하하는 경우는 없다.
또한, 광경화성을 갖는 수지재를 사용하면, 그 수지재의 선택적인 광경화에 의해서, 접합면 이외의 도체부를 덮어 보호하는 땜납레지스트로서 기능시킬 수 있다. 이에 따라, 미리 땜납레지스트를 형성해 두지 않고 종료한다. 또한, 접합시의 가열공정 전에, 접합면 이외의 수지재를 광경화시켜 놓음으로써, 가열공정시에 도 전돌기의 위치변화와 응집을 막을 수 있다.
또한, 도전돌기를, 코어부를 내포한 구성으로 하면, 그 코어부의 재질에 수지 등의 탄성을 갖는 것을 사용하는 것으로, 도전돌기 접합부에 작용하는 응력을 완화시킬 수 있다.
또한, 본 발명의 도전돌기의 접합방법은, 절연층의 표면과 도체부의 표면을 같은 면으로 하여 절연층에 도체부를 형성하는 공정과, 도체부에서 적어도 도전돌기와의 접합면 상에 미경화 수지재를 공급하는 공정과, 수지재가 공급된 접합면 상에 도전돌기를 배치하는 공정과, 수지재 및 도전돌기를 가열하여 도전돌기를 도체부에 접합시킴과 동시에, 수지재를 도전돌기의 밑동아리부를 둘러싸도록 링형상으로 경화시키는 공정을 포함하는 것을 특징으로 한다.
이와 같이, 도전돌기가 접합되는 면상의 요철을 제거한 후에, 보강용 수지재를 공급하기 때문에, 적은 공급량만으로도 홈에 수지재가 흘러 버리지 않아, 보다 많은 수지재를 도전돌기의 밑동아리부으로 도포되어 오르는데에 이용할 수 있어, 접합부의 강도확보에 필요한 안정한 높이의 수지재를 형성할 수 있다.
이때, 절연층과 도체부를 같은 면으로 하는 방법으로서는, 절연층상에 도체부가 형성된 상태에서 그 표면에 평탄화용 절연층을 공급하여 연마하는 방법이나, 도체부 사이에 절연층이 매립되고 평탄화되어 전사용 지지체에 형성된 것을, 도전돌기가 접합되야 되는 절연층에 접착하여 전사하는 방법 등을 들 수 있다.
또한, 먼저 수지재를 공급한 후에 도전돌기를 도체부 상에 배치하여 접합하기 때문에, 수지재가 도전돌기의 선단부측에 부착되는 일이 없고, 따라서 마더보드 등의 다른 배선기판에의 접속을 양호하게 할 수 있다.
수지재의 공급은, 적어도 도전돌기의 접합면이 되는 도체부상만으로 좋지만, 미경화 광경화성 수지재를 도체부의 표면 및 절연층의 표면에 전면적으로 공급하고, 그 수지재에서 접합면상을 제외하는 부분을 노광하여 경화시킨 후, 수지재가 미경화인 채로 되어 있는 접합면상에 도전돌기를 배치하여, 수지재 및 도전돌기를 가열하도록 하여도 된다.
이와 같이 하면, 노광경화시킨 부분은 그대로 도전돌기의 접합면이외의 도체부를 덮어 보호하는 땜납레지스트로서 기능시킬 수 있다. 또한, 노광경화된 부분은 가열공정시의 도전돌기의 이동을 규제하여, 위치변화나 응집을 막을 수 있다.
[발명의 실시형태]
이하, 본 발명의 실시형태에 관해서 도면을 참조하여 설명한다.
<제 1 실시형태>
본 실시형태에서는, 본 발명의 접합구조 및 접합방법의 일례로서, 탑재하는 반도체 베어 칩의 전극부를, 보다 피치를 확대하여 재배열하기 위한 도체부(배선 및 랜드)가 형성된 인터포저에, 도전돌기가 그 밑동아리부를 수지보강되어 접합된 구조 및 그 접합방법에 관해서 설명한다. 도 1∼도 4는 그 접합공정을 나타낸다.
(도 1a의 공정)
우선, 절연층(1)의 양면에 도체부(2a, 2b, 3)가 형성된 기판을 제조 또는 준비한다. 예를 들면, 절연층(1)에 대하여 베타형의 금속박을 접착한 후 불필요 부분 을 식각하는 감(subtractive)법, 또는 무전해도금이나 전해도금으로써 패턴도금을 하는 가(additive)법 등으로 원하는 형상으로 패터닝된 도체부(2a, 2b, 3)가 형성된다. 도체부(2a)의 표면은, 후술하는 도전돌기가 접합되는 접합면이 된다.
절연층(1)과 도체부(2a, 2b, 3)의 재질은, 요구되는 특성에 따라서 다르고, 특별히 한정되는 것이 아니다. 절연층(1)으로서는, 예를 들면, 유리섬유에 에폭시수지를 함침시킨 것, 유리섬유에 폴리이미드수지를 함침시킨 것, 종이에 페놀수지를 함침시킨 것 등이 사용된다. 또한, 에폭시수지와 비스말레이미드트리아진수지의 혼합물이나 액정폴리머, 벤조시클로부텐 등을 사용하여도 된다. 도체부(2a, 2b, 3)의 재질로서는, 통상 구리가 자주 사용되지만, 요구되는 전기저항값을 만족하는 것이면 다른 금속을 사용하여도 상관없다.
이때, 도시하지 않았지만, 한쪽의 표면에 형성된 도체부 2a, 2b와 다른쪽의 표면에 형성된 도체부 3을 접속하는 접속 구멍이나 이것을 충전하는 도전재 등을 형성하는 공정이 행해져, 도체부2a, 2b와 도체부 3 사이는 층간 접속된다.
(도 1b의 공정)
상기 기판에서, 도체부 2a, 2b가 형성되어 있는 한쪽의 표면을 평탄화한다. 예를 들면, 우선, 도체부 2a, 2b 사이를 묻도록 하여 페이스트형 수지재를 도포한다. 계속해서, 수지재를 가열하는 등 하여 경화시킨 후, 연마하여 도체부(2a, 2b) 표면을 외부에 노출시킨다. 이에 따라, 도체부(2a, 2b) 사이를 묻고 또한 도체부(2a, 2b) 표면과 같은 면인 절연층 4가 절연층 1 위에 형성되고, 도전돌기가 접합되는 쪽의 표면이 평탄화된다.
(도 2c의 공정)
절연층(1)의 다른쪽의 표면에 형성된 도체부(3)에 전기적으로 접속시켜, 예를 들면 반도체 베어 칩(5)을 실장한다. 반도체 베어 칩(5)과 도체부(3)와의 접속에는, 예를 들면, Au-Au접합, Au-Sn접합, Au-SnAg접합, Sn-Ni 접합이 사용된다. 이것들의 접합용 금속층을 반도체 베어 칩(5)측에 형성하는 방법으로서는, 스터드 범프법, 도금범프법 등을 들 수 있다. 또한, 도체부(3)에는, 예를 들면 도금법에 의해 표면처리를 하여 원하는 접합용 금속층을 형성하여도 된다. 또한, 접합용 금속층으로서 Ni를 사용한 경우에는, 그 표면에 산화방지를 위해 Au나 Pd를 얇게(수십 nm 정도) 도금하여도 된다.
또한, 반도체 베어 칩(5)의 실장 신뢰성을 확보하기 위해서, 반도체 베어 칩(5)과, 그 실장면인 절연층(1)의 표면과의 틈새에 언더필용 수지재를 충전시켜도 된다. 이 충전은, 반도체 베어 칩(5)의 실장전, 실장 후의 어느 쪽으로 하여도 된다.
(도 2d의 공정)
평탄화된 절연층(4)의 표면 및 도체부(2a, 2b)의 표면 전체면에 수지재(6)를 공급한다. 수지재(6)의 공급방법으로서는, 예를 들면 용매에 의해 희석한 액형 수지재를 스프레이법에 의해 도포하여 건조시키는 방법이나, 페이스트형 수지재를 인쇄 또는 스핀코트법에 의해 공급하는 방법, 또는 완전경화하지 않은 예를 들면, B 스테이지 상태의 필름형 수지재를 접착하여 공급하는 방법 등을 들 수 있지만, 필요량을 균일하게 공급할 수 있는 방법이면, 특별히 이들에는 한정되지 않는다. 여 기서, 필요량이란, 후술하는 필릿을 접합강도확보에 필요한 높이로 할 수 있는 양이다.
본 실시형태에서는, 예를 들면, 자외선 경화성을 갖고, 또한 활성제를 함유한 수지재(6)를 사용한다. 구체적으로는, 적어도 아크리로일기 또는 메타크리로일기를 함유한 페놀노볼락과, 이 경화제로서 기능하는 수지와, 광중합 개시제를 배합한 수지재(6)를 사용한다. 페놀노볼락의 페놀성 수산기는 활성제로서 기능하고, 그 환원작용에 의해 땜납 및 금속표면의 산화물 등의 오물을 제거하거나, 재산화를 방지하기도 하고, 접합면인 도체부(2a)의 표면에 대한 땜납이나 용융금속의 습윤성을 높인다. 이때, 활성제의 이 작용은, 수지재(6)가 경화하면 잃게 된다.
경화제로서는, 에폭시수지나 이소시아네이트 수지 등이 사용된다. 구체적으로는, 모두, 비스페놀계, 페놀노볼락계, 알킬페놀노볼락계, 비페놀계, 나프톨계나 레솔시놀계 등의 페놀베이스의 것이나, 지방족, 환형 지방족이나 불포화 지방족 등을 베이스로 하여 변성된 에폭시 화합물이나 이소시아네이트 화합물을 들 수 있다.
광중합 개시제로서는, 벤조페논, 벤조일 벤조산, 4-페닐벤조페논, 히드록시시벤조페논 등의 벤조페논류, 벤조인, 벤조인메틸에테르, 벤조인디메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인부틸에테르, 벤조인이소부틸에테르 등의 벤조인알킬에테르류, 4-페녹시디클로로아세트페논, 4-t-부틸-디클로로아세트페논, 4-t-부틸-트리클로로아세트페논, 디에톡시아세트페논 등의 아세트페논류, 티옥산손, 2-크롤티옥산손, 2-메틸티옥산손, 2,4-디메틸티옥산손 등의 티옥산손류, 에틸안트라퀴논, 부틸안트라퀴논 등의 알킬안트라퀴논류 등을 들 수 있다. 이들은, 단독 또는 2종 이상의 혼합물로서 사용된다.
(도 3e의 공정)
상기 수지재(6)에서, 도전돌기(8)의 접합면이 되는 도체부(2a) 상에 위치하는 부분에 공지의 포토리소그래피 및 에칭에 의해, 레지스트 마스크(7)를 형성한다. 그 밖의 부분은 노출되어 있다. 그리고, 이 상태에서 자외선을 조사한다.
이에 따라, 레지스트 마스크(7)로 덮여 있지 않은 부분의 수지재(6a)가 경화한다. 이 수지재(6a)는, 도체부 2b 사이, 도체부 2a, 2b 사이, 또는 도체부 2b와 도전돌기(8)와의 쇼트를 막는 절연성 보호막(땜납레지스트)으로서 기능한다. 따라서, 별도로, 땜납레지스트를 형성할 필요가 없어져 공정을 간략화할 수 있다.
(도 3f의 공정)
레지스트 마스크(7)를 제거한 후, 미경화인 채로 되어 있는 수지재(6)가 그 표면상에 존재하는 도체부(2a)상에, 구형 도전돌기(8)를 배치한다. 도전돌기(8)의 재질은, 특별히 한정되지 않고, Sn-Pb, Sn-Ag, Sn-Ag-Cu, Sn-Zn, Sn-Zn-Bi 등 공지의 합금조성의 것이 사용된다.
또한, 도 15에 나타낸 것처럼, 예를 들면 수지재료로 이루어진 코어부(48a)를 내포하는 도전돌기(48)를 사용하도록 하여도 된다. 코어부(48a)의 표면은, 금속층(48b)과 땜납도금층(48c)으로 이루어진 도전성 표층부에서 또 피복되어 있다. 내포된 코어부(48a)에 의해, 외적응력을 도전돌기 전체로 받기 위해서, 접합부에의 스트레스가 경감된다. 또한, 도전돌기(48)를 통해 접속되는 인터포저와 마더보드와의 갭을 균일하게 유지하여 높은 접합 신뢰성을 실현한다. 코어부(48a)는, 응력완 화성을 갖고 입경이 일치하면 좋고, 수지에 한정하지 않고 고무 또는 금속이어도 된다.
(도 4g의 공정)
상기 도전돌기(8)를 탑재한 인터포저를 리플로우로에 투입하여 가열하는 공정이다. 도체부(2a) 상에 배치된 도전돌기(8)는, 자신의 무게에 의해서 도체부(2a) 표면과 접촉하고, 더 가열을 받아 용융하고, 미경화 수지재(6)를 하여 밀어내도록 하여, 용융된 도전돌기(8)가 도체부(2a) 표면에 도포되어 넓어져 간다. 이에 따라, 도전돌기(8)와 도체부(2a)가 금속접합된다.
이 리플로우시, 도전돌기(8)가 배치되어 있는 부분의 수지재(6)는, 미경화이기 때문에, 상술한 활성제에 의한 금속활성작용을 갖고 있고, 별도로 플럭스를 도포하지 않아도 도전돌기(8)와 도체부(2a)와의 습윤성을 향상시켜 접합성을 높일 수 있다.
또한, 이때의 가열에 의해, 그 미경화 수지재(6)는, 도전돌기(8)의 밑동아리부(도체부(2a)와의 접합부측의 부분)에 링형상으로 도포되어 올라가서, 그 밑동아리부를 둘러싸는 필릿(6b)을 형성하여 더욱 가열을 받아 경화된다.
도체부 2a, 2b 사이를 절연층(4)이 매립되고, 도전돌기(8)가 접합되는 표면이 평탄화되어 있기 때문에, 필릿(6b)의 형성에 있어서, 미경화 수지재(6)가 도체부(2a, 2b) 사이에 흘러 버리는 일이 없고, 따라서 그 만큼 도전돌기(8)의 밑동아리부에 도포되어 올라가는 양을 많이 할 수 있다.
이 결과, 종래와 같이 접합면과 절연층 표면과의 사이에 단차가 있어 평탄화 되어 있지 않은 경우에 비교하여, (보강수지재의 공급량을 같다고 한 경우) 필릿의 높이를 높게 할 수 있어, 도전돌기(8)의 접합강도를 향상시킬 수 있다.
광경화성을 갖고, 또한 활성제를 함유한 수지재(6)는 그 특성상, 필러 등을 그다지 혼입할 수 없어 경화수축이 비교적 큰 경향이 있다. 따라서, 인터포저나 반도체 베어 칩(5)의 휘어짐을 억제하는 의미로 될 수 있는 한 수지재(6)의 공급량은 적게 하고 싶다. 본 실시형태에서는, 상술한 것처럼, 수지재(6)의 공급면은 평탄화되어 있기 때문에, 적은 공급량으로 하면서도 강도확보에 필요한 필릿 높이를 실현할 수 있다. 강도확보에 필요한 필릿 높이는, 수지재의 재질이나, 도전돌기(8)의 재질이나 크기 등에 따라서 변하지만, 예를 들면 도전돌기(8)의 높이의 1할 이상이면 충분하다.
평탄화에 사용한 수지재(예를 들면, 에폭시수지)(4)로서는, 필러(예를 들면, 규산 등의 분말)을 혼입하여 열팽창계수 등의 물성을 최적화함으로써, 경화수축량을 억제하여 인터포저나 반도체 베어 칩(5)의 휘어짐을 감소시킬 수 있다.
또한, 평탄한 면상에 수지재(6)를 공급함으로써, 그 면상에서의 수지재(6)의 두께의 격차도 억제하고, 형성되는 필릿(6b)의 높이의 격차를 억제할 수 있다. 따라서, 배치장소의 차이에 의한 도전돌기(8)의 접합강도의 격차를 억제하여, 접합강도가 약한 도전돌기(8)에 국소적으로 응력이 집중하는 것을 막을 수 있다.
또한, 도전돌기(8)를 가열 용융시키기 전에, 이들 도전돌기(8) 사이에 존재하고, 또한 도체부(2b)의 보호를 겸한 수지재(6a)를 노광경화시켜 놓음으로써, 가열용융시에 도전돌기(8)끼리 응집하는 것을 막을 수 있다. 즉, 노광경화된 수지재(6a)는, 각 도전돌기(8)를 각 도체부(2a)에 위치결정하여 접합시키는 기능도 갖는다.
마지막으로, 개편화처리를 하여, 도 4h에 나타낸 것처럼, 절연층(4)의 표면과 같은 면으로 된 도체부(2a)의 표면에, 외부접속단자로서 기능하는 도전돌기(8)가 그 밑동아리부를 수지재로 이루어진 필릿(6b)으로 둘러싸여서 접합된 반도체부품을 얻을 수 있다. 이 접합구조를 사용함으로써, 휘어짐을 억제해야 하는 보강용 수지재(6)의 양은 억제하면서도 원하는 강도를 확보해야 하는 필요한 필릿 높이는 확보할 수 있는 구조를 얻을 수 있다. 특히, 박형화 및 다핀화에 대응하게 작아지는 경향이 있는 도전돌기(8)의 접합에 효과적이다.
<제 2 실시형태>
다음에, 본 발명의 제 2 실시형태에 관해서 설명한다. 이때, 상기 제 1 실시형태와 같은 구성부분에는 동일한 부호를 부착하여 그 상세한 설명은 생략한다.
제 1 실시형태에서는, 접합부 보강용 수지재(6)로서 자외선 경화성의 것을 예시하였지만, 도전돌기(8)의 밑동아리부에 상술한 필릿(6b)을 형성하기 위해서는 자외선 경화성의 것이 아니어도 상관없다.
이 경우, 수지재(6)가 도체부(2b)를 보호하는 땜납레지스트로서 기능하지 않기 때문에, 도 7a에 나타낸 것처럼, 미리, 평탄화된 절연층(4) 표면상에, 도체부(2b)를 덮는 땜납레지스트(9)를 형성해 둘 필요가 있다.
그리고, 도 7b에 나타낸 것처럼, 페이스트형 수지재(6)를, 인쇄법에 의해 도 체부(2a) 및 그 주위부에만 공급하도록 한다.
이 후, 제 1 실시형태와 같은 자외선조사 공정은 거치지 않고서, 도 8c에 나타낸 것처럼, 도전돌기(8)를 수지재(6) 및 도체부(2a) 상에 배치하여, 제1의 실시예와 같이 리플로우가열을 행하여, 도전돌기(8)와 도체부(2a)를 접합시킴과 동시에, 수지재(6)를 도전돌기(8)의 밑동아리부에 도포되어 올라가게 하여, 그 밑동아리부를 둘러싸는 필릿(6b)를 형성시켜 더욱 가열에 의해 경화시킨다(도 8d).
본 실시형태에서도, 도체부 2a, 2b 사이에 절연층(4)이 매립되어, 도전돌기(8)가 접합되는 표면이 평탄화되어 있기 때문에, 필릿(6b)의 형성에 있어서, 미경화 수지재(6)가 도체부 2a, 2b 사이에 흘러 버리는 일이 없고, 따라서 그 만큼 도전돌기(8)의 밑동아리부에 도포되어 올라가는 양을 많이 할 수 있다. 기타, 수지재(6)를 땜납레지스트로서 기능시키는 것 이외는, 제 1 실시형태와 마찬가지의 효과를 얻을 수 있다.
다음에, 상기 제 2 실시형태와 마찬가지의 접합구조 및 접합방법을 적용한 실시예 1에 관한 셰어(share)강도의 측정결과에 관해서, 종래기술에 해당하는 비교예 1∼비교예 3과 비교하여 설명한다.
(실시예 1의 구성)
실시예 1의 평가기판의 주요부 사시도를 도 5에 나타낸다. 30mm×30mm 사이즈의 기본재료(14)에, 300㎛ 지름의 구리 랜드(도체부)(12)를 12점, 200㎛ 지름의 구리 랜드(도체부)(12)를 12점 갖도록 한 프린트 배선판을 제조하고, 이것을 평가기판으로 하였다. 기본재료는, 유리섬유에 에폭시수지를 함침한 것(등급 FR-4)을 사용하였다. 기본재료의 두께는 0.4mm, 도체부(12)의 두께는 18㎛로 하였다.
이 평가기판에, 에폭시계 수지로 이루어진 절연층(14)을 20㎛의 두께로 도포하고, 이것을 경화시켜 도체부(12)상을 피복함과 아울러 도체부(12)사이에 매립하였다. 계속해서, 경화시킨 절연층(14)을 연마하여 도체부(12)의 표면을 외부에 노출시켰다. 이와 같이 하여 평가기판을 평탄화 처리하였다.
계속해서, 개구경 300㎛, 두께 60㎛의 스크린 마스크를 사용한 인쇄법에 의해, 평탄화처리 후의 평가기판의 도체부(12)상에만, 열경화성을 갖는 에폭시계 금속활성제 첨가 수지재를 공급하고, 도전돌기로서 300㎛ 지름의 땜납볼(Sn63Pb37 조성)(18)을 마운트하였다.
그 후, 피크온도를 220℃로 한 리플로우 가열을 하여, 땜납볼(18)을 도체부(12)에 대하여 접합시켰다. 또한, 150℃에서 1시간 가열함으로써, 금속활성제 첨가 수지재를 완전히 경화시켰다.
이 결과, 도 5에 나타낸 것처럼, 땜납볼(18)의 밑동아리부의 주위가 필릿형 수지재(16)로 덮인 구조가 얻어진다.
계속해서, 땜납볼(18)의 셰어강도를 측정하였다. 도체부(12)의 지름이 300㎛ 인 셰어강도는 0.58×9.80665[N](12점의 평균값), 도체부(12)의 지름이 200㎛인 셰어강도는 0.49×9.80665[N](12점의 평균값)이었다.
(비교예 1의 구성)
평가기판을 평탄화처리하지 않은 것 외는, 실시예 1과 마찬가지로 하여 땜납볼(18)을 형성하였다. 그 땜납볼(18)의 수지재에 의한 보강형상을 도 6 및 도 12에 나타낸다. 땜납볼(18)의 밑동아리부 주위가 수지재(46)에 의해서 덮어져 있는 것은 실시예 1과 마찬가지지만, 평탄화처리되어 있지 않은 만큼, 보강용으로 공급된 수지재가 도체부(12)사이의 갭에 흐르고 있고, 동일량의 수지재를 인쇄하였음에도 불구하고 수지재(46)의 높이는 실시예 1에 대하여 1/2∼1/3정도였다.
계속해서, 비교예 1에서의 땜납볼(18)의 셰어강도를 측정하였다. 도체부(12)의 지름이 300㎛인 셰어강도는 0.45×9.80665[N](12점의 평균값), 도체부(12)의 지름이 200㎛인 셰어강도는 0.38×9.80665[N](12점의 평균값)이었다.
(비교예 2의 구성)
금속활성제 첨가 수지재는 사용하지 않고, 통상의 플럭스(BF-31; 타무라화 연제)를 사용하여 접합을 한 것 외는, 실시예 1과 마찬가지로 하여 땜납볼(18)을 형성하였다. 이 접합구조를 도 13에 나타낸다. 땜납볼(18)의 밑동아리부 주위에는, 실시예 1, 비교예 1에서 보인 것과 같은 수지재에 의한 보강구조는 관찰되지 않았다.
계속해서, 비교예 2에서의 땜납볼(18)의 셰어강도를 측정하였다. 도체부(12)의 지름이 300㎛인 셰어강도는 0.43×9.80665[N](12점의 평균값), 도체부(12)의 지름이 200㎛인 셰어강도는 0.26×9.80665[N](12점의 평균값)이었다.
(비교예 3의 구성)
금속활성제 첨가 수지재는 사용하지 않고, 통상의 플럭스(BF-31; 타무라화 연제)를 사용하고, 또한 평가기판을 평탄화처리하지 않은 것 외는, 실시예 1과 마찬가지로 하여 땜납볼(18)을 형성하였다. 이 접합구조를 도 14에 나타낸다. 땜납볼(18)의 밑동아리부 주위에는, 실시예 1, 비교예 1에서 보인 것과 같은 수지재에 의한 보강구조는 관찰되지 않았다.
계속해서, 비교예 3에서의 땜납볼(18)의 셰어강도를 측정하였다. 도체부(12)의 지름이 300㎛인 셰어강도는 0.43×9.80665[N](12점의 평균값), 도체부(12)의 지름이 200㎛인 셰어강도는 0.25×9.80665[N](12점의 평균값)이었다.
이상의 셰어강도의 측정결과를 표 1에 정리한다.
[표 1]
Figure 112004011035862-pat00001
이 표 1로부터 알 수 있듯이, 평가기판을 평탄화한 뒤에 땜납볼(18)의 밑동아리부 주위를 수지재로 보강하는 구조, 즉 실시예 1의 접합구조가, 도체부의 지름300㎛, 200㎛ 중 어느 것에 관해서도 가장 높은 셰어강도를 보이고 있다. 특히, 실시예 1에서, 도체부의 지름이 200㎛일 경우는, 종래 일반적으로 사용하고 있는 300㎛ 지름에서의 비교예 3의 구조의 셰어강도보다 크고, 따라서 본 발명의 접합구조를 적용한 실시예 1의 접합구조는 200㎛의 지름이라도 충분히 실용화에 견딜 수 있다고 말할 수 있다.
이때, 일반적으로 자주 사용하고 있는 로진(rosin)계 플럭스의 잔류물이 세정부족으로 잔류한 경우에도, 도전돌기의 주위를 덮은 구조가 얻어질 가능성이 있지만, 이것은 부서지기 쉬워서 접합부의 보강재로서는 기능하지 않는다.
<제 3 실시형태>
본 발명의 도전돌기의 접합구조 및 접합방법은, 인터포저에의 적용에 한정하지 않고, 웨이퍼상태로 일괄적으로 재배선이나 도전돌기의 형성 등을 행하는, 소위웨이퍼 레벨 CSP(Chip Size Package)에도 적용가능하다.
즉, 도 9a에서, 예를 들면 실리콘 등의 반도체 웨이퍼(30) 표면상에 복수로 형성된 반도체 집적회로의 미세 전극부(30a)는, 절연성 보호막(32)을 개구하여 형성된 도체부 31을 통해, 이 도체부 31에 접속되어 피치가 보다 확대된 도체부 34로 재배열되어 있다.
상술한 도 1b를 참조하여 설명한 것과 마찬가지의 방법으로써, 도체부(34) 사이는 절연층(33)으로 매립되고 도체부(34)의 표면과 절연층(33)의 표면이 같은 면으로 되어 있다.
그리고, 그 평탄화된 면에, 상술한 도 2d∼도 4g와 마찬가지의 공정으로, 도 9b에 나타낸 것처럼, 도전돌기(8)가 그 밑동아리부를 필릿(6b)으로 둘러싸인 상태로 보강되어 도체부(34)에 접합된 구조가 얻어진다.
본 실시형태에서도 상기 제 1 실시형태와 마찬가지의 효과를 얻을 수 있지만, 실리콘 등으로 구성되는 웨이퍼(30)와, 수지재 등으로 구성되는 마더보드와의 열팽창계수의 차로 생기는 응력의 영향이 큰 웨이퍼 레벨 CSP에서는, 도전돌기(8)의 접합강도도 그 만큼 요구되고, 또한 다층배선화하는 것보다도 도전돌기(8)의 크기를 작게 하여 고밀도 배선화를 꾀하는 쪽이 저비용으로 할 수 있는 등의 이유로부터, 상술한 평탄화와 수지재에 의한 보강을 병용한 구조는 특히 효과적이다.
이상, 본 발명의 각 실시형태에 관해서 설명하였지만, 물론, 본 발명은 이들에 한정되지 않고, 본 발명의 기술적 사상에 따라서 여러 가지의 변형이 가능하다.
상기 제 1 실시형태에서는, 미리 절연층(1) 상에 도체부(2a, 2b)가 형성된 상태로 평탄화처리를 행하였지만, 예를 들면 도 10a에 나타낸 것처럼 금속제 지지체(40) 표면에 도시하지 않은 박리층을 통해 도체부(2a, 2b)를 형성함과 아울러 절연층 41로 평탄화처리한 것을, 절연층 1에 접착하고(도 10b), 이후 지지체(40)를 박리하면, 절연층 1에 대하여 도체부(2a, 2b)의 형성과 평탄화처리를 동시에 행할 수 있다(도 10c).
또는, 도 11a에 나타낸 것처럼 지지체(40) 표면에 도시하지 않은 박리층을 통해 도체부(2a, 2b)를 형성한 것을, 도체부(2a, 2b)를 절연층(1) 내부에 삽입시켜 절연층(1)에 접착하고(도 11b), 이후 지지체(40)를 박리하도록 하여도 된다(도 11c).
이상 서술한 것처럼, 본 발명에 의하면, 절연층의 표면과 같은 면으로 된 도체부의 표면에, 도전돌기가 그 밑동아리부를 링형상의 수지재로 둘러싸여서 접합되 어 있기 때문에, 휘어짐을 억제하도록 수지재의 공급량을 적게 하더라도, 평탄화를 하지 않은 구조에 비교하고, 필릿의 높이를 높게 하여 접합부의 강도 및 신뢰성을 향상시킬 수 있다. 이 결과, 다층배선화에 따라서 기판을 두껍게 하지 않고, 도전돌기를 작게 하는 것에 의한 고밀도 배선화를 도모할 수 있다.

Claims (7)

  1. 제1절연층의 표면에 형성된 도체부에 도전돌기가 접합된 도전돌기의 접합구조에 있어서,
    상기 제1절연층의 표면에 다수의 도체부를 배치하고, 상기 다수의 도체부 사이에 제2절연층을 구성하되, 상기 제2절연층과 상기 도체부를 요철없이 연이어 구성함과 동시에, 상기 제2절연층의 표면과 도체부의 표면이 일직선상에 위치하도록 하며,
    상기 도체부의 표면에, 상기 도전돌기가 그 밑동아리부를 링형상의 수지재로 둘러싸여 접합되어 있는 것을 특징으로 하는 도전돌기의 접합구조.
  2. 제 1 항에 있어서,
    상기 밑동아리부를 둘러싸는 상기 수지재의 형상은, 필릿형인 것을 특징으로 하는 도전돌기의 접합구조.
  3. 제 1 항에 있어서,
    상기 수지재는, 미경화의 상태로 상기 도전돌기와 상기 도체부의 접합을 보조하는 활성제를 함유한 것을 특징으로 하는 도전돌기의 접합구조.
  4. 제 1 항에 있어서,
    상기 수지재는 광경화성을 갖는 것을 특징으로 하는 도전돌기의 접합구조.
  5. 제 1 항에 있어서,
    상기 도전돌기는, 코어부와 상기 코어부의 표면을 피복하는 도전성의 표층부로 이루어진 것을 특징으로 하는 도전돌기의 접합구조.
  6. 제1절연층의 표면에 다수의 도체부를 배치하고, 상기 다수의 도체부 사이에 제2절연층을 구성하되, 상기 제2절연층과 상기 도체부를 요철없이 연이어 구성함과 동시에, 상기 제2절연층의 표면과 도체부의 표면이 일직선상에 위치하도록 하는 공정과,
    상기 도체부에서 적어도 도전돌기와의 접합면상에 미경화 수지재를 공급하는 공정과,
    상기 수지재가 공급된 상기 접합면상에 상기 도전돌기를 배치하는 공정과,
    상기 수지재 및 상기 도전돌기를 가열하여, 상기 도전돌기를 상기 도체부에 접합시킴과 아울러, 상기 수지재를 상기 도전돌기의 밑동아리부를 둘러싸도록 링형상으로 경화시키는 공정을 포함한 것을 특징으로 하는 도전돌기의 접합방법.
  7. 제 6 항에 있어서,
    미경화의 상기 수지재를, 상기 도체부의 표면 및 상기 제2절연층의 표면에 전면적으로 공급하고, 상기 수지재에서 상기 접합면 상을 제외한 부분을 노광하여 경화시킨 후, 상기 수지재가 미경화인 채로 되어 있는 상기 접합면 상에 상기 도전돌기를 배치하고, 상기 수지재 및 상기 도전돌기를 가열하는 것을 특징으로 하는 도전돌기의 접합방법.
KR1020040018085A 2003-03-20 2004-03-17 도전돌기의 접합구조 및 접합방법 KR101102369B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00077343 2003-03-20
JP2003077343A JP2004288785A (ja) 2003-03-20 2003-03-20 導電突起の接合構造及び接合方法

Publications (2)

Publication Number Publication Date
KR20040082956A KR20040082956A (ko) 2004-09-30
KR101102369B1 true KR101102369B1 (ko) 2012-01-05

Family

ID=33292118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040018085A KR101102369B1 (ko) 2003-03-20 2004-03-17 도전돌기의 접합구조 및 접합방법

Country Status (3)

Country Link
US (1) US7053315B2 (ko)
JP (1) JP2004288785A (ko)
KR (1) KR101102369B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US8563416B2 (en) 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
US9449933B2 (en) 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
CN104604341B (zh) * 2012-09-07 2017-12-22 日本特殊陶业株式会社 布线基板及其制造方法
US20150258638A1 (en) * 2014-03-14 2015-09-17 Indium Corporation Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
JPWO2018150809A1 (ja) * 2017-02-17 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法
WO2021050607A1 (en) * 2019-09-09 2021-03-18 Royal Precision Products Llc Electrical busbar and method of fabricating the same
JP7296582B2 (ja) * 2019-09-24 2023-06-23 パナソニックＩｐマネジメント株式会社 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084843A (ko) * 2000-02-29 2001-09-06 박종섭 반도체 소자 제조방법
KR20020022533A (ko) * 2000-09-19 2002-03-27 가나이 쓰토무 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체
KR20020053435A (ko) * 2000-12-27 2002-07-05 한신혁 반도체 소자의 평탄화 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3019851B1 (ja) * 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
US6696644B1 (en) * 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084843A (ko) * 2000-02-29 2001-09-06 박종섭 반도체 소자 제조방법
KR20020022533A (ko) * 2000-09-19 2002-03-27 가나이 쓰토무 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체
KR20020053435A (ko) * 2000-12-27 2002-07-05 한신혁 반도체 소자의 평탄화 방법

Also Published As

Publication number Publication date
JP2004288785A (ja) 2004-10-14
US7053315B2 (en) 2006-05-30
KR20040082956A (ko) 2004-09-30
US20050056445A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US6873056B2 (en) Electrode-to-electrode bond structure
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
KR101102369B1 (ko) 도전돌기의 접합구조 및 접합방법
JP3905100B2 (ja) 半導体装置とその製造方法
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
JP3450236B2 (ja) 半導体装置及びその製造方法
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
KR20120033973A (ko) 전자 장치의 제조 방법 및 전자 장치
JP2010263014A (ja) 半導体装置
JP6888749B1 (ja) 電子部品装置を製造する方法
KR100393864B1 (ko) 반도체 장치
JP2006005322A (ja) 部品実装配線基板および配線基板への部品の実装方法
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
US20220246597A1 (en) Method for manufacturing electronic component device and electronic component device
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP6838686B2 (ja) 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
JP4525148B2 (ja) 半導体装置およびその製造方法
JP2006279066A (ja) 多層配線板およびその製造方法
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP4218175B2 (ja) 感光性フラックス及びこれを用いた半田接合部
JP4314760B2 (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
JP4314718B2 (ja) 硬化性フラックス
KR20100067702A (ko) 접착층이 형성된 솔더볼 및 제조방법
JP2762958B2 (ja) バンプの形成方法
JP4240750B2 (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee