JPWO2018150809A1 - 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 - Google Patents
半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2018150809A1 JPWO2018150809A1 JP2018568057A JP2018568057A JPWO2018150809A1 JP WO2018150809 A1 JPWO2018150809 A1 JP WO2018150809A1 JP 2018568057 A JP2018568057 A JP 2018568057A JP 2018568057 A JP2018568057 A JP 2018568057A JP WO2018150809 A1 JPWO2018150809 A1 JP WO2018150809A1
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor element
- protrusions
- wiring board
- underfill material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 399
- 238000000034 method Methods 0.000 title claims description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000000463 material Substances 0.000 claims abstract description 113
- 229910000679 solder Inorganic materials 0.000 claims abstract description 82
- 239000011810 insulating material Substances 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 34
- 230000007423 decrease Effects 0.000 claims description 18
- 230000004907 flux Effects 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26135—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
- H01L2224/83365—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
配線基板と、
配線基板上にフリップチップ実装されたチップ状半導体素子と、
を備えており、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられており、
チップ状半導体素子は、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置された後にリフロー処理が施されることによって、配線基板上にフリップチップ実装されている、
半導体装置である。
アンダーフィル材が塗布されている配線基板上にフリップチップ実装されるチップ状半導体素子であって、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられている、
チップ状半導体素子である。
配線基板と配線基板上にフリップチップ実装されたチップ状半導体素子とから成る半導体装置を備えた電子機器であって、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられており、
チップ状半導体素子は、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置された後にリフロー処理が施されることによって、配線基板上にフリップチップ実装されている、
電子機器である。
配線基板と対向する側の面に複数のハンダバンプと絶縁性材料から成る複数の突起物とが設けられているチップ状半導体素子を、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置した後、リフロー処理を施すことによって配線基板上にフリップチップ実装する工程を含む、
半導体装置の製造方法である。
1.本開示に係る、半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法、全般に関する説明
2. 第1の実施形態
3. 第2の実施形態
4. 第3の実施形態
5. 第4の実施形態
6. 第5の実施形態
7. 第6の実施形態
8. 第7の実施形態
9. 第8の実施形態
10. 第9の実施形態
11.第10の実施形態
12.第11の実施形態
13.第12の実施形態
14.その他
本開示に係る半導体装置、本開示に係る電子機器に用いられる半導体装置、及び、本開示に係る半導体装置の製造方法により製造される半導体装置(以下、これらを単に、本開示の半導体装置と呼ぶ場合がある)において、チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する構成とすることができる。
チップ状半導体素子の面における突起物が配置される領域には、一定の密度で突起物が設けられている構成とすることができる。
第1の実施形態は、本開示の第1の態様に係る、半導体装置、チップ状半導体素子、及び、半導体装置の製造方法に関する。
配線基板20と対向する側の面に複数のハンダバンプ11と絶縁性材料から成る複数の突起物12とが設けられているチップ状半導体素子10を、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材22が配線基板20上に塗布された状態でアンダーフィル材22を介して配線基板20と対向するように配置した後、リフロー処理を施すことによって配線基板20上にフリップチップ実装する工程を含む。
チップ状半導体素子10を準備し、その上に、電極となるハンダバンプ11を形成する(図6A参照)。次いで、例えばフォトリソグラフィー技術を用いて、ハンダバンプ11で囲まれた領域の内側に、絶縁性材料から成る複数の突起物12を形成する(図6B参照)。
配線基板20を準備し、対向部20A上に、電極となるハンダバンプ21を形成する(図6C参照)。次いで、対向部20A上を含む全面に、アンダーフィル材22を一括して塗布する(図6D参照)。
その後、チップ状半導体素子10を、アンダーフィル材22を介して配線基板20と対向するように配置する。
次いで、リフロー処理を行う。
次いで、アンダーフィル材22Aの硬化処理を行う。硬化処理は、アンダーフィル材の種類に応じて、適宜好適な方法を選択すればよい。硬化後のアンダーフィル材を符号22Bで表す。これによって、配線基板20にチップ状半導体素子10が実装されて成る半導体装置1を得ることができる。
第2の実施形態は、本開示の第1の態様に係るチップ状半導体素子に関する。
第3の実施形態も、本開示の第1の態様に係るチップ状半導体素子に関する。第2の実施形態では、突起物が配置される領域には、一定の密度で突起物が設けられいた。これに対し、第3の実施形態では、領域内の位置に応じた異なる密度で突起物が設けられている。
第4の実施形態は、第3の実施形態の変形例である。第3の実施形態にあっては、各ブロック内には、同一形状の突起物が、一様に同一ピッチで配置されていた。これに対して、第4の実施形態では、形状の異なる複数種の突起物が設けられている点が主に相違する。
第5の実施形態も、本開示の第1の態様に係るチップ状半導体素子に関する。
第6の実施形態は、第5の実施形態の変形例である。第5の実施形態にあっては、ハンダバンプがチップ状半導体素子の面にマトリクス状に配置されていた。これに対し、第6の実施形態にあっては、一部にハンダバンプが配置されておらず、代わりに、突起物が形成されているといった点が相違する。
第7の実施形態は、第6の実施形態の変形例である。
第8の実施形態も、本開示の第1の態様に係るチップ状半導体素子に関する。
第9の実施形態は、本開示の第1の態様に係る半導体装置やチップ状半導体素子に関する。
第10の実施形態は、本開示の第1の態様に係る半導体装置に関する。
第11の実施形態は、本開示の第1の態様に係るチップ状半導体素子に関する。
本開示に係る第12の実施形態は、上述した各実施形態によって得られる半導体装置を搭載した電子機器である。電子機器の概略構成を図26に示す。
以上、本開示の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
配線基板と、
配線基板上にフリップチップ実装されたチップ状半導体素子と、
を備えており、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられており、
チップ状半導体素子は、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置された後にリフロー処理が施されることによって、配線基板上にフリップチップ実装されている、
半導体装置。
[A2]
チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する、
上記[A1]に記載の半導体装置。
[A3]
チップ状半導体素子は、配線基板に設けられたハンダバンプとチップ状半導体素子に設けられたハンダバンプとがリフロー処理によって融合することによって、配線基板に対して位置出しがされた状態で実装される、
上記[A1]または[A2]に記載の半導体装置。
[A4]
アンダーフィル材は配線基板上に一括塗布される、
上記[A1]ないし[A3]のいずれかに記載の半導体装置。
[A5]
アンダーフィル材はフラックス機能を有する、
上記[A1]ないし[A4]のいずれかに記載の半導体装置。
[A6]
チップ状半導体素子の面における突起物が配置される領域には、一定の密度で突起物が設けられている、
上記[A1]ないし[A5]のいずれかに記載の半導体装置。
[A7]
チップ状半導体素子の面における突起物が配置される領域には、領域内の位置に応じた異なる密度で突起物が設けられている、
上記[A1]ないし[A5]のいずれかに記載の半導体装置。
[A8]
チップ状半導体素子の面の隣接する突起物間の間隙が突起物が配置される領域を横切るように設けられている、
上記[A7]に記載の半導体装置。
[A9]
チップ状半導体素子の面の中央領域における突起物の密度は、中央領域を囲む周辺領域における突起物の密度よりも高い、
上記[A7]または[A8]に記載の半導体装置。
[A10]
チップ状半導体素子の面には、同一形状の突起物が設けられている、
上記[A1]ないし[A9]のいずれかに記載の半導体装置。
[A11]
チップ状半導体素子の面には、形状の異なる複数種の突起物が設けられている、
上記[A1]ないし[A9]のいずれかに記載の半導体装置。
[A12]
チップ状半導体素子の面には、高さの異なる複数種の突起物が設けられている、
上記[A11]に記載の半導体装置。
[A13]
チップ状半導体素子の面の突起物は、チップ状半導体素子の面から離れるほど形状が小さくなるように形成されている、
上記[A1]ないし[A12]のいずれかに記載の半導体装置。
[A14]
チップ状半導体素子の面の突起物は対称形状である、
上記[A1]ないし[A13]のいずれかに記載の半導体装置。
[A15]
チップ状半導体素子の面の突起物は非対称形状である、
上記[A1]ないし[A13]のいずれかに記載の半導体装置。
アンダーフィル材が塗布されている配線基板上にフリップチップ実装されるチップ状半導体素子であって、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられている、
チップ状半導体素子。
[B2]
チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する、
上記[B1]に記載のチップ状半導体素子。
[B3]
チップ状半導体素子の面における突起物が配置される領域には、一定の密度で突起物が設けられている、
上記[B1]または[B2]に記載のチップ状半導体素子。
[B4]
チップ状半導体素子の面における突起物が配置される領域には、領域内の位置に応じた異なる密度で突起物が設けられている、
上記[B1]ないし[B3]のいずれかに記載のチップ状半導体素子。
[B5]
隣接する突起物間の間隙が突起物が配置される領域を横切るように設けられている、
上記[B4]に記載のチップ状半導体素子。
[B6]
チップ状半導体素子の面の中央領域における突起物の密度は、中央領域を囲む周辺領域における突起物の密度よりも高い、
上記[B4]または[B5]に記載のチップ状半導体素子。
[B7]
チップ状半導体素子の面には、同一形状の突起物が設けられている、
上記[B1]ないし[B6]のいずれかに記載のチップ状半導体素子。
[B8]
チップ状半導体素子の面には、形状の異なる複数種の突起物が設けられている、
上記[B1]ないし[B6]のいずれかに記載のチップ状半導体素子。
[B9]
高さの異なる複数種の突起物が設けられている、
上記[B8]に記載のチップ状半導体素子。
[B10]
突起物は、チップ状半導体素子の面から離れるほど形状が小さくなるように形成されている、
上記[B1]ないし[B9]のいずれかに記載のチップ状半導体素子。
[B11]
突起物は対称形状である、
上記[B1]ないし[B10]のいずれかに記載のチップ状半導体素子。
[B12]
突起物は非対称形状である、
上記[B1]ないし[B10]のいずれかに記載のチップ状半導体素子。
配線基板と配線基板上にフリップチップ実装されたチップ状半導体素子とから成る半導体装置を備えた電子機器であって、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられており、
チップ状半導体素子は、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置された後にリフロー処理が施されることによって、配線基板上にフリップチップ実装されている、
電子機器。
[C2]
チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する、
上記[C1]に記載の電子機器。
[C3]
チップ状半導体素子は、配線基板に設けられたハンダバンプとチップ状半導体素子に設けられたハンダバンプとがリフロー処理によって融合することによって、配線基板に対して位置出しがされた状態で実装される、
上記[C1]または[C2]に記載の電子機器。
[C4]
アンダーフィル材は配線基板上に一括塗布される、
上記[C1]ないし[C3]のいずれかに記載の電子機器。
[C5]
アンダーフィル材はフラックス機能を有する、
上記[C1]ないし[C4]のいずれかに記載の電子機器。
[C6]
チップ状半導体素子の面における突起物が配置される領域には、一定の密度で突起物が設けられている、
上記[C1]ないし[C5]のいずれかに記載の電子機器。
[C7]
チップ状半導体素子の面における突起物が配置される領域には、領域内の位置に応じた異なる密度で突起物が設けられている、
上記[C1]ないし[C5]のいずれかに記載の電子機器。
[C8]
チップ状半導体素子の面の隣接する突起物間の間隙が突起物が配置される領域を横切るように設けられている、
上記[C7]に記載の電子機器。
[C9]
チップ状半導体素子の面の中央領域における突起物の密度は、中央領域を囲む周辺領域における突起物の密度よりも高い、
上記[C7]または[C8]に記載の電子機器。
[C10]
チップ状半導体素子の面には、同一形状の突起物が設けられている、
上記[C1]ないし[C9]のいずれかに記載の電子機器。
[C11]
チップ状半導体素子の面には、形状の異なる複数種の突起物が設けられている、
上記[C1]ないし[C9]のいずれかに記載の電子機器。
[C12]
チップ状半導体素子の面には、高さの異なる複数種の突起物が設けられている、
上記[C11]に記載の電子機器。
[C13]
チップ状半導体素子の面の突起物は、チップ状半導体素子の面から離れるほど形状が小さくなるように形成されている、
上記[C1]ないし[C12]のいずれかに記載の電子機器。
[C14]
チップ状半導体素子の面の突起物は対称形状である、
上記[C1]ないし[C13]のいずれかに記載の電子機器。
[C15]
チップ状半導体素子の面の突起物は非対称形状である、
上記[C1]ないし[C13]のいずれかに記載の電子機器。
配線基板と対向する側の面に複数のハンダバンプと絶縁性材料から成る複数の突起物とが設けられているチップ状半導体素子を、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置した後、リフロー処理を施すことによって配線基板上にフリップチップ実装する工程を含む、
半導体装置の製造方法の製造方法。
[D2]
チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する、
上記[D1]に記載の半導体装置の製造方法。
[D3]
チップ状半導体素子は、配線基板に設けられたハンダバンプとチップ状半導体素子に設けられたハンダバンプとがリフロー処理によって融合することによって、配線基板に対して位置出しがされた状態で実装される、
上記[D1]または[D2]に記載の半導体装置の製造方法。
[D4]
アンダーフィル材を配線基板上に一括塗布する、
上記[D1]ないし[D3]のいずれかに記載の半導体装置の製造方法。
[D5]
アンダーフィル材はフラックス機能を有する、
上記[D1]ないし[D4]のいずれかに記載の半導体装置の製造方法。
[D6]
チップ状半導体素子の面における突起物が配置される領域には、一定の密度で突起物が設けられている、
上記[D1]ないし[D5]のいずれかに記載の半導体装置の製造方法。
[D7]
チップ状半導体素子の面における突起物が配置される領域には、領域内の位置に応じた異なる密度で突起物が設けられている、
上記[D1]ないし[D5]のいずれかに記載の半導体装置の製造方法。
[D8]
チップ状半導体素子の面の隣接する突起物間の間隙が突起物が配置される領域を横切るように設けられている、
上記[D7]に記載の半導体装置の製造方法。
[D9]
チップ状半導体素子の面の中央領域における突起物の密度は、中央領域を囲む周辺領域における突起物の密度よりも高い、
上記[D7]または[D8]に記載の半導体装置の製造方法。
[D10]
チップ状半導体素子の面には、同一形状の突起物が設けられている、
上記[D1]ないし[D9]のいずれかに記載の半導体装置の製造方法。
[D11]
チップ状半導体素子の面には、形状の異なる複数種の突起物が設けられている、
上記[D1]ないし[D9]のいずれかに記載の半導体装置の製造方法。
[D12]
チップ状半導体素子の面には、高さの異なる複数種の突起物が設けられている、
上記[D11]に記載の半導体装置の製造方法。
[D13]
チップ状半導体素子の面の突起物は、チップ状半導体素子の面から離れるほど形状が小さくなるように形成されている、
上記[D1]ないし[D12]のいずれかに記載の半導体装置の製造方法。
[D14]
チップ状半導体素子の面の突起物は対称形状である、
上記[D1]ないし[D13]のいずれかに記載の半導体装置の製造方法。
[D15]
チップ状半導体素子の面の突起物は非対称形状である、
上記[D1]ないし[D13]のいずれかに記載の半導体装置の製造方法。
Claims (19)
- 配線基板と、
配線基板上にフリップチップ実装されたチップ状半導体素子と、
を備えており、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられており、
チップ状半導体素子は、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置された後にリフロー処理が施されることによって、配線基板上にフリップチップ実装されている、
半導体装置。 - チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する、
請求項1に記載の半導体装置。 - チップ状半導体素子は、配線基板に設けられたハンダバンプとチップ状半導体素子に設けられたハンダバンプとがリフロー処理によって融合することによって、配線基板に対して位置出しがされた状態で実装される、
請求項1に記載の半導体装置。 - アンダーフィル材は配線基板上に一括塗布される、
請求項1に記載の半導体装置。 - アンダーフィル材はフラックス機能を有する、
請求項1に記載の半導体装置。 - アンダーフィル材が塗布されている配線基板上にフリップチップ実装されるチップ状半導体素子であって、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられている、
チップ状半導体素子。 - チップ状半導体素子は、チップ状半導体素子がフリップチップ実装された状態において先端が配線基板に達しないように形成されている突起物を有する、
請求項6に記載のチップ状半導体素子。 - チップ状半導体素子の面における突起物が配置される領域には、一定の密度で突起物が設けられている、
請求項6に記載のチップ状半導体素子。 - チップ状半導体素子の面における突起物が配置される領域には、領域内の位置に応じた異なる密度で突起物が設けられている、
請求項6に記載のチップ状半導体素子。 - 隣接する突起物間の間隙が突起物が配置される領域を横切るように設けられている、
請求項9に記載のチップ状半導体素子。 - チップ状半導体素子の面の中央領域における突起物の密度は、中央領域を囲む周辺領域における突起物の密度よりも高い、
請求項9に記載のチップ状半導体素子。 - チップ状半導体素子の面には、同一形状の突起物が設けられている、
請求項6に記載のチップ状半導体素子。 - チップ状半導体素子の面には、形状の異なる複数種の突起物が設けられている、
請求項6に記載のチップ状半導体素子。 - 高さの異なる複数種の突起物が設けられている、
請求項13に記載のチップ状半導体素子。 - 突起物は、チップ状半導体素子の面から離れるほど形状が小さくなるように形成されている、
請求項6に記載のチップ状半導体素子。 - 突起物は対称形状である、
請求項6に記載のチップ状半導体素子。 - 突起物は非対称形状である、
請求項6に記載のチップ状半導体素子。 - 配線基板と配線基板上にフリップチップ実装されたチップ状半導体素子とから成る半導体装置を備えた電子機器であって、
配線基板と対向する側のチップ状半導体素子の面には、複数のハンダバンプと、絶縁性材料から成る複数の突起物とが設けられており、
チップ状半導体素子は、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置された後にリフロー処理が施されることによって、配線基板上にフリップチップ実装されている、
電子機器。 - 配線基板と対向する側の面に複数のハンダバンプと絶縁性材料から成る複数の突起物とが設けられているチップ状半導体素子を、温度上昇に伴い粘度が低下する特性を有するアンダーフィル材が配線基板上に塗布された状態でアンダーフィル材を介して配線基板と対向するように配置した後、リフロー処理を施すことによって配線基板上にフリップチップ実装する工程を含む、
半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017027830 | 2017-02-17 | ||
JP2017027830 | 2017-02-17 | ||
PCT/JP2018/001566 WO2018150809A1 (ja) | 2017-02-17 | 2018-01-19 | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2018150809A1 true JPWO2018150809A1 (ja) | 2019-12-12 |
Family
ID=63170137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018568057A Pending JPWO2018150809A1 (ja) | 2017-02-17 | 2018-01-19 | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20200006207A1 (ja) |
JP (1) | JPWO2018150809A1 (ja) |
KR (1) | KR20190117514A (ja) |
CN (1) | CN110383440A (ja) |
TW (1) | TWI759413B (ja) |
WO (1) | WO2018150809A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11562952B2 (en) | 2021-01-29 | 2023-01-24 | Cirrus Logic, Inc. | Chip scale package |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134653A (ja) * | 2002-10-11 | 2004-04-30 | Sharp Corp | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 |
JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
JP2007324418A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
WO2010146884A1 (ja) * | 2009-06-16 | 2010-12-23 | シャープ株式会社 | 半導体チップおよびその実装構造 |
US20120212918A1 (en) * | 2011-02-22 | 2012-08-23 | Micro Systems Engineering Gmbh | Electrical Component Having an Electrical Connection Arrangement and Method for the Manufacture Thereof |
JP2012243947A (ja) * | 2011-05-19 | 2012-12-10 | Powertech Technology Inc | 非アレイバンプのフリップチップモールドの構造体及び方法 |
JP2013243333A (ja) * | 2012-04-24 | 2013-12-05 | Tadatomo Suga | チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 |
JP2014130993A (ja) * | 2012-11-28 | 2014-07-10 | Waseda Univ | 積層構造体の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09275162A (ja) * | 1996-04-02 | 1997-10-21 | Nippon Motorola Ltd | 半導体装置 |
JPH11111768A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置の製造方法 |
US7138653B1 (en) * | 2000-06-08 | 2006-11-21 | Micron Technology, Inc. | Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers |
TW456008B (en) * | 2000-09-28 | 2001-09-21 | Siliconware Precision Industries Co Ltd | Flip chip packaging process with no-flow underfill method |
US6632704B2 (en) * | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
JP3922882B2 (ja) | 2000-12-28 | 2007-05-30 | 東レエンジニアリング株式会社 | チップの実装方法 |
JP2004288785A (ja) * | 2003-03-20 | 2004-10-14 | Sony Corp | 導電突起の接合構造及び接合方法 |
US7652374B2 (en) * | 2006-07-31 | 2010-01-26 | Chi Wah Kok | Substrate and process for semiconductor flip chip package |
JP4888650B2 (ja) * | 2007-01-11 | 2012-02-29 | セイコーエプソン株式会社 | 半導体装置及び電子デバイスの製造方法 |
JP2008270257A (ja) | 2007-04-16 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
TWI422068B (zh) * | 2011-02-18 | 2014-01-01 | Univ Nat Cheng Kung | 粗化方法及具粗化表面之發光二極體製備方法 |
US8710654B2 (en) * | 2011-05-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
-
2018
- 2018-01-19 KR KR1020197022975A patent/KR20190117514A/ko not_active Application Discontinuation
- 2018-01-19 WO PCT/JP2018/001566 patent/WO2018150809A1/ja active Application Filing
- 2018-01-19 US US16/484,581 patent/US20200006207A1/en not_active Abandoned
- 2018-01-19 JP JP2018568057A patent/JPWO2018150809A1/ja active Pending
- 2018-01-19 CN CN201880011114.2A patent/CN110383440A/zh active Pending
- 2018-01-30 TW TW107103153A patent/TWI759413B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134653A (ja) * | 2002-10-11 | 2004-04-30 | Sharp Corp | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 |
JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
JP2007324418A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
WO2010146884A1 (ja) * | 2009-06-16 | 2010-12-23 | シャープ株式会社 | 半導体チップおよびその実装構造 |
US20120212918A1 (en) * | 2011-02-22 | 2012-08-23 | Micro Systems Engineering Gmbh | Electrical Component Having an Electrical Connection Arrangement and Method for the Manufacture Thereof |
JP2012243947A (ja) * | 2011-05-19 | 2012-12-10 | Powertech Technology Inc | 非アレイバンプのフリップチップモールドの構造体及び方法 |
JP2013243333A (ja) * | 2012-04-24 | 2013-12-05 | Tadatomo Suga | チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 |
JP2014130993A (ja) * | 2012-11-28 | 2014-07-10 | Waseda Univ | 積層構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018150809A1 (ja) | 2018-08-23 |
CN110383440A (zh) | 2019-10-25 |
TW201832335A (zh) | 2018-09-01 |
US20200006207A1 (en) | 2020-01-02 |
TWI759413B (zh) | 2022-04-01 |
KR20190117514A (ko) | 2019-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5240625B2 (ja) | フリップチップパッケージおよびフリップチップパッケージの製造方法 | |
EP1589570A1 (en) | Semiconductor device and process for producing the same | |
TWI786337B (zh) | 覆晶薄膜及其製造方法 | |
JP5453678B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP5569676B2 (ja) | 電子部品の実装方法 | |
JP2000260819A (ja) | 半導体装置の製造方法 | |
JP2000323624A (ja) | 半導体装置およびその製造方法 | |
JP7189672B2 (ja) | 半導体装置及びその製造方法 | |
WO2018150809A1 (ja) | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 | |
JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP5556808B2 (ja) | 電子装置、基板および電子装置の製造方法 | |
CN111584395B (zh) | 利于芯片底封胶爬胶高度均匀的处理方法和处理系统 | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP2009188275A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール | |
JP2005085931A (ja) | 半導体チップ及びその実装回路基板 | |
JP4752717B2 (ja) | モジュールの製造方法 | |
KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP2015220291A (ja) | 半導体装置及びその製造方法 | |
JP5577734B2 (ja) | 電子装置および電子装置の製造方法 | |
JP2011199208A (ja) | 回路基板およびこれを用いた半導体装置 | |
TW201306197A (zh) | 以金屬柱銲接為晶片連接之半導體封裝構造 | |
KR101156175B1 (ko) | 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법 | |
JP5104149B2 (ja) | 半導体装置およびその製造方法 | |
TW201537713A (zh) | 薄膜覆晶封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201222 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220823 |