JP2008270257A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008270257A JP2008270257A JP2007107070A JP2007107070A JP2008270257A JP 2008270257 A JP2008270257 A JP 2008270257A JP 2007107070 A JP2007107070 A JP 2007107070A JP 2007107070 A JP2007107070 A JP 2007107070A JP 2008270257 A JP2008270257 A JP 2008270257A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- thermal expansion
- expansion coefficient
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体素子を基板上にフリップチップ実装し、両者の間に樹脂部材を充填してなる半導体装置において、フィラーを少なくして樹脂部材の注入性を上げたとしても、接続信頼性を良好に維持できるようにする。
【解決手段】半導体素子10と基板20とを、バンプ30を介して電気的に接合し、半導体素子10と基板20との隙間に樹脂よりなる樹脂部材40を充填してなる半導体装置において、樹脂部材40の内部に、樹脂部材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材50を配置した。
【選択図】図1
【解決手段】半導体素子10と基板20とを、バンプ30を介して電気的に接合し、半導体素子10と基板20との隙間に樹脂よりなる樹脂部材40を充填してなる半導体装置において、樹脂部材40の内部に、樹脂部材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材50を配置した。
【選択図】図1
Description
本発明は、半導体素子を基板上にフリップチップ実装してなる半導体装置およびその製造方法に関する。
従来より、この種の半導体装置としては、半導体素子と基板とを、バンプを介して電気的に接合し、続いて、半導体素子と基板との隙間に樹脂よりなる樹脂部材、いわゆるアンダーフィルを充填してなるものが提案されている(たとえば、特許文献1参照)。
特開平11−274235号公報
ここで、樹脂部材は、バンプによる接続部の信頼性向上のために半導体素子と電子回路基板との間に充填される。通常の樹脂部材は、バンプ接続部に発生する応力を低減させるため、材料の熱膨張係数を低くする目的で、樹脂材料に一般的にはシリカなどの無機材料よりなるフィラーを混ぜている。
しかしながら、このフィラーを入れすぎると粘度が増加し、樹脂部材の注入性が低下するため、樹脂部材中にボイドや未充填の部分が発生する。逆に、樹脂部材中のフィラーを少なくして注入性を上げた場合、今度は樹脂部材の熱膨張係数が高くなり、接続信頼性が低下する。すなわち、注入性と接続信頼性との両面から考えると、樹脂部材に求められる特性は相反するということである。
本発明は、上記問題に鑑みてなされたものであり、半導体素子を基板上にフリップチップ実装し、両者の間に樹脂部材を充填してなる半導体装置において、フィラーを少なくして樹脂部材の注入性を上げたとしても、接続信頼性を良好に維持できるようにすることを目的とする。
上記目的を達成するため、本発明は、半導体素子(10)と基板(20)とを、バンプ(30)を介して電気的に接合し、半導体素子(10)と基板(20)との隙間に樹脂よりなる樹脂部材(40)を充填してなる半導体装置において、樹脂部材(40)の内部に、樹脂部材(40)の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材(50)を配置したことを特徴とする。
それによれば、樹脂部材(40)の一部が、当該樹脂部材(40)の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料により置き換えられた形となり、樹脂部材(40)中のフィラーを少なくして樹脂部材(40)の注入性を上げたとしても、半導体素子(10)と基板(20)との隙間全体では、低い熱膨張係数を維持することができ、接続信頼性を良好に維持できる。
ここで、上記部材(50)を構成する固体材料の熱膨張係数を、半導体素子(10)の熱膨張係数と基板(20)の熱膨張係数との間の範囲の値とすることが好ましく、それによれば、半導体素子(10)と基板(20)との間の熱膨張係数差による応力を、固体材料よりなる部材(50)を介して緩和しやすい。
また、樹脂部材(40)を構成する樹脂中には、無機材料よりなるフィラーが含まれていないものであってもよい。このように、含まれていないものでも、上記した効果が発揮される。
また、半導体素子(10)と基板(20)とを、バンプ(30)を介して電気的に接合し、半導体素子(10)と基板(20)との隙間に樹脂よりなる樹脂部材(40)を充填し、樹脂部材(40)の内部に、上記固体材料よりなる部材(50)を配置してなる半導体装置の製造方法において、固体材料よりなる部材(50)を、半導体素子(10)および基板(20)のどちらか一方に配置した後、半導体素子(10)のバンプ(30)を介した実装、および、樹脂部材(40)の充填を行うようにすればよい。
それによれば、上記特徴を有する半導体装置を適切に製造可能な製造方法を提供することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るフリップチップ実装構造体としての半導体装置100の概略断面構成を示す図である。
図1は、本発明の第1実施形態に係るフリップチップ実装構造体としての半導体装置100の概略断面構成を示す図である。
この半導体装置100は、大きくは、半導体素子10と基板20とがバンプ30を介して電気的に接合され、半導体素子10と基板20との隙間に樹脂よりなる樹脂部材としてのアンダーフィル材40が充填されてなる。
半導体素子10は、フリップチップ実装を行えるものであるならば特に限定するものではないが、具体的には、一般的なシリコン半導体チップにトランジスタ素子などを形成してなるICチップなどである。
この半導体素子10の一面(図1中の下面)には、半導体素子10の電極11が設けられている。この電極11はアルミニウムなどよりなり、この電極11にはバンプ30が接続されている。
このバンプ30は、フリップチップに適用される一般的なものであり、たとえばAuやCuなどよりなる。また、バンプ30の形成についても、一般的な方法により行える。ここでは、電極11およびバンプ30は、一般的なものと同じく、半導体素子10の一面における周辺部に環状に複数個配置されている。
基板20としては、同じくフリップチップ実装が可能なものであるならば、各種の電子回路基板を適用できる。たとえば、基板20としては、プリント基板などの有機基板、アルミナ配線基板などのセラミック基板が挙げられ、さらには、シリコン基板などであってもよい。
この基板20の一面(図1中の上面)には、ランド21が設けられている。このランド21は、この種の半導体装置において一般的に用いられるCuや厚膜導体など、各種の配線材料よりなる。
そして、半導体素子10の上記一面と基板20の上記一面とが対向して、これら半導体素子10および基板20が配置されており、バンプ30を介して、両者10、20が電気的・機械的に接合されている。ここで、バンプ30の接続は、たとえば熱圧着やはんだ付けなどにより行える。
そして、アンダーフィル材40は、この種の半導体装置に用いられるアンダーフィル材料よりなり、たとえばエポキシ樹脂などよりなる。ここでは、アンダーフィル材40には、通常のものと同じくシリカなどの無機材料よりなるフィラーが含まれていてもよいが、全く含まれなくてもよい。
このようなフリップチップ実装構造体としての半導体装置100において、本実施形態では、さらに、半導体素子10と基板20との間、すなわち、アンダーフィル材40の内部に、アンダーフィル材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材50が配置されている。この部材50を以下、固体部材50という。
この固体部材50は、具体的には、半導体素子10の一面におけるバンプ30の内周側の部位に対して、エポキシ樹脂やシリコン樹脂などの接着剤により接着されたシリコンの板材である。
なお、固体部材50を構成する固体材料としては、アンダーフィル材40の熱膨張係数よりも低い熱膨張係数の値を持つものであればよく、シリコン以外にも、ガラス板、セラミック板、金属板、あるいは、無機物と有機物との複合材料などであってもよい。
本実施形態によれば、アンダーフィル材40の一部が、当該アンダーフィル材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料により置き換えられた形となる。本実施形態では、図1に示されるように、バンプ30がない部分に固体部材50を配置し、使用するアンダーフィル材40を極力少なくして、実質的にバンプ接続部だけを覆うようにしている。
そのため、アンダーフィル材40中の無機フィラーを少なく、もしくは、全く含まないものとして、アンダーフィル材40の注入性を上げたとしても、半導体素子10と基板20との隙間全体では、平均して低い熱膨張係数を維持することができ、接続信頼性を良好に維持することができる。
たとえば、無機フィラーが入っていないアンダーフィル材40の熱膨張係数(α)は50〜100ppm/℃程度であるが、本実施形態のように、バンプ30がない部分に、α=3ppm/℃であるシリコンよりなる固体部材50を配置すると、半導体素子10と基板20の隙間の充填材料すなわちアンダーフィル材40と固体部材50を含めた材料の平均のαは、10〜30ppm/℃程度にまで低くすることができる。
こうして、上記図1のような構成にすることにより、無機フィラーがあまり入っていない、もしくは全く含まない注入性の良好なアンダーフィル材料を使用しても、バンプ接続部に発生する応力を低減できると同時に、無機フィラーがあまり入っていないため、アンダーフィル材40に関してボイドや未充填は発生しにくい。
さらに、本実施形態では、好ましい形態として、固体材料の熱膨張係数は、半導体素子10の熱膨張係数と基板20の熱膨張係数との間の範囲の値であることが望ましい。これは、半導体素子10と基板20との間の熱膨張係数差による応力が、固体部材50を介して緩和されやすくなるためである。
このことは、固体材料の熱膨張係数が、半導体素子10と同じ値、基板20と同じ値も含みつつ、これら両者10、20の熱膨張係数の値の間の範囲にあれば好ましいということである。
たとえば、本実施形態の半導体装置100において、この種の一般的な半導体装置と同じく、熱膨張係数が、半導体素子10の方が基板20よりも低い場合には、この好ましい形態は、固体材料の熱膨張係数が、半導体素子10の値以上であって基板20の値以下であることを意味する。
逆に、本実施形態の半導体装置100において、熱膨張係数が、基板20の方が半導体素子10よりも低い場合には、固体材料の熱膨張係数が、基板20の値以上であって半導体素子10の値以下であることを意味する。さらに、半導体素子10と基板20とで熱膨張係数が同じ場合には、固定材料の熱膨張係数もこれら半導体素子10および基板20の熱膨張係数と同じ値であることを意味する。
ただし、この種の半導体装置では、基板の熱膨張係数が半導体素子の熱膨張係数よりも小さいことは、まず、あり得ないのが現状である。そこで、この現状に照らせば、上記固体材料の熱膨張係数は、半導体素子10の値以上であって基板20の値以下であるといってもよい。
次に、本実施形態の半導体装置100の製造方法について、図2を参照して述べる。図2は、本製造方法の工程図であり、各工程におけるワークを断面的に示したものである。
まず、図2(a)に示されるように、バンプ30を有する半導体素子10を用意し、この半導体素子10の一面におけるバンプ30の内周側の部位に、固体部材50を接着して取り付ける。
次に、図2(b)に示されるように、固定部材50が付いた半導体素子10の一面と基板20の一面とを対向させる。そして、図2(c)に示されるように、固体部材50を介して、半導体素子10を基板20の一面上に搭載し、上記した熱圧着やはんだなどによってバンプ30を介した接合を行う。
その後は、図2(d)に示されるように、半導体素子10の端部から、半導体素子10と基板20との隙間へアンダーフィル材40を注入して硬化させれば、本実施形態の半導体装置100ができあがる。なお、図2(d)および上記図1に示されるように、固体部材50と基板20との隙間は、注入性に優れたアンダーフィル材40により隙間なく充填される。
このように、本実施形態の製造方法によれば、半導体素子10と基板20とを、バンプ30を介して電気的に接合し、半導体素子10と基板20との隙間にアンダーフィル材40を充填してなり、アンダーフィル材40の内部に固体部材50を配置してなる半導体装置100の製造方法において、固体部材50を半導体素子10に配置し、その後、固体部材50を介して、半導体素子10と基板20とを対向させてバンプ30による接合を行い、続いて、半導体素子10と基板20との隙間にアンダーフィル材40を充填する製造方法が提供される。
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置101の製造方法を示す工程図であり、各工程におけるワークを断面的に示したものである。上記図2に示される製造方法では、固体部材50を半導体素子10側に先に取り付けたが、本実施形態では、基板20側に先に固体部材50を取り付ける方法を示す。
図3は、本発明の第2実施形態に係る半導体装置101の製造方法を示す工程図であり、各工程におけるワークを断面的に示したものである。上記図2に示される製造方法では、固体部材50を半導体素子10側に先に取り付けたが、本実施形態では、基板20側に先に固体部材50を取り付ける方法を示す。
まず、図3(a)に示されるように、基板20の一面におけるバンプ30の内周側となる部位に、固体部材50を接着して取り付ける。次に、図3(b)に示されるように、固定部材50が付いた基板20の一面と半導体素子10の一面とを対向させる。
そして、図3(c)、(d)に示されるように、上記第1実施形態と同様に、固体部材50を介して、半導体素子10を基板20の一面上に搭載してバンプ30を介した接合を行い、その後、半導体素子10と基板20との隙間へアンダーフィル材40を充填する。こうして、本実施形態の半導体装置101ができあがる。
このように、本実施形態の製造方法によれば、半導体素子10と基板20とを、バンプ30を介して電気的に接合し、半導体素子10と基板20との隙間にアンダーフィル材40を充填してなり、アンダーフィル材40の内部に固体部材50を配置してなる半導体装置101の製造方法において、固体部材50を基板20に配置し、その後、固体部材50を介して、半導体素子10と基板20とを対向させてバンプ30による接合を行い、続いて、半導体素子10と基板20との隙間にアンダーフィル材40を充填する製造方法が提供される。
なお、図3(d)に示されるように、本実施形態では、固体部材50と半導体素子10との隙間は、注入性に優れたアンダーフィル材40により隙間なく充填される。この本実施形態の半導体装置101によっても、上記第1実施形態の半導体装置と同様の作用効果が期待できる。
(第3実施形態)
図4は、本発明の第3実施形態に係る半導体装置の製造方法の要部工程を示す概略断面図であり、固体部材50の設置工程におけるワークを断面的に示したものである。
図4は、本発明の第3実施形態に係る半導体装置の製造方法の要部工程を示す概略断面図であり、固体部材50の設置工程におけるワークを断面的に示したものである。
上述したように、固体部材50を構成する固体材料としては、アンダーフィル材40の熱膨張係数よりも低い熱膨張係数の値を持つものであれば、無機物と有機物との複合材料であってもよい。
具体的に、この複合材料としては、エポキシ樹脂にシリカやガラスなどよりなるフィラーを含有させたものが挙げられ、その比率は、たとえば、樹脂とフィラーとの合計を100%としたとき樹脂30%、フィラー70%程度である。
そして、この場合、上記各実施形態の製造方法のように、当該複合材料を固体の状態で半導体素子10または基板20に接着などにより取り付けてもよいが、それ以外にも、当該取り付けは以下のようなもう一つの方法でもよい。
すなわち、もう一つの方法では、基板20上に無機フィラーを高充填した樹脂材料を、上記バンプ30が乗らない部分に、印刷もしくはスタンプなどの工法で塗布し、その後、硬化する。これにより、基板20への固体部材50の配置が行われる。その後は、図示しない上記半導体素子10を基板20上にフリップチップ実装し、上記アンダーフィル材40の充填を行えば、本実施形態における半導体装置ができあがる。
本実施形態の半導体装置は、たとえば、上記した図3(d)に示されるものと同様の形状となる。なお、図4では、基板20に、上記複合材料よりなる固体部材50を取り付ける例を示したが、半導体素子10に取り付ける場合も同様である。
このように、本実施形態によれば、固体部材50を無機フィラーを含有した樹脂材料よりなるものとし、この樹脂材料を、半導体素子10および基板20のどちらか一方に印刷工法によって形成することにより、固体部材50の配置を行う、という製造方法が提供されることになる。
(他の実施形態)
なお、固体部材50としては、アンダーフィル材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材であればよく、上記実施形態に示した材料、形状に限定されるものではない。
なお、固体部材50としては、アンダーフィル材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材であればよく、上記実施形態に示した材料、形状に限定されるものではない。
また、半導体装置としては、半導体素子と基板とがバンプを介して電気的に接合され、半導体素子と基板との隙間にアンダーフィル材が充填されているものであればよい。
そして、このような半導体装置において、当該半導体素子と基板との隙間に充填されるアンダーフィル材の一部を上記固体部材に置き換えることで、上記各実施形態のように、含有されるフィラーを少なく、もしくは0にしてアンダーフィル材の注入性を上げたとしても、接続信頼性を良好に維持できるものである。
10…半導体素子、20…基板、30…バンプ、
40…樹脂部材としてのアンダーフィル材、50…固体部材。
40…樹脂部材としてのアンダーフィル材、50…固体部材。
Claims (4)
- 半導体素子(10)と基板(20)とがバンプ(30)を介して電気的に接合され、前記半導体素子(10)と前記基板(20)との隙間に樹脂よりなる樹脂部材(40)が充填されている半導体装置において、
前記樹脂部材(40)の内部に、前記樹脂部材(40)の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材(50)が配置されていることを特徴とする半導体装置。 - 前記固体材料の熱膨張係数は、前記半導体素子(10)の熱膨張係数と前記基板(20)の熱膨張係数との間の範囲の値であることを特徴とする請求項1に記載の半導体装置。
- 前記樹脂部材(40)を構成する前記樹脂中には、無機材料よりなるフィラーが含まれていないことを特徴とする請求項1または2に記載の半導体装置。
- 請求項1ないし3のいずれか1つに記載の半導体装置を製造する半導体装置の製造方法において、
前記固体材料よりなる部材(50)を、前記半導体素子(10)および前記基板(20)のどちらか一方に配置し、
その後、前記固体材料よりなる部材(50)を介して、前記半導体素子(10)と前記基板(20)とを対向させて、前記バンプ(30)による接合を行い、続いて、前記半導体素子(10)と前記基板(20)との隙間に前記樹脂部材(40)を充填することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007107070A JP2008270257A (ja) | 2007-04-16 | 2007-04-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007107070A JP2008270257A (ja) | 2007-04-16 | 2007-04-16 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008270257A true JP2008270257A (ja) | 2008-11-06 |
Family
ID=40049422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007107070A Withdrawn JP2008270257A (ja) | 2007-04-16 | 2007-04-16 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008270257A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109115391A (zh) * | 2017-06-26 | 2019-01-01 | 上海微联传感科技有限公司 | 一种mems压力传感器 |
KR20190117514A (ko) | 2017-02-17 | 2019-10-16 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치, 칩형상 반도체 소자, 반도체 장치를 구비한 전자 기기 및 반도체 장치의 제조 방법 |
-
2007
- 2007-04-16 JP JP2007107070A patent/JP2008270257A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190117514A (ko) | 2017-02-17 | 2019-10-16 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치, 칩형상 반도체 소자, 반도체 장치를 구비한 전자 기기 및 반도체 장치의 제조 방법 |
CN109115391A (zh) * | 2017-06-26 | 2019-01-01 | 上海微联传感科技有限公司 | 一种mems压力传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1463104A2 (en) | Overmolded electronic package including circuit-carrying substrate | |
WO2014112167A1 (ja) | モジュールおよびその製造方法 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
US7450395B2 (en) | Circuit module and circuit device including circuit module | |
WO2007072616A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
JP2010123914A (ja) | 電子制御装置 | |
JP2007281129A (ja) | 積層型半導体装置 | |
JP2009130363A (ja) | 高信頼半導体装置の生産方法及びシステム | |
WO2006080351A9 (ja) | 半導体装置およびその製造方法 | |
WO2004112129A1 (ja) | 電子装置 | |
JP2008277823A (ja) | フリップチップパッケージ及びその製造方法 | |
JP2008270257A (ja) | 半導体装置およびその製造方法 | |
JP2007227608A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2001307555A (ja) | 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板 | |
JP2015032697A (ja) | 電子回路モジュール、及び電子回路モジュール用基板 | |
US20230335507A1 (en) | Chip packaging structure and method for manufacturing same | |
JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
JP5286948B2 (ja) | 基板および電子装置の製造方法 | |
JP2007123789A (ja) | 電子モジュールにおける電子部品実装構造 | |
JP2003124402A (ja) | 半導体パッケージおよびその製造方法 | |
JP2008124248A (ja) | 半導体装置 | |
JP2008270511A (ja) | 電子装置 | |
JP2009129975A (ja) | 半導体装置及びその製造方法 | |
JP4935248B2 (ja) | 混成集積回路装置、および混成集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |