JP2001170797A - はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 - Google Patents
はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法Info
- Publication number
- JP2001170797A JP2001170797A JP2000218046A JP2000218046A JP2001170797A JP 2001170797 A JP2001170797 A JP 2001170797A JP 2000218046 A JP2000218046 A JP 2000218046A JP 2000218046 A JP2000218046 A JP 2000218046A JP 2001170797 A JP2001170797 A JP 2001170797A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- electronic circuit
- soldering
- solder
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
置間隔の狭ピッチ化等に対しても、十分な接合強度をも
って対応し得るはんだ付け用フラックス及びはんだペー
スト及びはんだ付け方法を提供する。 【解決手段】 フラックス3は、接着性樹脂と、硬化剤
とを含有する。このフラックスまたはこれを含有するは
んだペーストを、部品搭載基板1の上に塗布し、電子部
品4を搭載し、はんだ付けする。
Description
ックス、はんだぺ一スト、電子部品装置、電子回路モジ
ュール、電子回路装置、及び、はんだ付け方法に関す
る。
んだ付けに当たっては、周知のように、フラックスが用
いられる。フラックスの主な機能は、部品搭載基板に設
けられた金属導体及び部品のはんだ付け用金属の表面の
酸化皮膜を除去し、はんだの濡れ性を向上させることに
ある。フラックスとしては、ロジンを主成分とするもの
が最もよく知られている。ロジンには、アビエチン酸、
レボビマル酸等のカルボン酸が含まれており、カルボキ
シル基の働きにより、はんだ付けされる金属表面の酸化
膜を除去する。
外、印刷性の向上及び仮止め強度を得る目的で、溶剤、
可塑剤またはチキソ剤等の各種の添加物が配合される。
例えば、特開平11−121915号公報は、粘性を、
アルコール添加によって調整するタイプのフラックスを
開示している。
規定されているRMA(ハロゲンフリー)系フラックス
も知られている。このフラックスの場合、リフロー後、
フラックス等の洗浄工程が省略される。
はんだ付けされた部品の接着に関与せず、はんだ接合
は、はんだ金属の溶融接合によって達成される。従っ
て、はんだ付けされる金属間の接合強度は、はんだ接合
面積に依存する。
実装が進むにつれ、部品が小型化され、部品の配置間隔
が狭ピッチ化され、これに伴い、はんだ接合面積の狭小
化が急速に進展しつつあり、現段階でも、既に、十分な
はんだ付け強度を確保することが困難になっている。し
かも、実装の高密度化、部品の小型化及び部品の配置間
隔の狭ピッチ化は、更に進展する傾向にあり、はんだ接
合面積のみによってはんだ接合強度を確保する従来手段
では、この技術動向に対応することが、ますます困難に
なる傾向にある。
して、はんだのフィレット部を形成し、部品の端子と部
品搭載基板上の導体(ランドまたははんだバンプ)との
はんだ接合面積を拡大する手段が採られている。ところ
が、高密度実装においては、フィレット部の接合面積も
小さくなってしまうため、フィレット部による接合強度
の増大手段も採りにくい。
では、両面実装タイプの部品搭載基板を用い、部品搭載
基板の一面上に高温はんだを用いて部品をはんだ付け
(通炉)した後、他面に部品を搭載し、再び通炉する。
従って、部品搭載基板の他面側における部品のはんだ付
けに当たっては、一面側の高温はんだよりも低い融点を
持つ低温はんだを用いてはんだ付けする必要がある。従
来、はんだの融点はPbの含有量によって調整するのが
一般的であった。
を含有しないはんだ(Pbフリーはんだ)が要求され、
そのようなはんだ組成の開発が盛んに行われている。し
かし、Pbフリーはんだで、従来の高温はんだに匹敵す
る高温融点のはんだ組成は、現在のところ、実用化され
ていない。理由として、Pbフリーはんだ自体の融点が
220℃前後と、共晶はんだに比較し、約40℃も上昇
するため、Pb以外の代替組成が見つからないからであ
る。このため、両面実装タイプの部品搭載基板におい
て、両面側で用いられるはんだの融点差を十分にとるこ
とができず、部品を部品搭載基板上に実装する際、部品
が浮動し、または脱落する等の不具合が生じる。
ュールにおいては、半導体チップをチップ搭載基板には
んだ付けした後、封止剤を接合界面に流し込み、半導体
チップと、チップ搭載基板とを封止剤で接着固定する作
業が付加される。
渣が残っていると、フラックスのために、封止剤が半導
体チップと基板との間の界面に十分に到達せず、接着力
が発揮できない。そこで、封止剤を注入する前、フラッ
クスを洗浄する工程が付加される。フラックスの洗浄
は、通常、揮発性有機溶剤を用い、数回に分けて行なわ
れる。ところが、環境保全等の目的から、揮発性有機溶
剤の使用が規制されており、フラックスの洗浄工程は、
コストおよび環境保全の両面から、負担の大きい工程と
なっている。
モジュールをマザー基板に搭載して、電子回路装置を構
成する場合、チップ搭載基板にセラミックを用い、マザ
ー基板に有機樹脂基板を用いた組み合わせにおいては、
搭載後の熱衝撃試験などにおいて、セラミック基板及び
有機樹脂基板の熱膨張率の違いから、はんだ接合部に収
縮応力が集中し、クラックが入り易く、接合寿命が短い
とされている。よってはんだ接合強度向上を図るため、
封止剤の注入を行ないたいが、マザー基板全体を、フラ
ックス洗浄工程及び封止剤注入工程に付することは、か
なりのコストアップを招くため、実際には行われていな
い。
の高密度化、部品の小型化及び部品の配置間隔の狭ピッ
チ化等に対しても、十分な接合強度をもって対応し得る
はんだ付け用フラックス及びはんだペースト及びはんだ
付け方法を提供することである。
プの部品搭載基板において、両面側で用いられるはんだ
の融点差を十分にとらなくとも、部品の浮動または脱落
等の不具合を確実に阻止し得るはんだ付け用フラックス
及びはんだペースト及びはんだ付け方法を提供すること
である。
ス洗浄工程を必要とせず、製造コストの安価な電子部品
装置、電子回路モジュール及び電子回路装置を提供する
ことである。
合寿命を、従来よりも著しく長期化させた高信頼度の電
子部品装置、電子回路モジュール及び電子回路装置を提
供することである。
ため、本発明に係るはんだ付け用フラックスは、接着性
樹脂と硬化剤とを含有する。
と、硬化剤とを含有するから、はんだ付け後に、接着性
樹脂を、部品搭載基板と部品を固定する接着剤として機
能させることができる。このため、衝撃や熱ストレスに
対し、部品の剥離、脱落を防ぎ、はんだ接合の信頼性を
向上させることができる。この点、はんだ付け後に、接
着機能を持たない従来のロジン系フラックスと著しく異
なる。
ることにより、フィレット部がなくても、十分な固着強
度を確保できる。このため、部品搭載基板上に形成され
る部品接続用導体(ランド)に、フィレット部を生じさ
せるための領域を設ける必要がなくなるので、実装密度
を向上させることが可能となる。
樹脂としては、多数の樹脂材料から、温度に応じて、高
い接着力を示す樹脂を選択し、これを接着性樹脂として
用いることができる。従って、両面実装タイプの部品搭
載基板の1面目に本発明に係るフラックスを用いて、部
品をはんだ付けした後、部品搭載基板の2面目に通常の
共晶はんだを用い、リフロー炉を通炉した場合でも、1
面目に搭載された部品がシフティング、マンハッタン現
象(部品立ち現象)または脱落等の不具合を起こすこと
はない。勿論、1面目及び2面目の両はんだ付け処理に
おいて、本発明に係るフラックスを用いることができ
る。
ストの形態を採ることができる。このようなフラックス
は、印刷、ディスペンサー塗布、スプレー、はけ塗り等
の手段によって、部品搭載基板等に容易に塗布できる。
い接着性樹脂は、熱硬化性樹脂である。熱硬化性樹脂の
具体例としては、エポキシ樹脂、フェノール樹脂、ポリ
イミド樹脂、シリコン樹脂または変性樹脂またはアクリ
ル樹脂から選択された少なくとも1種を挙げることがで
きる。例示された樹脂材料の種類及び配合量は、接着温
度帯及び目標とする皮膜硬度等に応じて選択することが
できる。
あればよい。好ましくは、カルボン酸を含む。カルボン
酸を含む硬化剤は、熱硬化性樹脂に対する硬化作用のみ
ならず、はんだ付けされる金属表面の酸化膜を除去する
フラックス作用も兼ね備える。
及びチキソ剤等を含んでいてもよい。溶剤は、接着性樹
脂の硬化温度及び硬化速度を調整すると共に、塗布形態
に応じて粘度を調整するために加えられる。可塑剤及び
チキソ剤も、塗布形態に応じて、粘度を調整するために
加えられる。溶剤、可塑剤及びチキソ剤等は、その使用
目的に合うように、配合量が選択される。
還元作用をもたらす有機酸、カルボン酸、溶剤または硬
化剤を封入したマイクロカプセルの形態であってもよ
い。
粉末と混合して、はんだペーストを構成するために用い
ることもできる。はんだ粉末は、Sn、Cu、Ag、S
b、Pb、In、Zn及びBiから選択することができ
る。Pbフリーのはんだペーストを得る場合には、はん
だ粉末はPb以外のはんだ粉末で構成する。
いた電子部品装置、電子回路モジュール及び電子回路装
置を開示する。まず、本発明に係る電子部品装置は、少
なくとも1つの電子部品と、部品搭載基板と、はんだ付
け用フラックスとを含む。前記電子部品は、部品搭載基
板の上にはんだ付けされている。前記はんだ付け用フラ
ックスは、接着性樹脂と、硬化剤とを含有し、前記電子
部品と前記部品搭載基板との間に介在し、両者を接着し
ている。
介在するはんだ付け用フラックスは、接着性樹脂と、硬
化剤とを含有しており、接着剤として機能する。このは
んだ付け用フラックスは洗浄する必要がなく、そのまま
接着はんだ付け用フラックスとして用いることができ
る。従って、フラックス洗浄工程を必要とせず、製造コ
ストの安価な電子部品装置を得ることができる。しか
も、はんだ付け用フラックスは、接着性樹脂と、硬化剤
とを含有しており、接着剤として機能するから、はんだ
接合寿命を、従来よりも著しく長期化させた高信頼度の
電子部品装置を得ることができる。
は、半導体チップと、チップ搭載基板と、はんだ付け用
フラックスとを含む。前記半導体チップは、少なくとも
1つの半導体素子を含み、チップ搭載基板の上にはんだ
付けされている。前記はんだ付け用フラックスは、接着
性樹脂と、硬化剤とを含有し、前記半導体チップと前記
チップ搭載基板との間に介在し、両者を接着している。
の間に介在するはんだ付け用フラックスは、接着性樹脂
と、硬化剤とを含有しており、接着剤として機能する。
このはんだ付け用フラックスは洗浄する必要がなく、そ
のまま接着はんだ付け用フラックスとして用いることが
できる。従って、フラックス洗浄工程を必要とせず、製
造コストの安価な電子回路モジュールを得ることができ
る。しかも、はんだ付け用フラックスは、接着性樹脂
と、硬化剤とを含有しており、接着剤として機能するか
ら、はんだ接合寿命を、従来よりも著しく長期化させた
高信頼度の電子回路モジュールを得ることができる。
回路モジュールと、マザー基板と、はんだ付け用フラッ
クスとを含む。前記電子回路装置は、前記マザー基板上
にはんだ付けされている。前記はんだ付け用フラックス
は、接着性樹脂と、硬化剤とを含有し、前記半導体チッ
プと前記マザー基板との間に介在し、両者を接着してい
る。このはんだ付け用フラックスは洗浄する必要がな
く、そのまま接着はんだ付け用フラックスとして用いる
ことができる。従って、フラックス洗浄工程を必要とし
ないから、製造コストの安価な電子回路装置を得ること
ができる。しかも、はんだ付け用フラックスは、接着性
樹脂と、硬化剤とを含有しており、接着剤として機能す
るから、はんだ接合寿命を、従来よりも著しく長期化さ
せた高信頼度の電子回路装置を得ることができる。
はんだペーストを用いたはんだ付け方法についても開示
する。
はカルボン酸の無水物を使用した。熱硬化性樹脂及び硬
化剤の配合比は重量比で1:1とした。また、粘性を確
保するために、少量の溶剤及びチクソ剤を配合した。
め、はんだバンプ21、22を施した部品搭載基板1
(図1(a)参照)の上に塗布(図1(b)参照)し
た。次に、図1(c)に示すように、長さ1mm、幅
0.5mmのチップ状の電子部品4を搭載した。電子部
品4は、基体40の相対する両端に端部電極41、42
を有し、端部電極41、42がはんだバンプ21、22
上に位置するようにして、部品搭載基板1上に配置し
た。電子部品4を搭載した部品搭載基板1を、リフロー
炉に通炉し、電子部品4の基体40の両端に設けられた
端部電極41、42をはんだバンプ21、22にはんだ
接合した。これにより、本発明に係る電子部品装置が得
られる。フラックス3は、電子部品4と部品搭載基板1
との間に生じる間隔に充填され、接着性はんだ付け用フ
ラックスとして機能する。得られた電子部品装置につい
て、図2に示すように、電子部品4を横方向F1に押
し、部品横押し強度を測定した。
に従って部品を搭載し、はんだ付け処理を行い、次に、
図2に示した試験方法に従い、部品横押し強度を測定し
た。
図3に示すように、従来のロジンフラックスを用いた比
較例1の横押し強度平均値は800g程度であったが、
本発明に係るフラックスを使用した実施例1では、平均
値1600g程度の横押し強度を得ることができた。
る間隔に充填されているフラックスは、接着性樹脂と、
硬化剤とを含有しており、接着性接着剤として機能す
る。このフラックス(はんだ付け用フラックス)3は洗
浄する必要がなく、そのまま接着はんだ付け用フラック
スとして用いることができる。従って、フラックス洗浄
工程を必要としない製造コストの安価な電子部品装置を
得ることができる。しかも、フラックス3で構成される
はんだ付け用フラックスは、接着性樹脂と、硬化剤とを
含有しており、接着性はんだ付け用フラックスとして機
能するから、はんだ接合寿命を、従来よりも著しく長期
化させた高信頼度の電子部品装置を得ることができる。
し、はんだぺーストを調製した。はんだ粉末に対するフ
ラックスの配合量は10wt%とした。このはんだペー
ストを用いて、チップ部品を部品搭載基板上にはんだ付
けした。図4(a)〜(c)は部品搭載基板の詳細と、
部品搭載基板に対するチップ部品のはんだ付け工程を示
す部分断面図である。部品搭載基板1は、Cu膜51
(52)、Ni膜61(62)及びAu膜71(72)
を順次に積層して形成した2つのランドを有する。
本発明に係るはんだペースト81(82)を塗布した
(図4(a)参照)。はんだペースト81(82)の塗
布に当たっては、厚み100μmのメタルマスクを用い
て印刷した。メタルマスクの開口寸法は0.5mm×
0.3mmとし、電子部品4の搭載されるランド寸法と
同寸法とした。
に、長さ1mm、幅0.5mmの電子部品4を搭載(図
4(b)参照)し、リフロー炉に通炉することにより、
電子部品4を部品搭載基板1上にはんだ付けした(図4
(c)参照)。これにより、本発明に係る電子部品装置
が得られる。
強度を測定した。図4(c)において、参照符号3は、
はんだペースト81(82)に含まれていた本発明に係
るフラックスを示し、端部電極41、42の外側でフィ
レット状になる。
ーストを用い、チップ部品を部品搭載基板にはんだ付け
した。はんだ粉末に対するロジン系フラックスの配合量
は10wt%とした。
と、部品搭載基板に対するチップ部品のはんだ付け工程
を示す部分断面図である。図示するように、部品搭載基
板1は、Cu膜51(52)、Ni膜61(62)及び
Au膜71(72)を順次に積層した2つのランドを有
する。この部品搭載基板1のランドの上に、ロジン系フ
ラックスを含有するはんだペースト91(92)を塗布
した(図5(a)参照)。
んだペースト91(92)の上に、長さ1mm、幅0.
5mmの電子部品4を搭載(図5(b)参照)し、リフ
ロー炉に通炉することにより、電子部品4を部品搭載基
板1上にはんだ付けした(図5(c)参照)。この後、
図2に示した方法に従って、部品横押し強度を測定し
た。
強度試験の結果を示す図である。図示するように、比較
例2の横押し強度の平均値は600g程度であったが、
実施例2では平均値1500g程度の強度を得ることが
できた。
し、はんだぺ一ストを調製した。はんだ粉末に対するフ
ラックスの配合量は、20〜45wt%まで増やした。
て、電子部品4を部品搭載基板1に搭載し、はんだ付け
した。図7を参照して具体的に述べると、部品搭載基板
1は、Cu膜51(52)、Ni膜61(62)及びA
u膜71(72)を順次に積層して形成した2つのラン
ドを有する(図7(a)参照)。
本発明に係るはんだペースト81(82)を塗布した
(図7(a)参照)。はんだペースト81(82)の塗
布に当たっては、厚み100μmのメタルマスクを用い
て印刷した。メタルマスクの開口寸法は0.5mm×
0.3mmとし、電子部品4の搭載されるランド寸法と
同寸法とした。
に、長さ1mm、幅0.5mmの電子部品4を搭載(図
7(b)参照)し、リフロー炉に通炉することにより、
電子部品4を部品搭載基板1上にはんだ付けした(図7
(c)参照)。これにより、本発明に係る電子部品装置
が得られる。
ある。図8は図7(c)の8ー8線に沿った断面図であ
る。実施例3では、意図的にフラックス含有量を増やし
たはんだぺ一ストを用いたものであるが、実質、はんだ
量が少なくて済み、電子部品4は、図8に示すように、
傾斜することなく、正常な状態ではんだ付けされた。図
7(c)及び図10において、参照符号3は、はんだペ
ースト81(82)に含まれていた本発明に係るフラッ
クスを示し、端部電極41、42の外側でフィレット状
になる。
はんだペーストを用いたことにより、はんだ付け後の電
子部品4の周辺を、フラックスが覆い、部品横押し強度
の向上も認められた。このように、はんだぺ一スト中の
フラックス含有率を故意に向上させることにより、はん
だ厚みを、はんだぺ一ストによって制御も可能となる。
特に、フラックスの含有量が35wt%以上の領域で、
斜めはんだ付けを回避し、かつ、従来品と同等以上の接
合強度を得ることができた。
ペーストを用い、図9に従って、電子部品4を部品搭載
基板1に搭載し、はんだ付けした。図9を参照して具体
的に述べると、部品搭載基板1は、Cu膜51(5
2)、Ni膜61(62)及びAu膜71(72)を順
次に積層して形成した2つのランドを有する(図9
(a)参照)。
ロジン系フラックス含有のはんだペースト91(92)
を塗布した(図9(a)参照)。はんだペースト91
(92)の塗布に当たっては、厚み100μmのメタル
マスクを用いて印刷した。メタルマスクの開口寸法は
0.5mm×0.3mmとし、電子部品4の搭載される
ランド寸法と同寸法とした。
に、長さ1mm、幅0.5mmの電子部品4を搭載(図
9(b)参照)し、リフロー炉に通炉することにより、
電子部品4を部品搭載基板1上にはんだ付けした(図9
(c)参照)。
示す通りである。図10は図9(c)の10ー10線に
沿った部分断面図である。図10に示すように、従来の
ロジン系フラックス含有はんだぺ一ストではんだ付けし
たものは、はんだ量が多すぎ、電子部品4が斜めにはん
だ付けされた。図9(c)及び図10において、参照符
号93は、はんだペースト91(92)に含まれていた
ロジン系フラックスを示す。
して、液状エポキシ樹脂を用い、硬化剤としてアビエチ
ン酸(カルボン酸)を用いた。液状エポキシ樹脂に対
し、アビエチン酸を、表1に示す重量比で配合した。こ
のフラックスを基板上に塗布し、230℃のリフロー炉
に通炉し、樹脂硬化膜について検証した。
t%に対し、アビエチン酸1wt%の配合比のとき、硬
い硬化膜となり、最も良好な結果が得られる。その他の
配合比では、硬化しなかったり、ゲル状になったり、あ
るいは弾性硬化膜になったりするので、適当でない。リ
フロー温度に対しては、エポキシ樹脂の配合比、或い
は、エポキシ樹脂の分子量、官能基数を変え、硬化剤
(カルボン酸)の種類を検討すれば、任意の温度で、所
望の硬化膜(接着性)を得ることができる。
し、はんだペーストを調製した。はんだ粉末としては、
Sn(96.5)Ag(3.5)を用いた。フラックス
の含有量は25wt%とした。これを実施例5とする。
てチップ部品をはんだ付けした場合、及び、従来のロジ
ン系はんだペーストを用いてチップ部品をはんだ付けし
た場合について、リフロー温度と部品横押し強度との関
係を示す図である。図において、曲線L1は実施例5の
はんだペーストを用いた場合の特性、曲線L2は従来の
ロジン系はんだペーストを用いた場合の特性である。
るはんだぺ一ストは、220〜260℃のリフロー温度
範囲において、従来のロジン系はんだペーストよりも高
い接合強度を示す。特に、リフロー温度230℃以上で
高い接合強度を確保することができた。
を部品搭載基板にはんだ付けし、本発明に係る電子部品
装置を得た。この後、部品搭載基板とチップ部品の端子
極の接合性について観察したところ、フラックスを含有
するはんだペーストは、ロジン系はんだペーストと同様
の接合性を有していた。因に、従来の導電性接着剤や異
方性導電ぺ一ストを上記フラックスと同様に評価した場
合、部品搭載基板と部品の端子との接合は得られなかっ
た。
電子部品4を搭載する例を示したが、部品搭載基板1の
両面に電子部品4を搭載することができる。この場合、
部品搭載基板1の一面上に、本発明に係るはんだペース
トによるはんだ付け処理を実行した後、部品搭載基板1
の他面上で、本発明に係るはんだペーストとは異なるは
んだ、例えば、従来のロジン系はんだペーストを用い
て、電子部品4をはんだ付けすることができる。これと
は異なって、部品搭載基板1の両面側において、本発明
に係るはんだペーストを用いて、電子部品4をはんだ付
けすることもできる。何れの場合も、電子部品4がシフ
ティング、マンハッタン現象(部品立ち現象)または脱
落等の不具合を起こすことはない。
回路モジュールは、既に述べた電子部品装置との対比に
おいて、電子部品が、半導体チップに置き換わる点、及
び、部品搭載基板がチップ搭載基板に置き換わる点を除
けば、本質的に異なる点はない。換言すれば、本発明に
係る電子回路モジュールの基本構成は、実質的に、電子
部品装置に開示されている。用いられる半導体チップに
は、特に限定はない。半導体チップには、一般には、半
導体素子(図示しない)または受動回路素子が含まれ
る。チップサイズパッケージ(CSP)と称される電子
回路モジュールも、当然用いることができる。
の正面部分断面図である。図示された電子回路モジュー
ルは、半導体チップ100と、チップ搭載基板200
と、はんだ付け用フラックス400とを含む。図示され
た半導体チップ100は、下面等の適当な位置に、適当
数の端子電極110、120が形成してあって、この端
子電極110、120を、はんだ210、220によっ
て、チップ搭載基板200の上のランド230、240
に接合してある。
板、有機樹脂基板またはそれらの組み合わせによって構
成することができる。チップ搭載基板200の内部に
は、一般に、単層または複数層の導体パターン、及び、
厚み方向に設けられたビヤホール等が形成されている。
導体パターンは、単に、回路引き回しのために備えられ
る他、キャパシタまたはインダクタ等を構成するために
備えられることもある。
樹脂と、硬化剤とを含有し、半導体チップ100と、チ
ップ搭載基板200との間に介在し、両者を接着してい
る。はんだ付け用フラックス400は接着剤として機能
する。
クス400は、半導体チップ100とチップ搭載基板2
00との間の隙間を、ほぼ埋めるように充填されてい
る。
ス400は洗浄する必要がなく、そのまま接着剤として
用いることができる。従って、フラックス洗浄工程を必
要とせず、製造コストの安価な電子回路モジュールを得
ることができる。しかも、はんだ付け用フラックスは、
接着性樹脂と、硬化剤とを含有しており、接着剤として
機能するから、はんだ接合寿命を、従来よりも著しく長
期化させた高信頼度の電子回路モジュールを得ることが
できる。
イズパッケ−ジ)等の電子回路モジュールのはんだ付け
方法を説明する図である。このはんだ付け方法は、図1
に示したはんだ付け方法を、電子回路モジュールのはん
だ付けに適用したものに相当する。既に述べたように、
接着性樹脂と、硬化剤とを含有するフラックス400
を、予め、はんだバンプ210、220を形成したチッ
プ搭載基板200の上に塗布する。はんだバンプ21
0、220はチップ搭載基板200の表面に設けられた
ランド230、240の上に形成されている。フラック
ス400の詳細は、既に述べた通りである。
半導体チップ100を搭載する。半導体チップ100
は、端子電極110、120がはんだバンプ210、2
20上に位置するようにして、チップ搭載基板200上
に配置する。その後、半導体チップ100を搭載したチ
ップ搭載基板200を、リフロー炉に通炉し、半導体チ
ップ100の基体40の両端に設けられた端子電極11
0、120をはんだバンプ210、220にはんだ接合
する。これにより、図12に示した電子回路モジュール
が得られる。
の別の例を示す正面部分断面図である。図において、図
12に図示された構成部分と同一の構成部分には、同一
の参照符号を付してある。図示実施例において、はんだ
付け用フラックス400は、半導体チップ100とチッ
プ搭載基板200との間に介在し、はんだバンプ21
0、220の周りで、両者を接着している。
0は洗浄する必要がなく、そのまま接着剤として用いる
ことができる。従って、フラックス洗浄工程を必要とせ
ず、製造コストの安価な電子回路モジュールを得ること
ができる。しかも、はんだ付け用フラックスは、接着性
樹脂と、硬化剤とを含有しており、接着剤として機能す
るから、はんだ接合寿命を、従来よりも著しく長期化さ
せた高信頼度の電子回路モジュールを得ることができ
る。
ルのはんだ付け方法を説明する図である。このはんだ付
け方法は、図4〜8に示したはんだ付け方法を、電子回
路モジュールのはんだ付けに適用したものに相当する。
既に述べた組成のはんだ粉末含有フラックス410、4
20を、予め、チップ搭載基板200の表面に設けられ
たランド230、240の上に塗布する。
半導体チップ100を搭載する。半導体チップ100
は、端子電極110、120がはんだ粉末含有フラック
ス410、420上に位置するようにして、チップ搭載
基板200上に配置する。半導体チップ100を搭載し
たチップ搭載基板200を、リフロー炉に通炉し、半導
体チップ100の両端に設けられた端子電極110、1
20をはんだ粉末含有フラックス410、420に含ま
れるはんだ成分によりはんだ接合する。
410、420に含まれる接着性樹脂及び硬化剤が、半
導体チップ100とチップ搭載基板200との間に介在
し、はんだバンプ210、220の周りで、両者を接着
する。これにより、図14に示した電子回路モジュール
が得られる。図15において、はんだ粉末含有フラック
ス410、420の量を増加させることにより、図12
に図示したように、はんだ付け用フラックス400が、
半導体チップ100とチップ搭載基板200との間の隙
間を、ほぼ埋めるように充填した構造を実現することも
できる。
明する。
ぺ一ストを調製した。
フタル酸を質量比1対1で混合し、溶剤を10質量%添
加したもの はんだ粉末:Sn−3.5Ag 上記はんだ粉末に対し、上記フラックスを、10質量%
の割合で添加した。はんだ粉末の組成はリフロー温度に
応じて選択できるもので、他の組成系でもよい。また、
フラックスの配合量も任意に選択できる。
ぺ一ストを、スクリーン印刷法により、有機系チップ搭
載基板上に塗布した。スクリーン印刷に当たっては、メ
タルマスタ厚み100μmのスクリーンを用いた。
る半導体チップを有機系チップ搭載基板上に載せ、リフ
ロー炉に通炉した。リフロー温度は、最高温度240℃
とし、220℃以上の通炉時間を30秒とした。
用いない従来品を用意した。
ル、及び、2種の従来電子回路モジュールを熱衝撃試験
に付した。熱衝撃試験は、(一55℃)を0.5時間保
持し、次に(+125℃)を0.5時間保持し、これを
1サイクルとし、2000サイクルまで行った。その後
に、はんだ接続部分における直流抵抗(RDC)を測定
した。
る。図16において、横軸に熱衝撃サイクル(サイク
ル)を採り、縦軸にRDC(Ω)を採ってある。特性L
11は封止剤を用いない従来品の特性、特性L12は封
止剤を用いた従来品の特性、特性L13は本発明に係る
実施例7の特性である。
来品は、特性L11で示されているように、1500サ
イクルを越えると、RDCが急激に増大しており、RD
Cが劣化している。これに対して、本発明に係る実施例
7は、特性L13で示されるように、2000サイクル
を経過してもRDCの劣化は見られなかった。これは、
封止剤を用いた従来品の特性L12と同等の特性であ
る。
は、既に述べた電子部品装置との対比において、電子部
品が、電子回路モジュールに置き換わる点、及び、部品
搭載基板がマザー基板に置き換わる点を除けば、本質的
に異なる点はない。換言すれば、本発明に係る電子回路
装置の基本構成は、実質的に、電子部品装置に開示され
ている。
部分断面図である。図示された電子回路装置は、電子回
路モジュール300と、マザー基板500と、はんだ付
け用フラックス600とを含む。
の電子回路モジュールを用いることもできるが、好まし
くは、図12、14に示した構造のものを用いる。電子
回路モジュール300は、下面等の適当な位置に、適当
数の端子電極250、260が形成してあって、この端
子電極250、260を、はんだバンプ510、520
によって、マザー基板500の上のランド530、54
0に接合してある。
機樹脂基板またはそれらの組み合わせによって構成する
ことができる。マザー基板500の内部には、単層また
は複数層の導体パターン、及び、厚み方向に設けられた
ビヤホール等が形成されることがある。導体パターン
は、単に、回路引き回しのために備えられる他、キャパ
シタまたはインダクタ等を構成するために備えられるこ
ともある。
樹脂と、硬化剤とを含有し、電子回路モジュール300
と、マザー基板500との間に介在し、両者を接着して
いる。はんだ付け用フラックス600は、接着剤として
機能する。図示実施例において、はんだ付け用フラック
ス600は、電子回路モジュール300とマザー基板5
00との間の隙間を、ほぼ埋めるように充填されてい
る。
必要がなく、そのまま接着剤として用いることができ
る。従って、フラックス洗浄工程を必要とせず、製造コ
ストの安価な電子回路装置を得ることができる。しか
も、はんだ付け用フラックスは、接着性樹脂と、硬化剤
とを含有しており、接着剤として機能するから、はんだ
接合寿命を、従来よりも著しく長期化させた高信頼度の
電子回路装置を得ることができる。
んだ付け方法を説明する図である。このはんだ付け方法
は、図1に示したはんだ付け方法を、電子回路装置のは
んだ付けに適用したものに相当する。既に述べたよう
に、接着性樹脂と、硬化剤とを含有するフラックス60
0を、予め、はんだバンプ510、520を形成したマ
ザー基板500の上に塗布する。フラックス600はは
んだ粉末を含有しない。
500の表面に設けられたランド530、540の上に
形成されている。そして、このマザー基板500の上に
電子回路モジュール300を搭載する。電子回路モジュ
ール300は、端子電極250、260がはんだバンプ
510、520上に位置するようにして、マザー基板5
00上に配置する。電子回路モジュール300を搭載し
たマザー基板500を、リフロー炉に通炉し、電子回路
モジュール300の端子電極250、260をはんだバ
ンプ510、520にはんだ接合する。これにより、図
17に示した電子回路装置が得られる。
例を示す正面部分断面図である。図において、図17に
図示された構成部分と同一の構成部分には、同一の参照
符号を付してある。図示実施例において、はんだ付け用
フラックス600は、電子回路モジュール300とマザ
ー基板500との間に介在し、はんだバンプ510、5
20の周りで、両者を接着している。
0は洗浄する必要がなく、そのまま接着剤として用いる
ことができる。従って、フラックス洗浄工程を必要とせ
ず、製造コストの安価な電子回路装置を得ることができ
る。しかも、はんだ付け用フラックス600は、はんだ
粉末を含む他、接着性樹脂と、硬化剤とを含有してお
り、接着剤として機能するから、はんだ接合寿命を、従
来よりも著しく長期化させた高信頼度の電子回路装置を
得ることができる。
んだ付け方法を説明する図である。このはんだ付け方法
は、図4〜8に示したはんだ付け方法を、電子回路装置
のはんだ付けに適用したものに相当する。既に述べた組
成にて調製したはんだ粉末含有フラックス610、62
0を、予め、マザー基板500の表面に設けられたラン
ド530、540の上に塗布する。そして、このマザー
基板500の上に電子回路モジュール300を搭載す
る。電子回路モジュール300は、端子電極250、2
60がはんだ粉末含有フラックス610、620上に位
置するようにして、マザー基板500上に配置する。
たマザー基板500を、リフロー炉に通炉し、電子回路
モジュール300に設けられた端子電極250、260
をはんだ粉末含有フラックス610、620に含まれる
はんだ成分によりはんだ接合する。はんだ粉末含有フラ
ックス610、620に含まれる接着性樹脂及び硬化剤
が、電子回路モジュール300とマザー基板500との
間に介在し、はんだバンプ510、520の周りで、両
者を接着する。これにより、図19に示した電子回路装
置が得られる。図20において、はんだ粉末含有フラッ
クス610、620の量を増加させることにより、図1
7に図示したように、はんだ付け用フラックス600
が、電子回路モジュール300とマザー基板500との
間の隙間を、ほぼ埋めるように充填した構造を実現する
こともできる。
ぺ一ストを調製した。
フタル酸を質量比1対1で混合し、溶剤を10質量%添
加したもの はんだ粉末:Sn−3.5Ag 上記はんだ粉末に対し、上記フラックスを、10質量%
の割合で添加した。はんだ粉末の組成はリフロー温度に
応じて選択できるもので、他の組成系でもよい。また、
フラックスの配合量も任意に選択できる。
用いた。電子回路モジュールは、有機系のチップ搭載基
板を用い、その上に半導体チップを搭載したものを用い
た。有機系チップ搭載基板の下面に備えられた端子電極
の表面には、有機系マザー基板とはんだ付けが可能なよ
うに、Auめっき処理を施した。
ぺ一ストを、スクリーン印刷法により、有機系チップ搭
載基板上に塗布した。スクリーン印刷に当たっては、メ
タルマスタ厚み100μmのスクリーンを用いた。
ー基板上に載せ、リフロー炉に通炉した。リフロー温度
は、最高温度240℃とし、220℃以上の通炉時間を
30秒とした。
板とした他は、実施例8と同様にして、電子回路装置を
製造した。
って構成し、この電子回路モジュールを、従来のフラッ
クスを用いて、有機系マザー基板にはんだ付けした。有
機系チップ搭載基板の下面に備えられた端子電極の表面
には、有機系マザー基板とはんだ付けが可能なように、
Auめっき処理を施した。
によって構成し、この電子回路モジュールを、従来のフ
ラックスを用いて、有機系マザー基板にはんだ付けし
た。セラミック系チップ搭載基板の下面に備えられた端
子電極の表面には、有機系マザー基板とはんだ付けが可
能なように、Auめっき処理を施した。
ュール、及び、比較例8、9に係る従来電子回路モジュ
ールを熱衝撃試験に付した。熱衝撃試験は、(一55
℃)を0.5時間保持し、次に(+125℃)を0.5
時間保持し、これを1サイクルとし、2000サイクル
まで行った。その後に、はんだ接続部分における直流抵
抗(RDC)を測定した。
る。図21において、横軸に熱衝撃サイクル(サイク
ル)を採り、縦軸にRDC(Ω)を採ってある。特性L
21は比較例9の特性、特性L22は実施例8、9及び
比較例8の特性である。
ップ搭載基板がセラミック材料でなり、マザー基板が有
機材料でなる比較例9は、特性L21で示されているよ
うに、1000サイクルを越えると、RDCが急激に増
大し、RDCが劣化する。これに対して、本発明に係る
実施例8、9は、特性L22で示されるように、200
0サイクルを経過してもRDCの劣化は見られなかっ
た。特に、実施例9の特性L22と、比較例9の特性L
21との対比から明らかなように、電子回路モジュール
のチップ搭載基板を、セラミック基板とし、マザー基板
を有機樹脂基板とした場合、従来は著しいRDCの劣化
を招いていた(特性L21参照)が、本発明によれば、
このような基板の組み合わせにおいても、RDCの劣化
を阻止できる(特性L22参照)という優れた効果が得
られる。
に含まれる接着性樹脂を利用して、電子部品を部品搭載
基板に接着する。この後、電子部品と部品搭載基板とが
接着された状態で、はんだ付けの状態を検査する検査工
程に付される。はんだ付け不良の場合、部品搭載基板か
ら電子部品を取り外し、その電子部品を、再度、部品搭
載基板にはんだ付けしたい。もし、部品搭載基板から電
子部品を取り外すことができないならば、電子部品及び
部品搭載基板は、廃棄することになり、コストの増大ま
たは歩留まりの低下を招く。そこで、本発明のフラック
ス及びはんだペーストは、はんだ付けの後で部品搭載基
板から電子部品を取り外すことのできるものであること
が好ましい。
bを含有しないはんだ(Pbフリーはんだ)が導入され
つつあり、様々な組成のはんだ成分が利用されるように
なっている。はんだ成分は、その組成により、融点が異
なるので、利用するはんだ成分の組成に応じて、様々な
値のリフロー温度を設定しなければならない。このた
め、設定される任意のリフロー温度に応じて接着性樹脂
を硬化できる技術が必要である。
んだ付けする場合を例にとって説明したが、半導体チッ
プをチップ搭載基板にはんだ付けする場合、及び、電子
回路モジュールをマザー基板にはんだ付けする場合も同
様である。
ス及びはんだペーストの構成を開示する。まず、フラッ
クスにおいて、硬化剤は、少なくとも2種のカルボン酸
を含み、これらのカルボン酸は、互いに異なる融点を有
する。融点の低いカルボン酸は、リフロー温度で硬化剤
として機能する。また、融点の高いカルボン酸は、リフ
ロー温度より高いリペア温度で接着性樹脂の粘度を低下
させる。
昇させると、融点の高いカルボン酸も溶融し、接着性樹
脂の粘度が低下するので、部品搭載基板から電子部品を
取り外すことができる。従って、接着機能を保持しなが
ら、従来のロジンフラックスと同様に電子部品をリペア
することができる。このような組成の接着性フラックス
は、電子回路モジュール等の高価な大型パッケージ品を
はんだ付けする場合、特に有益である。
混合することにより、接着性樹脂の熱硬化温度を変える
ことができる。従って、任意のリフロー温度で接着性樹
脂を硬化できるようになり、利用するはんだ成分の融点
に合わせてリフロー温度を変更できるようになる。
たは混合比を変更することによっても、接着性樹脂の熱
硬化温度を変えることができ、同様な作用及び効果が得
られる。
ラックスと、はんだ粉末とを含む。従って、このはんだ
ペーストも、上述の構成のフラックスと同様な作用及び
効果を得られる。
具体的に説明する。まず、リペア性に優れたフラックス
及びはんだペーストを得るため、次のような実験1を行
った。
によるリペア性の獲得 熱硬化性樹脂としてビスフェノールAを用いた。硬化剤
としては、2種類のカルボン酸、具体的には、アジピン
酸とピメリット酸とを用いた。アジピン酸及びピメリッ
ト酸はカルボン酸の範疇に含まれる。アジピン酸とピメ
リット酸とは、融点が互いに異なる。具体的には、アジ
ピン酸の融点は153℃、ピメリット酸の融点は279
℃である。ビスフェノールAとアジピン酸とピメリット
酸とを、下記の表2に示す配合比(質量%)で配合し、
サンプル1〜4のフラックスを調製した。サンプル1〜
4のフラックスは、アジピン酸の含有率をa(質量%)
とし、ピメリット酸の含有率をb(質量%)としたと
き、 a:b=(50:50)〜(95:5)(但しa+b=
100) の範囲で変化させてある。また、ビスフェノールAとア
ジピン酸とを、下記の表2に示す配合比(質量%)で配
合し、サンプル5のフラックスを調製した。
クスに、はんだ粉末を混合し、はんだペーストを調製し
た。はんだ粉末としてはSn−3.5Agを用いた。は
んだ粉末の組成はリフロー温度に応じて選択できるもの
で、他の組成系でもよい。また、はんだ粉末に対するフ
ラックスの配合量は25質量%とした。フラックスの配
合量も任意に選択できる。
を用いて、マザー基板上に電子回路モジュールをはんだ
付けした。図22〜図25は、マザー基板に対する電子
回路モジュールのはんだ付け工程を示す正面部分断面図
である。図において、図19に図示された構成部分と同
一の構成部分には、同一の参照符号を付してある。
表面には、ランド530、540が設けられている。マ
ザー基板500は、セラミック基板、有機樹脂基板また
はそれらの組み合わせによって構成することができる。
図示のマザー基板500は、有機樹脂基板でなる。
ランド530、540の上に、実施例10のはんだペー
スト610、620を塗布した。はんだペースト61
0、620の塗布に当たっては、メタルマスクを用いて
印刷した。
500の上に電子回路モジュール300を搭載した。図
示の電子回路モジュール300は、図12に図示された
電子回路モジュールと同様な構成である。電子回路モジ
ュール300は、LGA構造品と称されるCSP(チッ
プサイズパッケージ)の電子回路モジュールである。電
子回路モジュール300のチップ搭載基板200はセラ
ミック基板でなる。図24に示すように、電子回路モジ
ュール300は、端子電極250、260がはんだペー
スト610、620上に位置するようにして、マザー基
板500上に配置した。
たマザー基板500を、リフロー炉に通炉し、電子回路
モジュール300に設けられた端子電極250、260
をはんだペースト610、620に含まれるはんだ成分
によりはんだ接合した。はんだペースト610、620
に含まれる接着性樹脂及び硬化剤が、電子回路モジュー
ル300とマザー基板500との間に介在し、はんだバ
ンプ510、520の周りで、両者を接着する。これに
より、図25に示すように、本発明に係る電子回路装置
が得られる。図25において、参照符号600は、はん
だペースト610(620)に含まれていた実施例10
のフラックスを示し、端子電極250、260の外側で
フィレット状になる。
着性樹脂と、硬化剤とを含んでいる。硬化剤は、アジピ
ン酸と、ピメリット酸とを含み、アジピン酸と、ピメリ
ット酸は、互いに異なる融点を有する。融点の低いアジ
ピン酸は、リフロー温度で硬化剤として機能する。融点
の高いピメリット酸は、リフロー温度より高いリペア温
度で接着性樹脂の粘度を低下させる。
クスについて述べる。サンプル5のフラックスを用いた
場合、リフロー炉に通炉することにより、フラックスに
含まれるアジピン酸が溶融し、はんだが溶融した。この
結果、マザー基板のランドと、電子回路モジュールの端
子電極とが接合された。
合、リフロー炉に通炉しても、フラックスに含まれるピ
メリット酸の硬化が進行し、はんだが溶融しなかった。
このため、マザー基板のランドと電子回路モジュールの
端子電極とが接合されなかった。
合、リフロー炉に通炉することにより、フラックス60
0に含まれるアジピン酸が溶融し、はんだが溶融した。
この結果、マザー基板500のランド530、540
と、電子回路モジュール300の端子電極250、26
0とが接合された。
路モジュールを取り外す工程を示す正面部分断面図であ
る。図26に示すようにフラックス600に熱風を吹き
込み、フラックス600の温度を、リペア温度前後に上
昇させると、融点の高いピメリット酸が溶融し、接着性
樹脂の粘度が低下する。このため、図27に示すよう
に、マザー基板500から電子回路モジュール300を
取り外すことができる。
ロジンフラックスと同様に電子回路モジュール300を
リペアすることができる。かような組成の接着性フラッ
クスは、大型パッケージ等の高価な電子回路モジュール
300をはんだ付けする場合、特に有効である。また、
この接着性フラックスのリペア工法は、従来はんだ付け
のリペア工法と同じ作業レベルで実行できる。
フラックスのうち、リフロー実装できたサンプル3〜5
のフラックスに対してリペア実験を行った。リペア実験
では、電子回路モジュール300のチップ搭載基板20
0と、マザー基板500との接合部に300℃前後の熱
風を吹き込んだ。
ュールのチップ搭載基板と、マザー基板とを接着してお
り、一度軟化したが、熱風により再び硬化した。このた
め、マザー基板から電子回路モジュールを引き剥がすこ
とはできなかった。
た場合、電子回路モジュール300のチップ搭載基板2
00と、マザー基板500との接合部に熱風を吹き込む
と、フラックス600に含まれるピメリット酸が再溶融
し、マザー基板500から電子回路モジュール300を
引き剥がすことができた。
ール300をリペアするためには、接着性樹脂硬化用の
アジピン酸の他に、リペア温度付近に融点を有するピメ
リット酸を混合しておけばよい。リペア温度で、そのピ
メリット酸を溶融させると、接着性樹脂の粘度が低下す
る。このため、マザー基板500上にはんだ付けされた
電子回路モジュール300を、マザー基板500から取
り外し、リペアすることができる。
は、接着性樹脂硬化用のアジピン酸に、リペア用のピメ
リット酸を15質量%〜5質量%添加すればよい。言い
換えれば、アジピン酸の含有率a(質量%)と、ピメリ
ット酸の含有率b(質量%)とについて、 a:b=(85:15)〜(95:5)(但しa+b=
100) を満たせばよい。
末と混合され、混合により得られたはんだペーストを用
いてはんだ付けを行っている。これと異なり、はんだバ
ンプを施した基板上に実験1のフラックスを塗布しては
んだ付けを行っても、同様な作用及び効果が得られる。
電子回路装置との対比において、電子回路モジュール
が、電子部品に置き換わる点、及び、マザー基板が部品
搭載基板に置き換わる点を除けば、本質的に異なる点は
ない。換言すれば、本発明に係る電子部品装置の基本構
成は、実質的に、電子回路装置に開示されている。
は、既に述べた電子回路装置との対比において、電子回
路モジュールが、半導体チップに置き換わる点、及び、
マザー基板がチップ搭載基板に置き換わる点を除けば、
本質的に異なる点はない。換言すれば、本発明に係る電
子回路モジュールの基本構成は、実質的に、電子回路装
置に開示されている。
ような実験2〜5を行った。まず、実験2では、硬化剤
として一種のカルボン酸のみを配合してフラックスを調
製し、フラックスの熱硬化物性を調べた。
フラックスの熱硬化物性 熱硬化性樹脂としてビスフェノールAを用いた。硬化剤
としては、下記の表3に示すように、アジピン酸、マレ
イン酸、コハク酸またはピメリット酸の1つを用いた。
熱硬化性樹脂と、上述の硬化剤とを質量比1:1の割合
で配合し、フラックスを調製した。そして、調製したフ
ラックスを2g、Cu板上に塗布し、240℃のリフロ
ー炉に通炉し、皮膜の挙動を比較した。
フラックスでは、皮膜が、ゲル化したり、常温で硬化し
たりするので適当でない。これらに対し、サンプル1
3、14のフラックスでは、皮膜がリフロー通炉により
硬化し、良好な結果が得られた。
て、硬化の進み具合を比較する。硬化剤の融点が高いと
熱硬化が進み、アジピン酸を硬化剤としたフラックス
(サンプル11)の硬化が最も遅い。硬化剤としてアジ
ピン酸とコハク酸を混合した場合、コハク酸の配合比を
増やすにつれ、より硬い硬化皮膜が得られる。
ク酸とを混合してリフロー温度の変更を試みた。
リフロー温度の変更 熱硬化性樹脂としてビスフェノールAを用いた。硬化剤
としては、2種類のカルボン酸、具体的には、アジピン
酸とコハク酸とを用いた。アジピン酸及びコハク酸はカ
ルボン酸の範疇に含まれる。アジピン酸とコハク酸と
は、融点が互いに異なる。具体的には、アジピン酸の融
点は153℃、コハク酸の融点は188℃である。ビス
フェノールAとアジピン酸とコハク酸とを、質量比1:
0.5:0.5の割合で配合し、フラックスを調製し
た。
とを混合し、はんだペーストを調製した。はんだ粉末と
してはSn−3.5Agを用い、はんだ粉末に対するフ
ラックスの配合量は15質量%とした。以下、このはん
だペーストを、サンプル22のはんだペーストと呼ぶ。
はんだ粉末の組成はリフロー温度に応じて選択できるも
ので、他の組成系でもよい。フラックスの配合量も任意
に選択できる。
を、質量比1:1の割合で配合し、フラックスを調製し
た。そして、調製したフラックスと、はんだ粉末とを混
合し、はんだペーストを調製した。サンプル22のはん
だペーストと同様に、はんだ粉末としてはSn−3.5
Agを用い、はんだ粉末に対するフラックスの配合量は
15質量%とした。以下、このはんだペーストを、サン
プル21のはんだペーストと呼ぶ。
ーストを用いてコンデンサをはんだ付けした場合につい
て、リフロー温度と部品横押し強度との関係を示す図で
ある。試験用のコンデンサとして、1005サイズのS
TD端子コンデンサと、1005サイズのCSB端子コ
ンデンサとの2種類を用いた。STD端子コンデンサと
は、コンデンサ素体の両側面に端子を形成したコンデン
サである。CSB端子コンデンサとは、コンデンサ素体
の底面の両端に端子を形成したコンデンサである。
コンデンサにサンプル21のはんだペーストを用いた場
合の特性、特性L32はSTD端子コンデンサにサンプ
ル22のはんだペーストを用いた場合の特性、特性L4
1はCSB端子コンデンサにサンプル21のはんだペー
ストを用いた場合の特性、特性L42はCSB端子コン
デンサにサンプル22のはんだペーストを用いた場合の
特性である。部品横押し強度は、前述の図2に示した方
法に従って測定した。
サをはんだ付けする場合、サンプル22のはんだペース
ト(特性L32参照)は、サンプル21のはんだペース
ト(特性L31参照)よりも低いリフロ−温度で同程度
の部品横押し強度を得られた。
する場合、サンプル22のはんだペースト(特性L42
参照)は、サンプル21のはんだペースト(特性L41
参照)よりも低いリフロ−温度で同程度の部品横押し強
度を得られた。例えば、部品横押し強度として0.9k
g必要であると仮定すると、サンプル21のはんだペー
スト(特性L41参照)の場合、224〜230℃のリ
フロ−温度を必要とするが、サンプル22のはんだペー
スト(特性L42参照)の場合、217〜221℃のリ
フロ−温度で済む。
ルボン酸(アジピン酸とコハク酸)を混合することによ
り、接着性樹脂(ビスフェノールA)の熱硬化温度を変
えることができる。従って、任意のリフロー温度で接着
性樹脂(ビスフェノールA)を硬化できるようになり、
利用するはんだ成分の融点に合わせてリフロー温度を変
更できるようになる。リフロ−温度は一定の値に固定せ
ずに済むようになる。
(アジピン酸及びコハク酸)を変更することによって
も、接着性樹脂(ビスフェノールA)の熱硬化温度を変
えることができ、同様な作用及び効果が得られる。例え
ば、アジピン酸とコハク酸との組み合わせを、アジピン
酸とピメリット酸との組み合わせに変更すると、接着性
樹脂(ビスフェノールA)の熱硬化温度が変わる。
コハク酸)の混合比を調整して、リフロー温度の変更を
試みた。
リフロー温度の変更 熱硬化性樹脂としてビスフェノールAを用いた。硬化剤
としては、アジピン酸とコハク酸とを用いた。ビスフェ
ノールAとアジピン酸とコハク酸とを、下記の表4に示
す配合比(質量%)で配合し、フラックスを調製した。
これらのフラックスは、アジピン酸の含有率をa(質量
%)とし、コハク酸の含有率をc(質量%)としたと
き、 a:c=(100:0)〜(0:100)(但しa+c
=100) の範囲で変化させてある。
を混合し、サンプル50〜55のはんだペーストを調製
した。はんだ粉末としては、共晶はんだ(Sn63−P
b37)の粉末を用いた。はんだ粉末に対するフラック
スの配合量は15質量%とした。はんだ粉末の組成はリ
フロー温度に応じて選択できるもので、他の組成系でも
よい。フラックスの配合量も任意に選択できる。
ペーストは、はんだ付けにおいて端子を良好に接続でき
た。しかし、サンプル50のはんだペーストは、硬化剤
としてアジピン酸しか含んでいないので、接着性樹脂
(ビスフェノールA)の熱硬化温度を変えることができ
ず、リフロー温度を変更できない。
はんだが溶融する前にフラックスが硬化してしまい、端
子を接合できなかった。
ペーストは、それぞれ、はんだ付けにおいて端子を良好
に接続できた。
ーストを用いてコンデンサをはんだ付けした場合につい
て、リフロー温度と部品横押し強度との関係を示す図で
ある。試験用のコンデンサとしては、1005サイズの
STD端子コンデンサを用いた。図29において、特性
L50〜L54は、それぞれ、サンプル50〜54のは
んだペーストを用いた場合の特性である。
り、低いリフロー温度でも、必要な部品横押し強度を確
保することができる。例えば、部品横押し強度として
1.4kg必要であると仮定すると、サンプル52のは
んだペースト(特性L52参照)は、230℃のリフロ
−温度を必要とする。これに対し、サンプル53のはん
だペースト(特性L53参照)は、上述のサンプル52
よりもコハク酸の配合率を増大させてあるので、210
℃のリフロ−温度で済む。
(アジピン酸とコハク酸)の混合比を変更することによ
り、接着性樹脂(ビスフェノールA)の熱硬化温度を変
えることができる。従って、任意のリフロー温度で接着
性樹脂(ビスフェノールA)を硬化できるようになり、
利用するはんだ成分の融点に合わせてリフロー温度を変
更できるようになる。リフロ−温度は一定の値に固定せ
ずに済むようになる。
分として共晶はんだ(Sn63−Pb37)を用いる場
合、硬化剤としてアジピン酸及びコハク酸を配合すると
き、アジピン酸の含有率a(質量%)と、コハク酸の含
有率c(質量%)とについて、 a:c=(95:5)〜(25:75)(但しa+c=
100) を満たすのが好ましい。
(Sn63−Pb37)を用いている。共晶はんだ(S
n63−Pb37)の融点は183℃である。
てSn−3.5Agはんだを用いた実験(以下実験5と
称する)を説明する。Sn−3.5Agはんだの融点は
217℃であり、共晶はんだ(Sn63−Pb37)の
融点183℃よりもかなり高い。
んだ成分の変更ビスフェノールAとアジピン酸とコハク
酸とを、下記の表5に示す配合比(質量%)で配合し、
フラックスを調製した。これらのフラックスは、アジピ
ン酸の含有率をa(質量%)とし、コハク酸の含有率を
c(質量%)としたとき、 a:c=(100:0)〜(0:100)(但しa+c
=100) の範囲で変化させてある。
を混合し、サンプル70〜75のはんだペーストを調製
した。はんだ粉末としては、Sn−3.5Agはんだ粉
末を用いた。はんだ粉末に対するフラックスの配合量は
15質量%とした。
はんだペーストは、それぞれ、はんだが溶融する前にフ
ラックスが硬化してしまい、端子を接合できなかった。
トは、それぞれ、はんだ付けにおいて端子を良好に接続
できた。
分としてSn−3.5Agはんだを用いる場合、硬化剤
としてアジピン酸及びコハク酸を配合するとき、アジピ
ン酸の含有率a(質量%)と、コハク酸の含有率c(質
量%)とについて、a:c=(100:0)〜(95:
5)(但しa+c=100)を満たすのが好ましい。
はんだ粉末に混合し、混合により得られたはんだペース
トを用いてはんだ付けを行っている。これと異なり、は
んだバンプを施した基板上にフラックスを塗布してはん
だ付けを行っても、同様な作用及び効果が得られる。
用しても、図25に図示された電子回路装置と同様な電
子回路装置を構成できることは自明である。勿論、実験
3〜5のはんだペーストを利用して電子部品装置及び電
子回路モジュールを構成することもできる。
異なるカルボン酸を混合すると、接着性樹脂の熱硬化速
度を変えることができる。従って、利用するはんだ成分
に合わせてリフロー時間またはリフロー温度を変更でき
るようになる。例えば、アジピン酸とコハク酸の場合、
コハク酸の熱硬化に必要な熱量は、アジピン酸の熱硬化
に必要な熱量よりも少ないので、コハク酸の熱硬化速度
は、アジピン酸の熱硬化速度よりも速い。従って、硬化
剤としてアジピン酸とコハク酸とを混合すると、接着性
樹脂(ビスフェノールA)の熱硬化速度を変更でき、リ
フロー時間またはリフロー温度を変更できる。他のカル
ボン酸の組み合わせ、例えば、アジピン酸とピメリット
酸の場合も同様である。
たは混合比を変更することによっても、接着性樹脂の熱
硬化速度を変えることができ、同様な作用及び効果が得
られる。
ーストを用いる場合、本発明に係るフラックスを封止剤
として用い、電子部品と部品搭載基板、半導体チップと
チップ搭載基板及び電子回路モジュールとマザー基板と
を、フラックスでなる封止剤によって接合することもで
きる。また、本発明に係るフラックスを用いた部品搭載
基板において、本フラックスの上層部に一般的な封止剤
を形成することもできる。
のような効果が得られる。 (a)実装の高密度化、部品の小型化及び部品の配置間
隔の狭ピッチ化等に対しても、十分な接合強度をもって
対応し得るはんだ付け用フラックス及びはんだペースト
及びはんだ付け方法を提供することができる。 (b)両面実装タイプの部品搭載基板において、部品の
浮動または脱落等の不具合を確実に阻止し得るはんだ付
け用フラックス及びはんだペースト及びはんだ付け方法
を提供することができる。 (c)フラックス洗浄工程を必要とせず、製造コストの
安価な電子部品装置、電子回路モジュール及び電子回路
装置を提供することができる。 (d)はんだ接合寿命を、従来よりも著しく長期化させ
た高信頼度の電子部品装置、電子回路モジュール及び電
子回路装置を提供することができる。
はんだ付け方法を示す部分断面図である。
横押し強度試験方法を示す部分断面図である。
示す図である。
ストを用いた場合について、部品搭載基板の詳細と、部
品搭載基板に対するチップ部品のはんだ付け工程を示す
部分断面図である。
ーストを用いた場合について、部品搭載基板の詳細と、
部品搭載基板に対するチップ部品のはんだ付け工程を示
す部分断面図である。
5に示す従来のはんだ付け方法とについて、部品横押し
強度試験の結果を示す図である。
ストを用いたはんだ付け方法を示す部分断面図である。
って、チップ部品を部品搭載基板上にはんだ付けした場
合の外観を示す図であって、図7の8ー8線に沿った部
分断面図である。
トを用いたはんだ付け方法を示す部分断面図である。
て、チップ部品を部品搭載基板上にはんだ付けした場合
の外観を示す図であって、図9の10ー10線に沿った
部分断面図である。
部品をはんだ付けした場合と、従来のロジン系フラック
ス含有はんだペーストを用いてチップ部品をはんだ付け
した場合のリフロー温度と部品横押し強度との関係を示
す図である。
断面図である。
付け方法を説明する図である。
示す正面部分断面図である。
付け方法を説明する図である。
である。
法を説明する図である。
面部分断面図である。
法を説明する図である。
んだ付け工程を示す正面部分断面図である。
分断面図である。
分断面図である。
分断面図である。
す工程を示す正面部分断面図である。
分断面図である。
てコンデンサをはんだ付けした場合について、リフロー
温度と部品横押し強度との関係を示す図である。
てコンデンサをはんだ付けした場合について、リフロー
温度と部品横押し強度との関係を示す図である。
Claims (20)
- 【請求項1】 接着性樹脂と、硬化剤とを含有するはん
だ付け用フラックス。 - 【請求項2】 請求項1に記載されたフラックスであっ
て、液状またはペースト状であるフラックス。 - 【請求項3】 請求項1または2の何れかに記載された
フラックスであって、前記接着性樹脂は、熱硬化性樹脂
を含むフラックス。 - 【請求項4】 請求項3に記載されたフラックスであっ
て、 前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、
ポリイミド樹脂、シリコン樹脂、変性樹脂またはアクリ
ル樹脂から選択された少なくとも1種を含むフラック
ス。 - 【請求項5】 請求項1乃至4の何れかに記載されたフ
ラックスであって、前記硬化剤は、カルボン酸を含むフ
ラックス。 - 【請求項6】 請求項1乃至4の何れかに記載されたフ
ラックスであって、前記硬化剤は、少なくとも2種のカ
ルボン酸を含み、前記少なくとも2種のカルボン酸は、
互いに異なる融点を有するフラックス。 - 【請求項7】 請求項6に記載されたフラックスであっ
て、 前記少なくとも2種のカルボン酸のうち、1種はアジピ
ン酸であり、他の1種はピメリット酸であるフラック
ス。 - 【請求項8】 請求項7に記載されたフラックスであっ
て、 前記アジピン酸の含有率をa(質量%)とし、前記ピメ
リット酸の含有率をb(質量%)としたとき、 a:b=(85:15)〜(95:5) を満たすフラックス。 - 【請求項9】 請求項6に記載されたフラックスであっ
て、 前記少なくとも2種のカルボン酸のうち、1種はアジピ
ン酸であり、他の1種はコハク酸であるフラックス。 - 【請求項10】 請求項9に記載されたフラックスであ
って、前記アジピン酸の含有率をa(質量%)とし、前
記コハク酸の含有率をc(質量%)としたとき、 a:c=(95:5)〜(25:75) を満たすフラックス。 - 【請求項11】 はんだ粉末と、フラックスとを含むは
んだペーストであって、 前記フラックスは、請求項1乃至10の何れかに記載さ
れたものでなり、 前記はんだ粉末は、前記フラックスと混合されているは
んだペースト。 - 【請求項12】 請求項11に記載されたはんだペース
トであって、 前記はんだ粉末は、Sn、Cu、Ag、Sb、Pb、I
n、ZnまたはBiから選択された少なくとも1種を含
むはんだペースト。 - 【請求項13】 少なくとも1つの電子部品と、部品搭
載基板と、はんだ付け用フラックスとを含む電子部品装
置であって、 前記電子部品は、前記部品搭載基板の上にはんだ付けさ
れており、 前記はんだ付け用フラックスは、請求項1乃至10の何
れかに記載されたフラックスでなり、前記電子部品と前
記部品搭載基板との間に介在し、両者を接着している電
子部品装置。 - 【請求項14】 半導体チップと、チップ搭載基板と、
はんだ付け用フラックスとを含む電子回路モジュールで
あって、 前記半導体チップは、少なくとも1つの半導体素子を含
み、前記チップ搭載基板の上にはんだ付けされており、 前記はんだ付け用フラックスは、請求項1乃至10の何
れかに記載されたフラックスでなり、前記半導体チップ
と前記チップ搭載基板との間に介在し、両者を接着して
いる電子回路モジュール。 - 【請求項15】 電子回路モジュールと、マザー基板
と、はんだ付け用フラックスとを含む電子回路装置であ
って、 前記電子回路モジュールは、前記マザー基板上にはんだ
付けされており、 前記はんだ付け用フラックスは、請求項1乃至10の何
れかに記載されたフラックスでなり、前記電子回路モジ
ュールと前記マザー基板との間に介在し、両者を接着し
ている電子回路装置。 - 【請求項16】 請求項15に記載された電子回路装置
であって、前記電子回路モジュールは、請求項14に記
載されたものでなる電子回路装置。 - 【請求項17】 請求項1乃至10の何れかに記載され
たフラックスを用いてはんだ付けする方法。 - 【請求項18】 請求項11または12の何れかに記載
されたはんだペーストを用いてはんだ付けする方法。 - 【請求項19】 請求項17または18の何れかに記載
された方法であって、 基板の上に電子部品、電子回路モジュールまたは半導体
チップをはんだ付けするはんだ付け方法。 - 【請求項20】 請求項19に記載された方法であっ
て、 前記基板の一面上に、前記はんだペーストによるはんだ
付け処理を実行し、 次に、前記基板の他面上で、前記はんだペーストとは異
なるはんだを用いて、電子部品をはんだ付けする工程を
含むはんだ付け方法。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000218046A JP3849842B2 (ja) | 1999-10-05 | 2000-07-18 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
TW089120637A TW527253B (en) | 1999-10-05 | 2000-10-04 | Soldering flux, soldering paste and soldering process |
PCT/JP2000/006957 WO2001024968A1 (fr) | 1999-10-05 | 2000-10-05 | Flux de soudure, pate de soudure et procede de soudage |
DE60040311T DE60040311D1 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, Lötpaste und Lötverfahren |
AT00964695T ATE354451T1 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, lötpaste und lötverfahren |
DE60033552T DE60033552T2 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, lötpaste und lötverfahren |
EP00964695A EP1231016B1 (en) | 1999-10-05 | 2000-10-05 | Soldering flux, solder paste and method of soldering |
US10/089,067 US6915944B1 (en) | 1999-10-05 | 2000-10-05 | Soldering flux, solder paste and method of soldering |
EP06076345A EP1762329B1 (en) | 1999-10-05 | 2000-10-05 | Soldering flux, soldering paste and method of soldering |
AT06076345T ATE408475T1 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, lötpaste und lötverfahren |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-284859 | 1999-10-05 | ||
JP28485999 | 1999-10-05 | ||
JP2000218046A JP3849842B2 (ja) | 1999-10-05 | 2000-07-18 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001170797A true JP2001170797A (ja) | 2001-06-26 |
JP2001170797A5 JP2001170797A5 (ja) | 2005-12-15 |
JP3849842B2 JP3849842B2 (ja) | 2006-11-22 |
Family
ID=26555632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000218046A Expired - Lifetime JP3849842B2 (ja) | 1999-10-05 | 2000-07-18 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3849842B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072173A (ja) * | 2003-08-22 | 2005-03-17 | Senju Metal Ind Co Ltd | 電子部品およびソルダペースト |
WO2007018288A1 (ja) | 2005-08-11 | 2007-02-15 | Senju Metal Industry Co., Ltd. | 鉛フリーソルダペーストとその応用 |
JP2007119750A (ja) * | 2005-09-27 | 2007-05-17 | Matsushita Electric Works Ltd | 熱硬化性樹脂組成物及びその製造方法 |
WO2008016140A1 (en) * | 2006-08-04 | 2008-02-07 | Panasonic Corporation | Bonding material, bonded portion and circuit board |
JP2008098058A (ja) * | 2006-10-13 | 2008-04-24 | Fujikura Ltd | 導電性組成物およびこれを用いた導電体 |
JP2008150597A (ja) * | 2006-11-22 | 2008-07-03 | Hitachi Chem Co Ltd | 導電性接着剤組成物、電子部品搭載基板及び半導体装置 |
JP2009283453A (ja) * | 2008-04-23 | 2009-12-03 | Panasonic Corp | 導電性ペーストおよびこれを用いた実装構造体 |
JPWO2008026588A1 (ja) * | 2006-08-28 | 2010-01-21 | パナソニック電工株式会社 | 熱硬化性樹脂組成物及びその製造方法並びに回路基板 |
JP2010077266A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Electric Works Co Ltd | 熱硬化性樹脂組成物及び回路基板 |
JP2010212655A (ja) * | 2008-10-27 | 2010-09-24 | Panasonic Corp | 電子デバイスおよびその製造方法 |
WO2012102079A1 (ja) * | 2011-01-27 | 2012-08-02 | 日立化成工業株式会社 | 導電性接着剤組成物、接続体及び太陽電池モジュール |
WO2015146473A1 (ja) * | 2014-03-25 | 2015-10-01 | 千住金属工業株式会社 | フラックス及びソルダペースト |
US9247652B2 (en) | 2007-10-03 | 2016-01-26 | Hitachi Chemical Company, Ltd. | Adhesive composition, electronic-component-mounted substrate and semiconductor device using the adhesive composition |
JP2016035076A (ja) * | 2009-10-15 | 2016-03-17 | 日立化成株式会社 | 導電性接着剤、太陽電池及びその製造方法、並びに太陽電池モジュール |
KR20210014200A (ko) * | 2018-06-22 | 2021-02-08 | 인듐 코포레이션 | 접착제 물질의 활용을 통한 vippo 납땜 접합부의 포스트 리플로우 상호연결부 고장의 방지 |
US11285569B2 (en) | 2003-04-25 | 2022-03-29 | Henkel Ag & Co. Kgaa | Soldering material based on Sn Ag and Cu |
-
2000
- 2000-07-18 JP JP2000218046A patent/JP3849842B2/ja not_active Expired - Lifetime
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11285569B2 (en) | 2003-04-25 | 2022-03-29 | Henkel Ag & Co. Kgaa | Soldering material based on Sn Ag and Cu |
JP2005072173A (ja) * | 2003-08-22 | 2005-03-17 | Senju Metal Ind Co Ltd | 電子部品およびソルダペースト |
US8227536B2 (en) | 2005-08-11 | 2012-07-24 | Senju Metal Industry Co., Ltd. | Lead-free solder paste and its use |
WO2007018288A1 (ja) | 2005-08-11 | 2007-02-15 | Senju Metal Industry Co., Ltd. | 鉛フリーソルダペーストとその応用 |
JP2007119750A (ja) * | 2005-09-27 | 2007-05-17 | Matsushita Electric Works Ltd | 熱硬化性樹脂組成物及びその製造方法 |
JP4535050B2 (ja) * | 2005-09-27 | 2010-09-01 | パナソニック電工株式会社 | 熱硬化性樹脂組成物及びその製造方法 |
JP2013035066A (ja) * | 2006-08-04 | 2013-02-21 | Panasonic Corp | 接合材料、接合部及び回路基板 |
JPWO2008016140A1 (ja) * | 2006-08-04 | 2009-12-24 | パナソニック株式会社 | 接合材料、接合部及び回路基板 |
US8679635B2 (en) | 2006-08-04 | 2014-03-25 | Panasonic Corporation | Bonding material, bonded portion and circuit board |
JP5090349B2 (ja) * | 2006-08-04 | 2012-12-05 | パナソニック株式会社 | 接合材料、接合部及び回路基板 |
EP2052805A4 (en) * | 2006-08-04 | 2010-05-26 | Panasonic Corp | BONDING MATERIAL, BONDED PART AND PCB |
WO2008016140A1 (en) * | 2006-08-04 | 2008-02-07 | Panasonic Corporation | Bonding material, bonded portion and circuit board |
US8293370B2 (en) | 2006-08-04 | 2012-10-23 | Panasonic Corporation | Bonding material, bonded portion and circuit board |
JPWO2008026588A1 (ja) * | 2006-08-28 | 2010-01-21 | パナソニック電工株式会社 | 熱硬化性樹脂組成物及びその製造方法並びに回路基板 |
JP5411503B2 (ja) * | 2006-08-28 | 2014-02-12 | パナソニック株式会社 | 熱硬化性樹脂組成物及びその製造方法並びに回路基板 |
US8697237B2 (en) | 2006-08-28 | 2014-04-15 | Panasonic Corporation | Thermosetting resin composition, method of manufacturing the same and circuit board |
JP2008098058A (ja) * | 2006-10-13 | 2008-04-24 | Fujikura Ltd | 導電性組成物およびこれを用いた導電体 |
JP2008150597A (ja) * | 2006-11-22 | 2008-07-03 | Hitachi Chem Co Ltd | 導電性接着剤組成物、電子部品搭載基板及び半導体装置 |
US10504864B2 (en) | 2007-10-03 | 2019-12-10 | Hitachi Chemical Company, Ltd. | Adhesive composition, electronic-component-mounted substrate and semiconductor device using the adhesive composition |
US9247652B2 (en) | 2007-10-03 | 2016-01-26 | Hitachi Chemical Company, Ltd. | Adhesive composition, electronic-component-mounted substrate and semiconductor device using the adhesive composition |
JP2009283453A (ja) * | 2008-04-23 | 2009-12-03 | Panasonic Corp | 導電性ペーストおよびこれを用いた実装構造体 |
JP2010077266A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Electric Works Co Ltd | 熱硬化性樹脂組成物及び回路基板 |
JP2010212655A (ja) * | 2008-10-27 | 2010-09-24 | Panasonic Corp | 電子デバイスおよびその製造方法 |
JP2016035076A (ja) * | 2009-10-15 | 2016-03-17 | 日立化成株式会社 | 導電性接着剤、太陽電池及びその製造方法、並びに太陽電池モジュール |
CN103328596A (zh) * | 2011-01-27 | 2013-09-25 | 日立化成株式会社 | 导电性粘接剂组合物、连接体及太阳能电池模块 |
JPWO2012102079A1 (ja) * | 2011-01-27 | 2014-06-30 | 日立化成株式会社 | 導電性接着剤組成物、接続体及び太陽電池モジュール |
WO2012102079A1 (ja) * | 2011-01-27 | 2012-08-02 | 日立化成工業株式会社 | 導電性接着剤組成物、接続体及び太陽電池モジュール |
JP5900350B2 (ja) * | 2011-01-27 | 2016-04-06 | 日立化成株式会社 | 導電性接着剤組成物、接続体及び太陽電池モジュール |
JP2015182125A (ja) * | 2014-03-25 | 2015-10-22 | 岡村製油株式会社 | フラックス及びソルダペースト |
KR101712787B1 (ko) | 2014-03-25 | 2017-03-06 | 센주긴조쿠고교 가부시키가이샤 | 플럭스 및 솔더 페이스트 |
US9902022B2 (en) | 2014-03-25 | 2018-02-27 | Senju Metal Industry Co., Ltd. | Flux and solder paste |
KR20160133558A (ko) * | 2014-03-25 | 2016-11-22 | 센주긴조쿠고교 가부시키가이샤 | 플럭스 및 솔더 페이스트 |
WO2015146473A1 (ja) * | 2014-03-25 | 2015-10-01 | 千住金属工業株式会社 | フラックス及びソルダペースト |
KR20210014200A (ko) * | 2018-06-22 | 2021-02-08 | 인듐 코포레이션 | 접착제 물질의 활용을 통한 vippo 납땜 접합부의 포스트 리플로우 상호연결부 고장의 방지 |
KR102329367B1 (ko) * | 2018-06-22 | 2021-11-22 | 인듐 코포레이션 | 접착제 물질의 활용을 통한 vippo 납땜 접합부의 포스트 리플로우 상호연결부 고장의 방지 |
Also Published As
Publication number | Publication date |
---|---|
JP3849842B2 (ja) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5204241B2 (ja) | 半導体の実装構造体およびその製造方法 | |
EP1231016B1 (en) | Soldering flux, solder paste and method of soldering | |
US8227536B2 (en) | Lead-free solder paste and its use | |
JP3454509B2 (ja) | 導電性材料の使用方法 | |
JP3849842B2 (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
JP2008510620A (ja) | 半田組成物および半田接合方法ならびに半田接合構造 | |
JP5093766B2 (ja) | 導電性ボール等搭載半導体パッケージ基板の製造方法 | |
JP2008510621A (ja) | 半田組成物及び半田接合方法並びに半田接合構造 | |
WO2006041068A1 (ja) | 電子部品の実装方法 | |
JP2001170798A (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
JP4677968B2 (ja) | はんだペーストおよび接合部品 | |
KR20150111403A (ko) | 전자부품을 접합하기 위한 무연납땜용 플럭스 및 페이스트, 이를 이용하여 납땜하는 방법 | |
JP4134976B2 (ja) | 半田接合方法 | |
JP4259445B2 (ja) | 半田ペーストおよび半田接合方法 | |
JP4236809B2 (ja) | 電子部品の実装方法ならびに実装構造 | |
JP5579996B2 (ja) | はんだ接合方法 | |
JP2006152312A (ja) | 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置 | |
JP3812800B2 (ja) | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 | |
JPH11320176A (ja) | はんだペースト | |
JP4259431B2 (ja) | 半田ペーストおよび半田接合方法 | |
JP2002217529A (ja) | 部品実装基板 | |
JP2001313459A (ja) | 電子部品装置、電子回路モジュール、電子回路装置及びその製造方法 | |
JP2003174254A (ja) | 鉛フリーはんだを用いた回路基板への電子部品の接合方法 | |
JPH0312992A (ja) | 電気的接合部 | |
JP2014033083A (ja) | 積層パッケージ構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051031 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3849842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |