JPH09199540A

JPH09199540A - 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置

Info

Publication number: JPH09199540A
Application number: JP701796A
Authority: JP
Inventors: Yukihiro Iketani; 之宏池谷; Terumi Nakahara; 照己中原; Tetsuo Komatsu; 哲郎小松; Tetsushi Imi; 哲志伊美; Junji Nakada; 順二中田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-01-19
Filing date: 1996-01-19
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】本発明は、半導体装置を実装基板に実装したと
きに、はんだバンプの形状を鼓状に成形させ、接続寿命
を長くするとともに、信頼性を向上させることを目的と
する。【解決手段】本発明の半導体装置は、ＢＧＡ方式のはん
だバンプは、分散して設けられた複数の小形はんだバン
プと、上記小形はんだバンプより大径かつ上記プリント
配線板の少なくとも３点支持位置に設けられた大形はん
だバンプとからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＢＧＡ（Ｂａｌｌ
ＧｒｉｄＡｒｒａｙ）方式の半導体装置及び実装構
造体及びその製造方法及び実装構造体検査方法及びその
装置に関する。

【０００２】

【従来の技術】近時、携帯型電話機や小形パソコンの普
及に伴い電子機器の高機能化、高性能化とともに、小
形、軽量、薄型化の動きが活発化している。これに照応
して、ＬＳＩチップの高密度化、高集積化も急激に進ん
だ結果、ＬＳＩチップの多ピン化や大形化が進んでい
る。

【０００３】ところで、マウント型のパッケージである
ＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）は、Ｌ
ＳＩチップ多ピン化に対応して出現したもので、現在、
０．５ｍｍピッチ品の使用が一般化しつつある。しか
し、この先、０．４ｍｍピッチ品や０．３ｍｍピッチの
ＱＦＰとなると、リード変形やパッケージクラックや実
装プロセス側の問題を解決することがすこぶる困難とな
り、ＱＦＰ実装の限界となつている。

【０００４】そこで、近時、ＰＧＡ（ＰｉｎＧｒｉｄ
Ａｒｒａｙ）の面実装版としてのＢＧＡが急浮上して
いる。このＢＧＡは、ＬＳＩパッケージの周辺部から取
り出すＱＦＰと異なり、ＰＧＡと同様に外部電極をエリ
アアレイ状に取り出し、ＰＧＡよりも多ピン化すること
により、多ピンになるほどパッケージ外形を大幅に小形
化することができる。また、ＢＧＡの大きな利点とし
て、はんだの表面張力によりセルフアライメントが働
き、ＱＦＰのような厳密なマウント精度を必要としない
ことを上げることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、このＢ
ＧＡ方式の半導体装置が、使用環境により熱サイクルを
受ける場合、はんだバンプに大きな熱歪により熱変形を
生じてしまう。すなわち、図２３に示すように、熱サイ
クル環境下においては、半導体チップが搭載されている
基板Ｂと、はんだバンプＣがリフローはんだ付けされる
基板Ｄの熱膨脹率の差に起因して、基板Ｂ，Ｄ間に介挿
されているはんだバンプＣには、熱歪による熱応力がか
かる（図２４参照，この図において、図線の密度が高い
領域は、応力が集中していることを示している。）。と
くに、熱応力は、バンプＣと電極パッドＥの接続界面近
傍および基板Ｂ下面の半導体チップの外周領域相当部位
に集中してかかる傾向をもっている。この集中した熱応
力により、バンプＣは疲労破壊Ｆを起こし、接続寿命を
短くするとともに及び信頼性を著しく損なう原因となっ
ていた。

【０００６】本発明は、上記事情を勘案してなされたも
ので、上記課題を解決する高信頼性を有する半導体装置
及び実装構造体及びその製造方法及び実装構造体検査方
法及びその装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】請求項１の半導体装置
は、プリント配線板と、このプリント配線板の上面に装
着された半導体チップと、上記プリント配線板の下面に
配設されたボール状をなす複数のはんだバンプと、上記
プリント配線板の上面を被覆し上記半導体チップを密封
するモールドレジンとを具備し、上記はんだバンプは、
分散して設けられた複数の小形はんだバンプと、上記小
形はんだバンプより大径かつ上記プリント配線板の少な
くとも３点支持位置に設けられた大形はんだバンプとか
らなることを特徴とする請求項２の半導体装置は、請求
項１において、大形はんだバンプの融点は、小形はんだ
バンプの融点よりも高いことを特徴とする。

【０００８】請求項３の半導体装置は、請求項１におい
て、大形はんだバンプ及び小形はんだバンプの先端は、
面一に面取りされていることを特徴とする。しかして、
請求項１乃至請求項３の半導体装置によれば、この半導
体装置を実装基板に実装したときにはんだバンプの形状
を鼓状に成形することが可能となる結果、接続寿命が長
くなるとともに、信頼性が向上する。

【０００９】請求項４の半導体装置は、プリント配線板
と、このプリント配線板の上面に装着された半導体チッ
プと、上記プリント配線板の下面に配設されたボール状
をなす複数のはんだバンプと、上記プリント配線板の上
面を被覆し上記半導体チップを密封するモールドレジン
とを具備し、上記プリント配線板の下面の上記半導体チ
ップの各辺部に対応する領域には、はんだバンプは設け
られていないことを特徴とする。

【００１０】しかして、請求項４の半導体装置によれ
ば、はんだバンプのクラックの発生や疲労破壊の防止に
寄与することができる。請求項５の半導体装置は、プリ
ント配線板と、このプリント配線板の上面に装着された
半導体チップと、上記プリント配線板の下面に配設され
たボール状をなす複数のはんだバンプと、上記プリント
配線板の上面を被覆し上記半導体チップを密封するモー
ルドレジンとを具備し、上記プリント配線板の下面には
上記はんだバンプを検査するための光ファイバを案内す
る案内溝が設けられていることを特徴とする半導体装
置。

【００１１】しかして、請求項５の半導体装置によれ
ば、従来困難とされていたＢＧＡ方式の実装構造体の実
装状態の良否検査を非破壊で行うことができる。請求項
６の半導体装置は、プリント配線板と、このプリント配
線板の上面に装着された半導体チップと、上記プリント
配線板の下面に配設されたボール状をなす複数のはんだ
バンプと、上記プリント配線板の上面を被覆し上記半導
体チップを密封するモールドレジンと、このモールドレ
ジンの上面に上記プリント配線板と平行に装着された上
部基板とを具備するすることを特徴とする。

【００１２】請求項７の半導体装置は、請求項６におい
て、上部基板は、プリント配線板と同一材質からなるこ
とを特徴とする。請求項８の半導体装置は、請求項６に
おいて、上部基板は、金属材質からなることを特徴とす
る。

【００１３】しかして、請求項６乃至請求項８の半導体
装置によれば、プリント配線板と上部基板の反りに基因
する内部応力が互いに相殺される結果、プリント配線板
の反り量も相当減殺され、これにより、実装構造体を製
造する場合に、半導体装置のプリント配線板へのバンブ
接続の信頼性を高めることが可能となる。

【００１４】請求項９の実装構造体は、プリント配線板
と、このプリント配線板の上面に装着された半導体チッ
プと、上記プリント配線板の下面に配設された複数のは
んだバンプと、上記プリント配線板の上面を被覆し上記
半導体チップを密封するモールドレジンと、上記はんだ
バンプを介して上記プリント配線板がはんだ付けされた
実装基板とを具備し、上記はんだバンプが鼓状をなして
いることを特徴とする。

【００１５】しかして、請求項９の実装基板によれば、
鼓状のはんだバンプが、半導体装置と実装基板との熱膨
張係数差により発生する熱歪を吸収するように作用する
ためはんだバンプにおけるクラックの発生や疲労破壊を
防止することが可能となる。

【００１６】請求項１０の実装構造体は、プリント配線
板と、このプリント配線板の上面に装着された半導体チ
ップと、上記プリント配線板の下面に配設された複数の
はんだバンプと、上記プリント配線板の上面を被覆し上
記半導体チップを密封するモールドレジンと、上記はん
だバンプを介して上記プリント配線板がはんだ付けされ
た実装基板とを具備し、上記はんだバンプは、信号伝達
用のはんだバンプと、放熱用のはんだバンプとからな
り、上記実装基板には、上記信号伝達用のはんだバンプ
が接続される電極パッド及び上記放熱用のはんだバンプ
が接続されるスルーホールが設けられていることを特徴
とする。

【００１７】しかして、請求項１０の実装基板によれ
ば、大形はんだバンプ５ｂ…の放熱効果が著しく高ま
る。請求項１１の実装構造体の製造方法は、プリント配
線板と、このプリント配線板の上面に装着された半導体
チップと、上記プリント配線板の下面に配設されたボー
ル状をなす複数のはんだバンプと、上記プリント配線板
の上面を被覆し上記半導体チップを密封するモールドレ
ジンとを具備し、上記はんだバンプは、分散して設けら
れた複数の小形はんだバンプと、上記小形はんだバンプ
より大径かつ上記プリント配線板の少なくとも３点支持
位置に設けられた大形はんだバンプとからなる半導体装
置を実装基板にはんだ付けすることにより得られる実装
構造体の製造方法において、上記半導体装置を上記実装
基板の対応する接続位置に載置する位置決め工程と、上
記位置決め工程後に加熱冷却することにより上記小形は
んだバンプを溶融固化させ上記小形はんだバンプを鼓状
に成形するはんだ付け工程とを具備することを特徴とす
る。

【００１８】請求項１２の実装構造体の製造方法は、請
求項１１において、はんだ付け工程においては、小形は
んだバンプのみ溶融する温度に加熱することを特徴とす
る。請求項１３の実装構造体の製造方法は、請求項１１
において、はんだ付け工程においては、小形はんだバン
プ及び大形はんだバンプが溶融する温度に加熱すること
を特徴とする。

【００１９】しかして、請求項１１乃至請求項１３の実
装構造体の製造方法によれば、はんだバンプを所望の鼓
状形状に成形することが可能となる結果、実装構造体の
接続寿命が長くなるとともに、信頼性が向上する。

【００２０】請求項１４の実装構造体の製造方法は、プ
リント配線板と、このプリント配線板の上面に装着され
た半導体チップと、上記プリント配線板の下面に配設さ
れたボール状をなす複数のはんだバンプと、上記プリン
ト配線板の上面を被覆し上記半導体チップを密封するモ
ールドレジンとを具備する半導体装置を上記はんだバン
プが接続される電極パッドが設けられている実装基板に
はんだ付けすることにより得られる実装構造体の製造方
法において、上記電極パッドうち少なくとも上記半導体
装置を３点支持する位置にある電極パッドのはんだ膜を
その他の電極パッドのはんだ膜よりも厚く形成するはん
だ膜被着工程と、上記はんだ膜被着工程後に上記半導体
装置を上記実装基板上に載置し上記各電極パッドに対応
するはんだバンプを対向させる位置決め工程と、上記位
置決め工程後に加熱冷却することにより上記はんだバン
プ及び上記はんだ膜を溶融固化させ上記はんだ膜が厚く
形成されていない電極パッドのはんだバンプを鼓状に成
形するはんだ付け工程とを具備することを特徴とする。

【００２１】しかして、請求項１４の実装構造体の製造
方法によれば、はんだバンプを所望の鼓状形状に成形す
ることが可能となる結果、実装構造体の接続寿命が長く
なるとともに、信頼性が向上する。

【００２２】請求項１５の実装構造体は、プリント配線
板と、このプリント配線板の上面に装着された半導体チ
ップと、上記プリント配線板の下面に配設された複数の
はんだバンプと、上記プリント配線板の上面を被覆し上
記半導体チップを密封するモールドレジンと、上記はん
だバンプを介して上記プリント配線板がはんだ付けされ
た実装基板とを具備し、上記プリント配線板の下面には
上記はんだバンプを検査するための光ファイバを案内す
る案内溝が設けられていることを特徴とする。

【００２３】しかして、請求項１５の実装基板によれ
ば、従来困難とされていたＢＧＡ方式の実装構造体の実
装状態の良否検査を非破壊で行うことができる。請求項
１６の実装構造体の検査方法は、プリント配線板と、こ
のプリント配線板の上面に装着された半導体チップと、
上記プリント配線板の下面に配設された複数のはんだバ
ンプと、上記プリント配線板の上面を被覆し上記半導体
チップを密封するモールドレジンと、上記はんだバンプ
を介して上記プリント配線板がはんだ付けされた実装基
板とを具備し、上記プリント配線板の下面に案内溝が設
けられている実装構造体の検査方法において、上記案内
溝に沿って光フャイバを挿入し検査光を上記光フャイバ
を介して上記はんだバンプに投射する検査光投射工程
と、この検査光投射工程にて投射された上記検査光の上
記はんだバンプからの反射光を集光する反射光集光工程
と、この反射光集光工程にて集光された反射光に基づい
て上記はんだバンプの良否の判定を行うはんだバンプ判
定工程とからなることを特徴とする。

【００２４】請求項１７の実装構造体検査方法は、請求
項１６において、光フャイバを案内溝に沿って動かしは
んだバンプの検査を連続的に行うことを特徴とする。請
求項１８の実装構造体検査方法は、請求項１６におい
て、反射光を光電変換し、この光電変換結果に基づいて
はんだバンプの良否の判定を行うことを特徴とする。

【００２５】しかして、請求項１６乃至請求項１８の実
装構造体検査方法によれば、ＢＧＡ方式の実装構造体の
実装状態の良否検査を非破壊で、かつ、高精度・高能率
で行うことができる。その結果、ＢＧＡ方式の実装構造
体の信頼性を顕著に向上させることができる。

【００２６】請求項１９の実装構造体検査装置は、プリ
ント配線板と、このプリント配線板の上面に装着された
半導体チップと、上記プリント配線板の下面に配設され
た複数のはんだバンプと、上記プリント配線板の上面を
被覆し上記半導体チップを密封するモールドレジンと、
上記はんだバンプを介して上記プリント配線板がはんだ
付けされた実装基板とを具備し、上記プリント配線板の
下面に案内溝が設けられている実装構造体の検査装置に
おいて、上記案内溝に沿って挿入される光フャイバと、
この光フャイバの一端部に近接して設けられたハーフミ
ラーと、このハーフミラーを介して検査光を光フャイバ
の一端部から入射させ且つ他端部から出射させて上記は
んだバンプに投射する検査光投射手段と、上記光フャイ
バの他端部から入射し他端部から出射して上記ハーフミ
ラーを通過した上記検査光の上記はんだバンプからの反
射光を受光して光電変換する光電変換手段と、上記光電
変換手段における光電変換結果に基づいて上記はんだバ
ンプの良否の判定を行うはんだバンプ判定手段とを具備
することを特徴とする。

【００２７】しかして、請求項１９の実装構造体検査装
置によれば、ＢＧＡ方式の実装構造体の実装状態の良否
検査を非破壊で、かつ、高精度・高能率で行うことがで
きる。その結果、ＢＧＡ方式の実装構造体の信頼性を顕
著に向上させることができる。

【００２８】

【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して詳述する。図１及び図２は、この実施の形
態の半導体装置１を示している。この半導体装置１は、
矩形状をなすプリント配線板２と、このプリント配線板
２の上面に固着された半導体チップ３と、この半導体チ
ップ３の上面に設けられている電極３ａ…とプリント配
線板２の上面に設けられている電極２ａ…との間を電気
的に接続するボンディングワイヤ４…と、プリント配線
板２の下面にエリアアレイ状に複数配設されたボール状
のはんだバンプ５…と、プリント配線板２の上面を被覆
し半導体チップ３及びボンディングワイヤ４…を密封す
る例えばエポキシ樹脂などの四角錘台状のモールドレジ
ン６とからなっている。しかして、プリント配線板２
は、例えば縦３５ｍｍ，横３５ｍｍ，厚さ０．５ｍｍ
で、例えばガラスエポキシ樹脂などの材質からなってい
る。このプリント配線板２は、例えばビルドアップ法に
より製造されたもので、半導体チップ３の搭載部位には
放熱を目的とするサーマルルバイア（図示せず。）が厚
み方向に設けられている。また、電極２ａ…とはんだバ
ンプ５…とを電気的に接続するシグナルビア（図示せ
ず。）が、厚み方向に設けられている。さらに、半導体
チップ３は、例えば縦１５ｍｍ，横１５ｍｍ，厚さ０．
４５ｍｍのシリコン基板を本体とするものであって、プ
リント配線板２に対しては、はんだを介してダイボンデ
ィングされている。また、モールドレジン６は、トラン
スファー金型により樹脂成形されてなるものである。し
かして、はんだバンプ５…は、プリント配線板２の下面
に格子状又は千鳥状に配設された例えば半径３５０μｍ
の小形はんだバンプ５ａ…と、プリント配線板２の下面
の半導体チップ３の４隅部に対応する位置に設けられた
例えば半径７００μｍの大形はんだバンプ５ｂ…とから
なっている。ここで、プリント配線板２の下面の半導体
チップ３の４辺部に対応する領域には、小形はんだバン
プ５ａ…及び大形はんだバンプ５ｂ…は、４隅部を除い
て設けられておらず、空白域ＢＲとなっている。そうし
て、小形はんだバンプ５ａ…として、例えばＰｂ３７重
量％及びＳｎ６３重量％の融点１８３°Ｃの比較的融点
が低いはんだを用いた場合は、大形はんだバンプ５ｂ…
として、例えばＰｂ９０重量％及びＳｎ１０重量％の融
点２８０°Ｃの比較的融点が高いはんだを用いる必要が
ある。あるいは、小形はんだバンプ５ａ…として、例え
ばＰｂ４１重量％，Ｓｎ４８．８重量％及びＢｉ１０．
２重量％の融点１４２°Ｃの比較的融点が低いはんだを
用いた場合は、大形はんだバンプ５ｂ…として、例えば
Ｐｂ３７重量％，Ｓｎ６３重量％の融点１８３°Ｃの比
較的融点が高いはんだを用いる必要がある。なお、はん
だバンプ５…の間隔は、例えばはんだバンプ５…の数が
２２５個のとき、１．５ｍｍピッチ程度である。ただ
し、図１及び図２においては、はんだバンプ５…を実際
よりも大きく図示している。また、その数についても大
幅に省略している。このことは、以下に記す他の実施の
形態においても同じである。さらに、大形はんだバンプ
５ｂ…は、信号伝達用としては設けられていず、後述す
るように、小形はんだバンプ５ａ…を鼓状に形成するた
めと、実際の使用中に放熱作用を奏するように設けられ
ている。なお、はんだバンプ５…のピッチ間隔，配列形
態，大きさ及び総数は、任意に設定してよい。

【００２９】ここで、はんだバンプ５…の形成方法とし
ては、クリームはんだ印刷法とはんだボール移載法があ
る。前者のクリームはんだ印刷法は、プリント配線板２
の下面にメタルマスク１１を載置する工程と、メタルマ
スク１１の上からクリームはんだ１２をスキージする工
程（図３ａ参照）と、スキージ終了後にメタルマスク１
１をプリント配線板２から取り去る工程（図３ｂ参照）
と、プリント配線板２上に印刷されているクリームはん
だ１２をリフローしてはんだバンプ５…を形成する工程
（図３ｃ参照）とからなっている。ここで、メタルマス
ク１１には、小形はんだバンプ５ａ…及び大形はんだバ
ンプ５ｂ…の配設位置に対応して通孔１１ａが設けられ
ているが、通孔１１ａの寸法は、小形はんだバンプ５ａ
…及び大形はんだバンプ５ｂ…のそれぞれの径に比例し
たものとなっている。なお、クリームはんだ１２には、
１０重量％前後のフラックスが含有されている。

【００３０】一方、後者のはんだボール移載法は、はん
だボール１５…が大量に収納されている収納箱１５ａか
ら吸着治具１６によりはんだバンプ５…の配設位置に対
応した間隔で吸着する工程（図４ａ参照）と、吸着治具
１６により吸着されたはんだボール１５…をフラックス
１７に浸漬する工程（図４ｂ参照）と、吸着治具１６に
よる吸着を解除してフラックス１７が付着しているはん
だボール１５…をプリント配線板２上に移載する工程
（図４ｃ参照）と、移載されたはんだボール１５…をリ
フローしてはんだバンプ５…を形成する工程とからなっ
ている。ここで、この諸工程は、最初に小形はんだバン
プ５ａ…について行ったのち、大形はんだバンプ５ｂ…
ついて行ってもよいし、逆でもよい。なお、はんだボー
ル１５…の大きさは、小形はんだバンプ５ａ…及び大形
はんだバンプ５ｂ…のそれぞれの径に比例したものとな
っている。

【００３１】なお、上述の工程で形成された大形はんだ
バンプ５ｂ…は、小形はんだバンプ５ａ…よりも大径で
あるので、図１に示すように、小形はんだバンプ５ａ…
よりも突出しているが、先端位置にバラツキがあるの
で、レベリング処理を行うことにより、大形はんだバン
プ５ｂ…及び小形はんだバンプ５ａ…の先端の面出しを
行い、先端面の位置をレベリング位置Ｌに揃えて置く。

【００３２】つぎに、半導体装置１をプリント配線板２
０に実装する場合、電極パッド２１…上に位置決め載置
した後、例えば炉内温度２２０°Ｃのリフロー炉内にて
例えば３分装入するか、あるいは、例えば温度２２０°
Ｃの熱風を例えば３分噴射することにより、リフローは
んだ付けすると、図５に示すような実装構造体２２を得
る。すなわち、この実装構造体２２は、半導体装置１
と、この半導体装置１が実装されたプリント配線板２０
とからなっている。ここで、プリント配線板２０は、例
えば多層用ガラスエポキシ基材などからなる多層基板で
あって、小形はんだバンプ５ａ…と大形はんだバンプ５
ｂ…のそれぞれに対応して電極パッド２１ａ…，２１ｂ
…が設けられている。また、電極パッド２１ａ…，２１
ｂ…上には、あらかじめはんだクリームの塗布により例
えば厚さ１５０μｍ又ははんだメッキにより例えば厚さ
２０μｍ程度のはんだ膜２３…が被着されている（図６
参照）。なお、図７に示すように、プリント配線板２０
には小形はんだバンプ５ａ…に対応して設けられた電極
パッド２１ａ…からはパターンＰＢ…が引き出されてい
るが、大形はんだバンプ５ｂ…に対応して設けられてい
る電極パッド２１ｂ…からはパターンは引き出されてい
ない。一方、半導体装置１は、既述しているので説明を
省略するが、この場合、リフローはんだ付けに伴い、は
んだバンプ５…の形状が変化している。すなわち、小形
はんだバンプ５ａ…は、鼓状をなしているのに対して、
大形はんだバンプ５ｂ…は、樽（又は太鼓）状をなして
いる。

【００３３】つぎに、実装構造体２２の製造方法につい
て述べると、この実装構造体２２の製造方法は、半導体
装置１を製作する半導体装置製造工程と、プリント配線
板２０を製作するプリント配線板製造工程（図８ステ
ップＳＡ１参照）と、プリント配線板２０上に半導体装
置１を位置決め搭載する半導体装置位置決め工程（図８
ステップＳＡ２参照及び図９参照）と、例えば炉内温
度２２０°Ｃのリフロー炉内にて例えば３分加熱する
か、あるいは、例えば温度２２０°Ｃの熱風を例えば３
分噴射することにより半導体装置１をプリント配線板２
０上にリフローはんだ付けするリフローはんだ付け工程
（図８ステップＳＡ３参照）とからなっている。しか
して、半導体装置製造工程の特徴は、前述したように
（図１参照）、大形はんだバンプ５ｂ…及び小形はんだ
バンプ５ａ…の先端の面出しを行い、先端面の位置をレ
ベリング位置Ｌに揃えておくことにある。なお、この場
合の大形はんだバンプ５ｂ…の材質としては、例えばＰ
ｂ９０重量％及びＳｎ１０重量％の融点２８０°Ｃの比
較的融点が高いはんだが好ましく、また、小形はんだバ
ンプ５ａ…として、例えばＰｂ３７重量％及びＳｎ６３
重量％の融点１８３°Ｃの比較的融点が低いはんだが好
ましい。また、プリント配線板製造工程の特徴は、あら
かじめはんだクリーム塗布法又ははんだメッキ法により
はんだ膜２３…を電極パッド２１ａ…，２１ｂ…上に被
着させることにある。なお、このはんだ膜２３…の材質
は、小形はんだバンプ５ａ…と融点がほぼ同じか、ある
いは、それよりも融点が低くなるような例えば共晶はん
だなどの組成のものを選択する。さらに、半導体装置位
置決め工程は、図９に示すように、面一に面出しを行っ
た大形はんだバンプ５ｂ…及び小形はんだバンプ５ａ…
を対応する電極パッド２１ａ…，２１ｂ…上に載置・位
置決めするものである。また、リフローはんだ付け工程
は、次のようにして行われる。すなわち、リフローはん
だ付けをすると、相対的に融点の低い小形はんだバンプ
５ａ…が溶融して電極パッド２１ａ…上のはんだ膜２３
…と融合することにより電極パッド２１ａ…に対しては
んだ付けが行われる。この場合、大形はんだバンプ５ｂ
…は、リフローはんだ付け温度では、溶融せず、単に、
対向する電極パッド２１ｂ…に溶融しているはんだ膜２
３…を介して接触するのみとなっているので、半導体装
置１は、大形はんだバンプ５ｂ…に支持された状態とな
り、半導体装置１とプリント配線板２０との距離は一定
に保たれる。なお、リフローはんだ付け中に、大形はん
だバンプ５ｂ…は、溶融しているはんだ膜２３…を介し
て電極パッド２１ｂ…接触しているが、このとき大形は
んだバンプ５ｂ…の電極パッド２１ｂ…への接触部位
は、溶融しているはんだ膜２３…の影響により、局所的
に溶融するので、リフローはんだ付け工程終了後は、大
形はんだバンプ５ｂ…も電極パッド２１ｂ…に固着して
いる。しかして、小形はんだバンプ５ａ…は、はんだの
量が少ないので、溶融はんだの表面張力により鼓状に中
央が括れた形状になる（図１０参照）。

【００３４】かくして、上記構成の実装構造体２２を用
いると、小形はんだバンプ５ａ…は、鼓状に中央が括れ
た形状になっているので、半導体装置１とプリント配線
板２０との熱膨張係数差により発生する熱歪を吸収する
ように作用するため、小形はんだバンプ５ａ…と電極パ
ッド２１ａ…との界面及び小形はんだバンプ５ａ…とプ
リント配線板２との界面に熱応力が集中することがな
く、クラックの発生や疲労破壊を防止することが可能と
なる。そればかりか、プリント配線板２の下面の半導体
チップ３の４辺部に対応する最も大きな応力がかかる領
域には、小形はんだバンプ５ａ…及び大形はんだバンプ
５ｂ…は、設けられておらず、空白域ＢＲを設けたこと
も、小形はんだバンプ５ａ…及び大形はんだバンプ５ｂ
…のクラックの発生や疲労破壊の防止に寄与することが
できる。また、半導体チップ３の使用中、大形はんだバ
ンプ５ｂ…は、放熱体として作用する。かくして、以上
の諸効果が相俟って、実装構造体２２は、接続寿命が長
くなるとともに、信頼性が向上する。

【００３５】さらに、半導体装置１は、プリント配線板
２の下面の半導体チップ３の４隅部に対応する位置に、
小形はんだバンプ５ａ…よりも融点が高い大形はんだバ
ンプ５ｂ…が設けられていること、及び、プリント配線
板２の下面の半導体チップ３の４辺部に対応する最も大
きな応力がかかる位置には、小形はんだバンプ５ａ…及
び大形はんだバンプ５ｂ…は、設けられていないことが
相俟って、半導体装置１をプリント配線板２０に実装し
た際に、はんだバンプ５ａ…の形状を鼓状に成形するこ
とが可能となる。その結果、実装構造体２２で述べた諸
効果を奏することを可能とするとともに、半導体装置と
しての信頼性が向上する。

【００３６】また、この実施の形態の実装構造体２２の
製造方法は、リフローはんだ付け工程において、小形は
んだバンプ５ａ…よりも融点が高い大形はんだバンプ５
ｂ…が溶融しないようにしているので、半導体装置１
は、大形はんだバンプ５ｂ…に支持された状態となり、
半導体装置１とプリント配線板２０との距離は一定に保
たれる結果、小形はんだバンプ５ａ…を所望の鼓状形状
に成形することが可能となる。したがって、この実施の
形態の製造方法による実装構造体２２は、接続寿命が長
くなるとともに、信頼性が向上する。

【００３７】なお、上記実施の形態の実装構造体２２の
製造方法においては、半導体装置製造工程において、半
導体装置製造工程において、大形はんだバンプ５ｂ…及
び小形はんだバンプ５ａ…の先端の面出しを行い、先端
面の位置をレベリング位置Ｌに揃えているが、このレベ
リング処理を省略してもよい。この場合は、半導体装置
位置決め工程においては、図１１に示すように、大形は
んだバンプ５ｂ…の先端のみがプリント配線板２０に接
触した状態となり、リフローはんだ付け工程において、
小形はんだバンプ５ａ…のみ溶融させると、溶融したは
んだが電極パッド２１ａ…に滴下することによりはんだ
付けが行われるとともに、小形はんだバンプ５ａ…は、
はんだ量がすくないため、鼓状に成形される。

【００３８】さらに、上記実施の形態の実装構造体２２
の製造方法においては、リフローはんだ付け工程におい
ては、小形はんだバンプ５ａ…のみ溶融させ、大形はん
だバンプ５ｂ…は溶融させないようにしているが、例え
ば小形はんだバンプ５ａ…として、例えばＰｂ４１重量
％，Ｓｎ４８．８重量％及びＢｉ１０．２重量の融点１
４２°Ｃの比較的融点が低いはんだを用い、かつ、大形
はんだバンプ５ｂ…として、例えばＰｂ３７重量％，Ｓ
ｎ６３重量％の融点１８３°Ｃの比較的融点が高いはん
だを用いることにより、小形はんだバンプ５ａ…及び大
形はんだバンプ５ｂ…の両方とも溶融させるようにして
もよい。この場合においては、大形はんだバンプ５ｂ…
及び小形はんだバンプ５ａ…の先端を面一にするレベリ
ング処理は行う必要はない。しかして、リフローはんだ
付け工程中においては、小形はんだバンプ５ａ…及び大
形はんだバンプ５ｂ…の両方とも溶融するが、大形はん
だバンプ５ｂ…の方が小形はんだバンプ５ａ…よりもは
るかに、はんだ量が多いので、溶融状態でのプリント配
線板２とプリント配線板２０との間隙は、大形はんだバ
ンプ５ｂ…により規定される。すなわち、溶融した大形
はんだバンプ５ｂ…は、はんだ膜２３…と融合すること
により、その体積を増し、自己の表面張力により、樽
（太鼓）状となるが、このときの大形はんだバンプ５ｂ
…の高さに合わすように小形はんだバンプ５ａ…は形状
を変える。すなわち、高さ（プリント配線板２とプリン
ト配線板２０との間隙）に合うように溶融した小形はん
だバンプ５ａ…が変形すると、はんだ量が少ないので中
央部が括れ、図１０に示すように、鼓状に変形する。こ
の実施の形態の実装構造体２２の製造方法においても、
得られた実装構造体２２は、接続寿命が長くなるととも
に、信頼性が向上する。

【００３９】さらにまた、上記実施の形態の実装構造体
２２の製造方法においては、半導体装置１として、はん
だバンプ５…は、小形はんだバンプ５ａ…と大形はんだ
バンプ５ｂ…とからなるものを用いているが、図１２に
示すように、プリント配線板２０に設けられ且つはんだ
クリームの塗布又ははんだメッキによりはんだ膜２３…
が被着された電極パッド２１ａ…，２１ｂ…のうち、電
極パッド２１ｂ…のはんだ膜２３…の厚さを電極パッド
２１ａ…のはんだ膜２３…の厚さの少なくとも３倍にす
れば、半導体装置１のはんだバンプ５…の大きさを、図
１３に示すように、ほぼ等しく設けることができる。す
なわち、この場合も、リフローはんだ付け工程中におい
ては、図５に示すように、はんだバンプ５…及び電極パ
ッド２１ａ…，２１ｂ…に被着しているはんだ膜２３…
が溶融し、両者は融合する。このとき、電極パッド２１
ｂ…側のはんだ量が、電極パッド２１ａ…側のはんだ量
よりもはるかに多いので、溶融状態でのプリント配線板
２とプリント配線板２０との間隙は、電極パッド２１ｂ
…側のはんだバンプ５により規定される。すなわち、溶
融した電極パッド２１ｂ…側のはんだバンプ５は自己の
表面張力により、樽状となるが、このときの電極パッド
２１ｂ…側のはんだバンプ５の高さに合わすようにはん
だ量が少ない電極パッド２１ａ…側のはんだバンプ５が
形状を変え、鼓状に変形する。この実施の形態の実装構
造体２２の製造方法においても、得られた実装構造体２
２は、接続寿命が長くなるとともに、信頼性が向上す
る。

【００４０】さらに、上記実施の形態の半導体装置１に
おいては、大形はんだバンプ５ｂ…の配設位置をプリン
ト配線板２の下面の半導体チップ３の４辺部に対応する
最も大きな応力がかかる領域には、小形はんだバンプ５
ａ…及び大形はんだバンプ５ｂ…は、設けられておら
ず、空白域ＢＲを設け、その４隅部に小形はんだバンプ
５ａ…よりも融点が高い大形はんだバンプ５ｂ…を設け
ているが、これに制約されることはなく、図１４に示す
ように、空白域ＢＲ外に少なくとも直線上にない３個以
上の大形はんだバンプ５ｂ…を設けた場合も、ほぼ同様
の効果を奏する。ただし、大形はんだバンプ５ｂ…を結
んで得られる。

【００４１】さらに、図１５に示すように、空白域ＢＲ
を省略し、はんだバンプ５を、少なくとも直線上にない
３個以上の大形はんだバンプ５ｂ…と、格子状又は千鳥
状に配設された小形はんだバンプ５ａ…から構成して
も、ほぼ同様の作用効果を奏させることができる。

【００４２】さらにまた、上記実施の形態の実装構造体
２２は、半導体装置１と、この半導体装置１が実装され
たプリント配線板２０とからなり、かつ、半導体装置１
は、小形はんだバンプ５ａ…と大形はんだバンプ５ｂ…
を有しているとともに、これら小形はんだバンプ５ａ…
と大形はんだバンプ５ｂ…に対応して、プリント配線板
２０には電極パッド２１ａ…，２１ｂ…が設けられてい
るが、図１６に示すように、電極パッド２１ｂ…の代わ
りに、スルーホール３０…を形成するようにしてもよ
い。この場合は、大形はんだバンプ５ｂ…が溶融する
と、その一部がスルーホール３０…を充填した後、プリ
ント配線板２０の裏面側開口から露出する。その結果、
信号伝達用として用いられていない大形はんだバンプ５
ｂ…の放熱効果が著しく高まる。ただ、この場合、溶融
した大形はんだバンプ５ｂ…の一部がスルーホール３０
…に侵入した分量だけ、大形はんだバンプ５ｂ…の体積
を増やさないと、小形はんだバンプ５ａ…を鼓状に成形
することが困難になる。

【００４３】なお、はんだバンプを鼓状に成形する必要
がなく放熱効果のみを目的とする場合は、はんだバンプ
５ａ…とはんだバンプ５ｂ…の大きさをほぼ同じ大きさ
に設けてもよい。さらに、プリント配線板２０にスルー
ホール３０…を設ける代わりに、放熱ビアを設けてもよ
い。この場合、溶融したバンプ５ｂ…の一部がスルーホ
ール３０…に侵入することによるはんだ量の減量がない
利点を有する。

【００４４】さらに、上記実施の形態の半導体装置１に
おいて、図１７に示すように、モールドレジン６の上面
にプリント配線板２とほぼ同一寸法の上部基板４０を例
えばエポキシ樹脂などの接着剤によりプリント配線板２
と平行に接着するようにしてもよい。この上部基板４０
は、プリント配線板２と同一材質（例えばガラスエポキ
シ樹脂）あるいは熱膨張係数がほぼ同一の材料で製作さ
れている。

【００４５】このような構成の半導体装置１において
は、プリント配線板２と上部基板４０の熱膨張特性がほ
ぼ等しいので、モールドレジン６を形成するためのエポ
キシ樹脂の冷却硬化中又は当該半導体装置１使用中に発
熱した場合においては、プリント配線板２は、モールド
レジン６との熱膨張差により、図１７に示すように、矢
印ＡＤ方向に反る。一方、上部基板４０は、モールドレ
ジン６との熱膨張差により、図１７に示すように、矢印
ＡＵ方向に反る。つまり、プリント配線板２と上部基板
４０とは互いに逆方向に反ることになり、モールドレジ
ン６内部においては、プリント配線板２と上部基板４０
の反りに基因する内部応力が互いに相殺される結果、プ
リント配線板２の反り量も相当減殺される。これによ
り、実装構造体２２を製造する場合に、半導体装置１の
プリント配線板２０へのバンブ接続の信頼性を高めるこ
とが可能となる。また、モールドレジン６内部の歪も低
減することにより、例えばボンディングワイヤ４…等の
接続部位の信頼性も高めることができる。

【００４６】なお、上部基板４０の材質としては、モー
ルドレジン６よりも熱膨張係数が大きい材料であれば、
必ずしもプリント配線板２と同一材質に限定することは
なく、例えば銅などの金属材料を採用してもよい。この
場合、放熱特性の改善効果も期待することができる。

【００４７】さらにまた、上記実施の形態の半導体装置
１において、図１８及び図１９に示すように、プリント
配線板２のはんだバンプ５…が設けられている裏面に、
格子状の案内溝５０…を設けてもよい。この案内溝５０
…の断面は二等辺三角形であり、その深さは、例えば
０．０５ｍｍである。なお、案内溝５０…は、格子状で
なく、単なる平行溝を等間隔で配設してもよい。

【００４８】しかして、図２０は、この案内溝５０…が
設けられた半導体装置１が実装されている実装構造体２
２であるが、この場合、この実装構造体２２には、はん
だバンプ５…と案内溝５０…とにより囲繞された空間Ｄ
Ｓ…が形成されている。

【００４９】かくして、このような実装構造体２２の実
装状態の検査を、案内溝５０…を利用する実装構造体検
査装置６０により行うことができる。すなわち、この実
装構造体検査装置６０は、図２１に示すように、実装構
造体２２のはんだバンプ５…と案内溝５０…とにより囲
繞された空間ＤＳ…に挿入される例えば外径が０．１ｍ
ｍの光ファイバ５１と、検査光Ｌｄを投射する例えばレ
ーザ光発振装置などの光源５２と、この光源５２からの
検査光Ｌｄを集光させる第１の集光光学系５３と、この
第１の集光光学系５３を経由してきた検査光Ｌｄを光フ
ァイバ５１の一端部に入射させるハーフミラー５４と、
ハーフミラー５４を経由して光ファイバ５１内を進み他
端部から出射してはんだバンプ５…にて反射した反射光
Ｌｒが再び光ファイバ５１の他端部から入射して一端部
から出射し更にハーフミラー５４を経由して直進してき
た反射光Ｌｒを集光する第２の集光光学系５５と、この
第２の集光光学系５５により集光された反射光Ｌｒを受
光して受光量に対応する大きさの電圧（又は電流）の電
気信号ＳＤを出力する例えばフォト・トランジスタなど
の光電変換部５６と、この光電変換部５６からの電気信
号ＳＤを増幅する増幅器５７と、この増幅器５７にて増
幅された電気信号ＳＤをディタル信号に変換するＡ／Ｄ
変換器５８と、この光電変換部５６から出力された電気
信号ＳＤに基づいてはんだバンプ５…の良否の判定を行
うはんだバンプ判定部５９と、このバンプ判定部５９に
おける判定結果を表示する表示部６０とからなってい
る。しかして、光ファイバ５１の先端部には、プリズム
ミラー５８が装着され、このプリズムミラー５８を介し
て、光ファイバ５１から出射した検査光Ｌｄを案内溝５
０…に沿う光ファイバ５１の進退方向に直角方向に反射
するように設けられている。

【００５０】上記構成の実装構造体検査装置６０を用い
て、本実施の形態実装構造体検査方法を述べると、ま
ず、光ファイバ５１の先端をはんだバンプ５…と案内溝
５０…とにより囲繞された空間ＤＳに挿入し（図２０参
照）、一定の送り速度で前進させる。このとき、プリズ
ムミラー５８は、検査したいはんだバンプ５…列を向く
ように調整しておく。これと同時に、光源５２から検査
光Ｌｄを集光光学系５３及びハーフミラー５４を経由し
て光ファイバ５１の一端部に入射させる。すると、光フ
ァイバ５１の一端部に入射した検査光Ｌｄは、光ファイ
バ５１を進み、プリズムミラー５８を経由して検査した
いはんだバンプ５…を照射し、一部は反射光Ｌｒとな
る。そして、この反射光Ｌｒは、ハーフミラー５４を経
由して再び光ファイバ５１に入力する。そして、反射光
Ｌｒは、光ファイバ５１中を進んで、その一端部から外
部に出射し、ハーフミラー５４を経由して直進した後、
第２の集光光学系５５により光電変換部５６に入射す
る。一方、反射光Ｌｒを受光した光電変換部５６では、
受光量に対応する大きさの電圧（又は電流）の電気信号
ＳＤがバンプ判定部５９に印加される。しかして、バン
プ判定部５９にては、Ａ／Ｄ変換器５８から出力された
ディジタル信号をいったん記憶格納する。そして、図２
２に示すようなはんだバンプ状態判定曲線ＣＢを得る
（なお、この図２２では、はんだバンプ状態判定曲線Ｃ
Ｂは、模式的に記載してある。）。ところで、このバン
プ状態判定曲線ＣＢは、図２２に示すように、各はんだ
バンプ５…に対応して電圧レベルが台形状に増加する。
そして、はんだバンプ５…が正常である場合は、台形状
部分の電圧レベルはＴＮ以上となる（矢印ＲＡ部分）。
また、はんだバンプ５…が正常で、隣り合うバンプ５…
どうしにブリッジが生じていない場合は、台形状部分以
外の部分の電圧レベルはＴＢ以下となる（矢印ＲＢ部
分）。しかし、はんだバンプ５…が正常に形成されず著
しく小さい場合は、台形状部分の電圧レベルはＴＮ以下
且つＴＢ以上となる（矢印ＲＣ部分）。また、隣合うは
んだバンプ５間にブリッジＤＢが生じている場合は、台
形状部分以外の部分の電圧レベルはＴＢ以上且つＴＮ以
下となる（矢印ＲＤ部分）。このようなバンプ状態判定
曲線ＣＢの特性を利用してバンプ判定部５９にては、は
んだバンプ５…の形状不良及びブリッジの発生を検出す
る。そして、判定結果は、表示部６０にて表示される。
なお、検出結果が、ブリッジＤＢの場合か、はんだバン
プ５…が正常に形成されず著しく小さい場合かの判定
は、反射位置データにより判別する。

【００５１】以上のように、この実施の形態において
は、プリント配線板２のはんだバンプ５…が設けられて
いる裏面に、案内溝５０…を設けたので、これら案内溝
５０…とはんだバンプ５…とにより囲繞された空間ＤＳ
に光ファイバ５１を挿入して、この光ファイバ５１を介
して検査光Ｌｄをバンプ５…に照射することにより、そ
のときの反射光Ｌｒを利用して、従来不可能とされてい
たＢＧＡ方式の実装構造体２２の実装状態の良否検査を
非破壊で、かつ、高精度・高能率で行うことができる。
その結果、ＢＧＡ方式の実装構造体２２の信頼性を顕著
に向上させることができる。

【００５２】なお、上記実施の形態の実装構造体２２の
はんだバンプ５…の大きさは、均一であってもよいし、
上述したように例えば小形はんだバンプ５ａ…と大形は
んだバンプ５ｂ…のように大きさが異なってもよい。

【００５３】

【発明の効果】請求項１乃至請求項３の半導体装置によ
れば、はんだバンプは、分散して設けられた複数の小形
はんだバンプと、上記小形はんだバンプより大径かつ上
記プリント配線板の少なくとも３点支持位置に設けられ
た大形はんだバンプとからなることにより、この半導体
装置を実装基板に実装したときにはんだバンプの形状を
鼓状に成形することが可能となる結果、接続寿命が長く
なるとともに、信頼性が向上する。

【００５４】請求項４の半導体装置によれば、プリント
配線板の下面の半導体チップの各辺部に対応する領域に
は、はんだバンプが設けられていないことにより、はん
だバンプのクラックの発生や疲労破壊の防止に寄与する
ことができる。

【００５５】請求項５の半導体装置によれば、プリント
配線板の下面にははんだバンプを検査するための光ファ
イバを案内する案内溝が設けられていることにより、Ｂ
ＧＡ方式の実装構造体の実装状態の良否検査を非破壊で
行うことができる。

【００５６】請求項６乃至請求項８の半導体装置によれ
ば、モールドレジンの上面にプリント配線板と平行に装
着された上部基板とを具備することにより、プリント配
線板と上部基板の反りに基因する内部応力が互いに相殺
される結果、プリント配線板の反り量も相当減殺され、
これにより、実装構造体を製造する場合に、半導体装置
のプリント配線板へのバンブ接続の信頼性を高めること
が可能となる。

【００５７】請求項９の実装構造体は、はんだバンプの
大部分が鼓状をなしていることにより、この鼓状のはん
だバンプが、半導体装置と実装基板との熱膨張係数差に
より発生する熱歪を吸収するように作用するため、はん
だバンプにおけるクラックの発生や疲労破壊を防止する
ことが可能となる。

【００５８】請求項１０の実装構造体によれば、はんだ
バンプは、信号伝達用のはんだバンプと、放熱用のはん
だバンプとからなり、実装基板には、信号伝達用のはん
だバンプが接続される電極パッド及び放熱用のはんだバ
ンプが接続されるスルーホールが設けられていることに
より、放熱用のはんだバンプの放熱効果が著しく高ま
る。

【００５９】請求項１１乃至請求項１３の実装構造体の
製造方法によれば、小形はんだバンプを溶融固化させ小
形はんだバンプを鼓状に成形するはんだ付け工程を有す
るので、はんだバンプを確実に鼓状形状に成形すること
が可能となる結果、実装構造体の接続寿命が長くなると
ともに、信頼性が向上する。

【００６０】請求項１４の実装構造体の製造方法によれ
ば、半導体装置を３点支持する位置にある電極パッドの
はんだ膜をその他の電極パッドのはんだ膜よりも厚く形
成するようにしているので、はんだバンプを所望の鼓状
形状に成形することが可能となる結果、実装構造体の接
続寿命が長くなるとともに、信頼性が向上する。

【００６１】請求項１５の実装構造体によれば、プリン
ト配線板の下面にははんだバンプを検査するための光フ
ァイバを案内する案内溝が設けられているので、従来困
難とされていたＢＧＡ方式の実装構造体の実装状態の良
否検査を非破壊で行うことができる。

【００６２】請求項１６乃至請求項１８の実装構造体検
査方法によれば、上記案内溝に沿って光フャイバを挿入
し検査光を光フャイバを介してはんだバンプに投射し、
さらに、このときのはんだバンプからの反射光に基づい
てはんだバンプの良否の判定を行うようにしたので、Ｂ
ＧＡ方式の実装構造体の実装状態の良否検査を非破壊
で、かつ、高精度・高能率で行うことができる。その結
果、ＢＧＡ方式の実装構造体の信頼性を顕著に向上させ
ることができる。

【００６３】請求項１９の実装構造体検査装置によれ
ば、はんだバンプからの反射光の光電変換手段における
光電変換結果に基づいてはんだバンプの良否の判定を行
うはんだバンプ判定手段とを具備しているので、ＢＧＡ
方式の実装構造体の実装状態の良否検査を非破壊で、か
つ、高精度・高能率で行うことができる。その結果、Ｂ
ＧＡ方式の実装構造体の信頼性を顕著に向上させること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の半導体装置の断面正面
図である。

【図２】本発明の一実施の形態の半導体装置の下面図で
ある。

【図３】はんだバンプの形成方法の説明図である。

【図４】はんだバンプの形成方法の説明図である。

【図５】本発明の一実施の形態の実装構造体の電極パッ
ドの正面図である。

【図６】本発明の一実施の形態の実装構造体の電極パッ
ドの説明図である。

【図７】本発明の一実施の形態の実装構造体のプリント
配線板の平面図である。

【図８】本発明の一実施の形態の実装構造体の製造方法
を説明するためのフローチャートである。

【図９】本発明の一実施の形態の実装構造体の製造方法
の説明図である。

【図１０】本発明の一実施の形態の実装構造体の電極パ
ッドの説明図である。

【図１１】本発明の他の実施の形態の実装構造体の製造
方法の説明図である。

【図１２】本発明の他の実施の形態の実装構造体の製造
方法の説明図である。

【図１３】本発明の他の実施の形態の実装構造体の製造
方法に用いられる半導体装置の断面図である。

【図１４】本発明の他の実施の形態の半導体装置の下面
図である。

【図１５】本発明の他の実施の形態の半導体装置の下面
図である。

【図１６】本発明の他の実施の形態の実装構造体の説明
図である。

【図１７】本発明の他の実施の形態の半導体装置の下面
図である。

【図１８】本発明の他の実施の形態の半導体装置の断面
正面図である。

【図１９】本発明の他の実施の形態の半導体装置の下面
図である。

【図２０】本発明の他の実施の形態の実装構造体の説明
図である。

【図２１】本発明の実装構造体検査装置の全体構成図で
ある。

【図２２】本発明の実装構造体検査方法の説明のための
グラフである。

【図２３】従来技術の説明図である。

【図２４】従来技術の説明図である。

【符号の説明】

１：半導体装置，２：プリント配線板，３：半導体チッ
プ，，５：はんだバンプ，５ａ：小形はんだバンプ，５
ｂ：大形はんだバンプ，６：モールドレジン

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊美哲志神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内 (72)発明者中田順二神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】プリント配線板と、このプリント配線板の
上面に装着された半導体チップと、上記プリント配線板
の下面に配設されたボール状をなす複数のはんだバンプ
と、上記プリント配線板の上面を被覆し上記半導体チッ
プを密封するモールドレジンとを具備し、上記はんだバ
ンプは、分散して設けられた複数の小形はんだバンプ
と、上記小形はんだバンプより大径かつ上記プリント配
線板の少なくとも３点支持位置に設けられた大形はんだ
バンプとからなることを特徴とする半導体装置。
【請求項２】大形はんだバンプの融点は、小形はんだバ
ンプの融点よりも高いことを特徴とする請求項１記載の
半導体装置。
【請求項３】大形はんだバンプ及び小形はんだバンプの
先端は、面一に面取りされていることを特徴とする請求
項１記載の半導体装置。
【請求項４】プリント配線板と、このプリント配線板の
上面に装着された半導体チップと、上記プリント配線板
の下面に配設されたボール状をなす複数のはんだバンプ
と、上記プリント配線板の上面を被覆し上記半導体チッ
プを密封するモールドレジンとを具備し、上記プリント
配線板の下面の上記半導体チップの各辺部に対応する領
域には、はんだバンプは設けられていないことを特徴と
する半導体装置。
【請求項５】プリント配線板と、このプリント配線板の
上面に装着された半導体チップと、上記プリント配線板
の下面に配設されたボール状をなす複数のはんだバンプ
と、上記プリント配線板の上面を被覆し上記半導体チッ
プを密封するモールドレジンとを具備し、上記プリント
配線板の下面には上記はんだバンプを検査するための光
ファイバを案内する案内溝が設けられていることを特徴
とする半導体装置。
【請求項６】プリント配線板と、このプリント配線板の
上面に装着された半導体チップと、上記プリント配線板
の下面に配設されたボール状をなす複数のはんだバンプ
と、上記プリント配線板の上面を被覆し上記半導体チッ
プを密封するモールドレジンと、このモールドレジンの
上面に上記プリント配線板と平行に装着された上部基板
とを具備することを特徴とする半導体装置。
【請求項７】上部基板は、プリント配線板と同一材質か
らなることを特徴とする請求項６記載の半導体装置。
【請求項８】上部基板は、金属材質からなることを特徴
とする請求項６記載の半導体装置。
【請求項９】プリント配線板と、このプリント配線板の
上面に装着された半導体チップと、上記プリント配線板
の下面に配設された複数のはんだバンプと、上記プリン
ト配線板の上面を被覆し上記半導体チップを密封するモ
ールドレジンと、上記はんだバンプを介して上記プリン
ト配線板がはんだ付けされた実装基板とを具備し、上記
はんだバンプが鼓状をなしていることを特徴とする実装
構造体。
【請求項１０】プリント配線板と、このプリント配線板
の上面に装着された半導体チップと、上記プリント配線
板の下面に配設された複数のはんだバンプと、上記プリ
ント配線板の上面を被覆し上記半導体チップを密封する
モールドレジンと、上記はんだバンプを介して上記プリ
ント配線板がはんだ付けされた実装基板とを具備し、上
記はんだバンプは、信号伝達用のはんだバンプと、放熱
用のはんだバンプとからなり、上記実装基板には、上記
信号伝達用のはんだバンプが接続される電極パッド及び
上記放熱用のはんだバンプが接続されるスルーホールが
設けられていることを特徴とする実装構造体。
【請求項１１】プリント配線板と、このプリント配線板
の上面に装着された半導体チップと、上記プリント配線
板の下面に配設されたボール状をなす複数のはんだバン
プと、上記プリント配線板の上面を被覆し上記半導体チ
ップを密封するモールドレジンとを具備し、上記はんだ
バンプは、分散して設けられた複数の小形はんだバンプ
と、上記小形はんだバンプより大径かつ上記プリント配
線板の少なくとも３点支持位置に設けられた大形はんだ
バンプとからなる半導体装置を実装基板にはんだ付けす
ることにより得られる実装構造体の製造方法において、
上記半導体装置を上記実装基板の対応する接続位置に載
置する位置決め工程と、上記位置決め工程後に加熱冷却
することにより上記小形はんだバンプを溶融固化させ上
記小形はんだバンプを鼓状に成形するはんだ付け工程と
を具備することを特徴とする実装構造体の製造方法。
【請求項１２】はんだ付け工程においては、小形はんだ
バンプのみ溶融する温度に加熱することを特徴とする請
求項１１記載の実装構造体の製造方法。
【請求項１３】はんだ付け工程においては、小形はんだ
バンプ及び大形はんだバンプが溶融する温度に加熱する
ことを特徴とする請求項１１記載の実装構造体の製造方
法。
【請求項１４】プリント配線板と、このプリント配線板
の上面に装着された半導体チップと、上記プリント配線
板の下面に配設されたボール状をなす複数のはんだバン
プと、上記プリント配線板の上面を被覆し上記半導体チ
ップを密封するモールドレジンとを具備する半導体装置
を上記はんだバンプが接続される電極パッドが設けられ
ている実装基板にはんだ付けすることにより得られる実
装構造体の製造方法において、上記電極パッドうち少な
くとも上記半導体装置を３点支持する位置にある電極パ
ッドのはんだ膜をその他の電極パッドのはんだ膜よりも
厚く形成するはんだ膜被着工程と、上記はんだ膜被着工
程後に上記半導体装置を上記実装基板上に載置し上記各
電極パッドに対応するはんだバンプを対向させる位置決
め工程と、上記位置決め工程後に加熱冷却することによ
り上記はんだバンプ及び上記はんだ膜を溶融固化させ上
記はんだ膜が厚く形成されていない電極パッドのはんだ
バンプを鼓状に成形するはんだ付け工程とを具備するこ
とを特徴とする実装構造体の製造方法。
【請求項１５】プリント配線板と、このプリント配線板
の上面に装着された半導体チップと、上記プリント配線
板の下面に配設された複数のはんだバンプと、上記プリ
ント配線板の上面を被覆し上記半導体チップを密封する
モールドレジンと、上記はんだバンプを介して上記プリ
ント配線板がはんだ付けされた実装基板とを具備し、上
記プリント配線板の下面には上記はんだバンプを検査す
るための光ファイバを案内する案内溝が設けられている
ことを特徴とする実装構造体。
【請求項１６】プリント配線板と、このプリント配線板
の上面に装着された半導体チップと、上記プリント配線
板の下面に配設された複数のはんだバンプと、上記プリ
ント配線板の上面を被覆し上記半導体チップを密封する
モールドレジンと、上記はんだバンプを介して上記プリ
ント配線板がはんだ付けされた実装基板とを具備し、上
記プリント配線板の下面に案内溝が設けられている実装
構造体検査方法において、上記案内溝に沿って光フャイ
バを挿入し検査光を上記光フャイバを介して上記はんだ
バンプに投射する検査光投射工程と、この検査光投射工
程にて投射された上記検査光の上記はんだバンプからの
反射光を集光する反射光集光工程と、この反射光集光工
程にて集光された反射光に基づいて上記はんだバンプの
良否の判定を行うはんだバンプ判定工程とからなること
を特徴とする実装構造体検査方法。
【請求項１７】光フャイバを案内溝に沿って動かしはん
だバンプの検査を連続的に行うことを特徴とする請求項
１６記載の実装構造体検査方法。
【請求項１８】反射光を光電変換し、この光電変換結果
に基づいてはんだバンプの良否の判定を行うことを特徴
とする請求項１６記載の実装構造体検査方法。
【請求項１９】プリント配線板と、このプリント配線板
の上面に装着された半導体チップと、上記プリント配線
板の下面に配設された複数のはんだバンプと、上記プリ
ント配線板の上面を被覆し上記半導体チップを密封する
モールドレジンと、上記はんだバンプを介して上記プリ
ント配線板がはんだ付けされた実装基板とを具備し、上
記プリント配線板の下面に案内溝が設けられている実装
構造体検査装置において、上記案内溝に沿って挿入され
る光フャイバと、この光フャイバの一端部に近接して設
けられたハーフミラーと、このハーフミラーを介して検
査光を光フャイバの一端部から入射させ且つ他端部から
出射させて上記はんだバンプに投射する検査光投射手段
と、上記光フャイバの他端部から入射し他端部から出射
して上記ハーフミラーを通過した上記検査光の上記はん
だバンプからの反射光を受光して光電変換する光電変換
手段と、上記光電変換手段における光電変換結果に基づ
いて上記はんだバンプの良否の判定を行うはんだバンプ
判定手段とを具備することを特徴とする実装構造体検査
装置。