JP5202233B2 - 実装構造体 - Google Patents

実装構造体 Download PDF

Info

Publication number
JP5202233B2
JP5202233B2 JP2008282666A JP2008282666A JP5202233B2 JP 5202233 B2 JP5202233 B2 JP 5202233B2 JP 2008282666 A JP2008282666 A JP 2008282666A JP 2008282666 A JP2008282666 A JP 2008282666A JP 5202233 B2 JP5202233 B2 JP 5202233B2
Authority
JP
Japan
Prior art keywords
substrate
solder
chip component
sealing resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008282666A
Other languages
English (en)
Other versions
JP2009135479A5 (ja
JP2009135479A (ja
Inventor
敦史 山口
秀規 宮川
茂昭 酒谷
行壮 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008282666A priority Critical patent/JP5202233B2/ja
Publication of JP2009135479A publication Critical patent/JP2009135479A/ja
Publication of JP2009135479A5 publication Critical patent/JP2009135479A5/ja
Application granted granted Critical
Publication of JP5202233B2 publication Critical patent/JP5202233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板に、半導体素子と前記半導体素子を除く電子部品が実装された実装構造体に関するものである。
従来、半導体素子と前記半導体素子を除く電子部品を実装するための接合材料には、鉛を含有したＳｎ−Ｐｂ系半田材料、特に６３Ｓｎ−３７Ｐｂ共晶組成（Ｓｎ６３重量％及びＰｂ３７重量％の組成）を有するＳｎ−Ｐｂ共晶半田材料が一般的に用いられている。
図４（ａ）（ｂ）に、接合材料に半田材料を用いた実装構造体を示す。
図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＡ−ＡＡ断面図であって、図４（ｂ）では一部が拡大して図示されている。ＢＧＡ（Ball Grid Array）／ＬＧＡ（Land Grid Array）などの半導体パッケージ２や半導体パッケージ以外のチップ部品３は、半田５によって基板１に実装されている。
半導体パッケージ２ａ，２ｂは、接合部が微細になってくると、温度サイクル試験や落下試験でクラックを生じやすくなるため、基板１との間を封止樹脂４により封止し補強する封止構造をとっていた。しかし、チップ部品３が封止樹脂４により封止されることは無かった。
また近年、半導体パッケージ２ａ，２ｂが薄型化されているため、パッケージ２の基板１への実装に関して、半田付け部の機械的強度向上や熱衝撃強度等の信頼性特性向上への要求が高まっている。
接合材料も、環境問題への対応から鉛を含まない半田材料、いわゆる鉛フリー半田材料への移行が図られている。２種の金属を主成分とする鉛フリー半田の例には、共晶型合金材料である材料として、Ｓｎ−Ａｇ系半田がある（特許文献１、特許文献２）。
しかしながら、Ｓｎ−Ａｇ系半田の融点は、Ｓｎ−Ｐｂ系半田の融点（約１８３℃）と比べて３０〜４０℃程度高く、それに伴って、半田付け温度もＳｎ−Ｐｂ系半田を用いる場合よりも高くなる。
そのため、Ｓｎ−Ａｇ系半田を用いた場合には、チップ部品３を基板１に実装する際の実装温度がチップ部品３の耐熱温度よりも高い温度になる事態が生じることがあり、そのような場合にはチップ部品３を損傷させてしまう問題点を有している。このような場合には、実装温度よりも耐熱温度の低いチップ部品３の温度が耐熱温度を超えないようにチップ部品３に保護治具を装着して半田付け作業を実施したり、耐熱温度の低いチップ部品３を後付けで半田付するなどの、煩雑な半田付処理を強いられているのが現状である。
また、エレクトロニクス製品の小型・薄型化の要求に対応して、基板１も薄型化してきている。そのため、実装温度が高くなると、基板１に反りが発生して、基板１と半導体パッケージ２ａ，２ｂとの接合品質の劣化、基板１とチップ部品３との接合品質の劣化という問題点を有している。
そこで、チップ部品３の熱損傷を軽減又は防止するために、このような半田に代わる材料として、硬化温度が鉛フリー半田の融点より比較的低い導電性接着剤や低温の融点を持つＳｎ−Ｂｉ系の半田が注目されるようになっている（特許文献３）。
特許第３０２７４４１号公報 米国特許第５５２０７５２号 特開平１０−１６３６０５号公報
しかし、上記のように、低温半田や導電性接着剤を用いてチップ部品３を基板１に実装する場合には、耐熱温度の低いチップ部品３を有する実装構造体であっても、前記保護治具を装着したり、後付けの半田付処理が要らなくなる反面、その接続の強度がＳｎ−Ａｇ系半田に比べて低く、実用化がなかなか進んでいないのが現状である。
本発明は、接合材料として低温半田や導電性接着剤を使用して半田付処理を簡単にできるとともに、接合品質を改善できる実装構造体を提供することを目的とする。
本発明の実装構造体は、基板に、融点が７０〜１３８℃で、５０〜７０重量％のＢｉ、１０〜２５重量％のＩｎ、０．００１〜０．１重量％のＧｅ、残部Ｓｎを含んでなる半田によって、半導体素子が実装され、前記基板に、前記半田によって、前記半導体素子とは別のチップ部品が実装され、前記半導体素子と前記基板との間の第１空間と、前記チップ部品と前記基板との間の第２空間と、前記半導体素子と前記チップ部品との間の前記基板面上の第３空間とが、封止樹脂によって一体に封止されたことを特徴とする。
また、本発明の実装構造体は、基板に、融点が７０〜１３８℃で、５０〜７０重量％のＢｉ、１０〜２５重量％のＩｎ、０．００１〜０．１重量％のＮｉ、残部Ｓｎを含んでなる半田によって、半導体素子が実装され、前記基板に、前記半田によって、前記半導体素子とは別のチップ部品が実装され、前記半導体素子と前記基板との間の第１空間と、前記チップ部品と前記基板との間の第２空間と、前記半導体素子と前記チップ部品との間の前記基板面上の第３空間とが、封止樹脂によって一体に封止されたことを特徴とする。
また、本発明の実装構造体は、基板に、融点が７０〜９９℃で、６０〜７０重量％のＢｉ、１５〜２５重量％のＩｎ、残部Ｓｎを含んでなる半田によって、半導体素子が実装され、前記基板に、前記半田によって、前記半導体素子とは別のチップ部品が実装され、前記半導体素子と前記基板との間の第１空間と、前記チップ部品と前記基板との間の第２空間と、前記半導体素子と前記チップ部品との間の前記基板面上の第３空間とが、封止樹脂によって一体に封止されたことを特徴とする。
本発明の実装構造体は、電子部品３とパッケージ２を一体樹脂封止することで、半田成分として比較的低融点の合金を用いることができる。代表的な鉛フリー半田であるＳｎ−Ａｇ−Ｃｕ半田と同様な使い方ができる。
この構成によると、前記電子部品と前記基板との間を、封止樹脂によって封止したため、接合材料として低温半田または導電性接着剤を使用した場合の前記電子部品の接合品質の低下を防止できるともに、前記封止は、複数の半導体素子と基板の間と、前記電子部品と前記基板との間と、複数の半導体素子と前記電子部品との間を、封止樹脂でによって一体に封止しているたため、前記基板として０．５ｍｍ以下の薄いものを使用した場合であっても、前記一体に封止した封止樹脂によって、前記基板が反らないように補強することができ、接合材料として低温半田を使用した場合の接合品質の向上に有効である。
以下、本発明の各実施の形態を図１〜図３に基づいて説明する。
（実施の形態１）
図１（ａ）（ｂ）は本発明の実施の形態１を示す。
図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−ＡＡ断面図であって、図１（ｂ）では一部が拡大して図示されている。
基板１の上には、半導体素子としての半導体パッケージ２ａ，２ｂと、半導体素子を除く電子部品としてのチップ部品３が実装されている。チップ部品３は隣接して配置された半導体パッケージ２ａ，２ｂの２つの間で、半導体パッケージ２ａ，２ｂの幅に入るように実装されている。これら半導体パッケージ２ａ，２ｂの２つと、チップ部品３の５つを封止するように、封止樹脂４が設けられている。半導体パッケージ２ａ，２ｂとチップ部品３は、半田５で基板１に実装されている。ここでは、チップ部品３が半導体パッケージ２ａ，２ｂの中間位置に実装されている。
複数の半導体パッケージ２ａ，２ｂと基板１の間と、チップ部品３と基板１との間と、複数の半導体パッケージ２ａ，２ｂとチップ部品３との間が、封止樹脂４によって一体に封止されていることが、図１（ｂ）から分かる。
封止樹脂４は、半田付が完了した後に図１（ｂ）に示す塗布ポイントＰの位置に、デイスペンサー（図示せず）によって液体状の封止樹脂を滴下することで形成される。具体的には、滴下された封止樹脂は、チップ部品３の側面からの流れて、半導体パッケージ２ａ，２ｂの下部へもスムーズに流れ込む。
塗布ポイントＰを半導体パッケージ２ａ，２ｂの間の位置にして封止樹脂４を供給しているので、半導体パッケージ２ａ，２ｂと基板１との間に均等に封止樹脂４を流れ込ますことができ、別々の塗布ポイントから半導体パッケージ２ａ，２ｂに封止樹脂４を供給する場合に比べて、簡単で、短時間で、より良い形状、均質な形状で樹脂形成できる。
なお、別々の塗布ポイント、例えば２点となると、形状が悪く、かつ、不良が多くなり、隣接の部品への影響や、樹脂量のコストアップ、基板１の反りに悪い影響がある。
実装に使用した半田５の組成を下記の表１に示す。残部はＢａｌ．として表記した。
実施例１〜１３としてそれぞれ対応する組成を示す。半田の融点を測定した値も示す。融点は、示差熱分析装置を用いて測定した。
Figure 0005202233
 また、温度サイクル試験は、以下のようにして実施した。
図１（ａ）（ｂ）に示すような配置で、表１で示す半田材料を用い、０．５ｍｍ厚さのＦＲ−４のガラスエポキシの基板１に（大きさ１０ｍｍ角、厚み１ｍｍ）の半導体パッケージ２ａ，２ｂを１０ｍｍの間隔で実装し、その間にサイズが１００５のチップ部品３を５個並ぶように実装した。従来の配置では、図４（ａ）（ｂ）に示したように、半導体パッケージ２ａ，２ｂチップ部品３は別々の異なる領域に配置されていた。
その後、温度サイクル試験を−４０℃〜１２５℃（各３０分）で実施し、接合部のクラックの発生サイクル数で比較した。ここで使用した封止材料４は、ナミックス株式会社製のアンダーフィル材の品番１５７２（粘度：０．６５Ｐａ・ｓ，弾性率：３．０Ｇｐａ）を用いている。
表１から判るように、ＳｎにＢｉ及びＩｎを添加することにより、従来のＳｎ−Ａｇ−Ｃｕよりも融点が低下している。また、従来の半田に比べて、封止をしなかった場合の温度サイクル特性は劣化している。ＳｎにＢｉ及びＩｎを添加した半田を用いて実装した部品を封止樹脂４によって封止すると、従来のＳｎ−Ａｇ−Ｃｕ半田よりも良好な温度サイクル性が得られる。特に、従来では封止することがなかったチップ部品３を封止樹脂４で封止することにより、温度サイクル特性が向上している。
このように、Ｓｎ−Ｂｉ系の低温半田によって実装した実装構造体では、チップ部品３を含む実装部品全体を封止していなかったため、機械的強度が比較的低く、実用化には、強度向上が課題であった。これに対して融点が２００℃以下の低温半田でも、半導体パッケージ２ａ，２ｂと共にチップ部品３を封止樹脂４によって一体に封止することにより、基板１の全体の信頼性が向上し、従来のＳｎ−Ａｇ−Ｃｕ半田を接合材料として実装した実装構造体と同等以上の信頼性が得られる。
このように温度サイクル性が向上するのは、基板１の部品実装部全体を封止樹脂４によって封止することにより、接合部を補強するとともに、封止によって基板１の反りを抑制し、融点が２００℃以下の低温半田の信頼性を向上させることが可能になった。封止樹脂４が全体にない場合に比較して、封止樹脂４により一体に封止することによって、チップ部品３、半導体パッケージ２ａ，２ｂと基板１との熱膨張の差を緩和することもできる。
なお、ここでは、チップ部品３としてサイズ１００５の抵抗器を用いたが、隣接するＢＧＡ／ＬＧＡなどの半導体パッケージ２ａ，２ｂ間に配置される部品は、隣接する半導体パッケージ２ａ，２ｂ間に配置することができれば、どのようなチップ部品でもよい。
封止樹脂４が、半導体パッケージ２ａ，２ｂおよびチップ部品３を一体して封止することで接合が確実になる。半導体パッケージ２ａ，２ｂとチップ部品３の配置は、封止樹脂４が広がりやすい配置がよい。封止樹脂４は、半導体パッケージ２ａ，２ｂの上面、チップ部品３の上部まで達する必要はなく、側面、底面まで封止すればよい。つまり、半導体パッケージ２ａ，２ｂの上面には存在せず、封止が半導体パッケージ２ａ，２ｂの周囲部および基板１との接合部のみ、かつ、チップ部品３の周囲および基板１との接合部のみであればよく、封止樹脂４の量を少なくでき、コストを抑えることもできる。
なお、半導体素子としてＢＧＡ／ＬＧＡなどの半導体パッケージ２ａ，２ｂを用いたが、パッケージされていないベア状態の半導体素子でも同じである。
また、半導体素子を除く電子部品として、抵抗器のチップ部品３を例に挙げて説明したが、コンデンサやコイルなどでもよい。
半田組成と接合特性は、この実施の形態では、Ｓｎ及びＢｉ及びＩｎを基本組成とする２００℃以下の融点をもつ半田材料を用いた実装構造体であったが、Ｓｎ及びＢｉ及びＩｎを基本組成とする導電性粒子をフラックスに混合した１００℃以下の低融点を有する半田ペーストであっても同様である。
この実施形態に関して、半田組成は、Ｂｉ，Ｉｎから選ばれる少なくとも１種の金属を含み、残部がＳｎである合金組成とする。Ｂｉ及びＩｎは、合金の低融点化を目的に配合している。
半田組成中のＢｉの含有量は、５０〜７０重量％の範囲が好ましく、伸びが極端に大きく、低融点と高信頼性が両立できる。より好ましくは５２重量％以上、更に好ましくは５５重量％以上であって、より好ましくは５７重量％以下、更に好ましくは６０重量％以下の範囲がより好適である。半田組成中のＢｉ含有量を５０〜７５重量％にしたのは、Ｂｉの含有量が５０重量％より少ないと低融点化の効果が十分に得られず、７０重量％を超える場合は、伸びが低下するためである。
半田成分中のＩｎの含有量は、１０〜２５重量％の範囲が好ましく、伸びが極端に大きくなり、低融点と高信頼性が両立できる。より好ましくは１５重量％以上、更に好ましくは２０重量％以上であって、より好ましくは２３重量％以下の範囲がより好適である。金属成分中のＩｎの含有量を１０〜２５重量％にしたのは、Ｉｎの含有量が１０重量％より少ないと低融点化の効果が十分に得られず、２５重量％を超える場合には伸びが低下するためである。
この実施の形態の半田成分は、上記の基本組成に加えて、Ｃｕ、Ｇｅ及びＮｉの群から選ばれる少なくとも１種の金属を更に含むことができる。Ｃｕ、Ｇｅ、Ｎｉとは、合金の機械的特性向上を目的に添加している。
半田成分中のＣｕの含有量は、０．１〜１．０重量％の範囲が好ましく、０．５〜０．７重量％のＣｕ含有量がより好適である。導電性フィラー成分中のＣｕ含有量を０．１〜１．０重量％としたのは、０．１重量％よりも少量であれば、その機械的特性に対する効果は得られないためであり、１．０重量％を超えると合金がより脆くなる傾向を示して機械的特性に関して逆効果となるためである。
半田成分中のＧｅの含有量は、０．００１〜０．１重量％の範囲が好ましく、０．００１〜０．０１重量％のＧｅ含有量がより好適である。金属フィラー成分中のＧｅ含有量を０．００１〜０．１重量％としたのは、０．００１重量％よりも少量であれば、機械的特性に対する効果は得られず、０．１重量％を超えると合金の融点が急激に上昇するためである。
半田成分へのＮｉの添加は、Ｓｎの酸化抑制を目的としている。半田成分中のＮｉの含有量は、０．００１〜０．１重量％の範囲が好ましく、より好ましくは０．００５重量％以上、更に好ましくは０．０１重量％以上、更により好ましくは０．０５重量％以上であって、０．１重量％以下の範囲が好適である。半田成分中のＮｉ含有量を０．００１〜０．１重量％としたのは、０．００１重量％よりも少量であれば、Ｓｎ酸化抑制の効果は得られず、０．１重量％を超えると強固なＮｉ酸化膜が形成されて融点が上昇し、Ｓｎ酸化抑制の効果は得られないためである。
以上のＳｎ−Ａｇ系の半田より低い実装温度を達成することができる半田材料を含む接合部をもつ実装構造をとるとき、図１（ａ）（ｂ）に示すように、基板１の上の接合部をすべて封止することにより補強する構造をとる。これにより、低融点の接合部においても、信頼性の高い実装構造を得ることができる。
また、別の配置の実施の形態を図２（ａ）（ｂ）と図３に示す。
図２（ａ）が半導体素子が１つの場合の平面図、図２（ｂ）がそのＡ−ＡＡの断面図である。半導体素子としての半導体パッケージ２とチップ部品３が長方形になるように配置されている。その中央に封止樹脂４を塗布する位置を設定する。図１（ａ）（ｂ）と同様に、均等に封止樹脂４が行きわたる。
図３は２つの半導体パッケージ２ａ，２ｂがある場合で、図１（ａ）との違いは、パッケージ２の配置する向きである。全体として、正方形状になるように配置されている。図１（ａ）では、長細い長方形である。図３では正方形に近い。半導体パッケージ２ａ，２ｂとチップ部品３との全体の領域として、縦と横の辺が同じ長さになるように配置するのがよい。少なくとも、その比が、１：５以上、好ましくは１：１である。
図２（ａ）（ｂ）と図３とも、塗布ポイントＰに対して同心円となるように、チップ部品３、半導体パッケージ２，半導体パッケージ２ａ，２ｂの配置をとるとよい。これによって封止樹脂４が、全体へ行きわたり、かつ、全体のバランスがよくなり、基板１の反りも低減できる。
（実施の形態２）
本発明の第２の形態においては、図１（ａ）（ｂ）の実施の形態において、その基板１の厚みの変化をさせて、温度サイクル寿命試験をした。温度サイクル寿命試験は、実施の形態１と同じである。その結果を、下記の表２に示す。この表２では、基板１の厚さが０．２５〜０．８０ｍｍまで変更した場合の温度サイクル特性を示している。
Figure 0005202233
 基板１が厚い場合には、温度変化しても基板１自体がしっかりしているため反りなどが少ないが、基板１の厚さが０．５ｍｍ以下の薄い実装構造体では、温度変化によって基板１に反りが発生し、融点が２００℃以下の低温半田で実装しただけでは、接合品質が悪いため、封止樹脂４による全体の封止がない場合には、接合不良が発生して寿命が短い。これに対して、基板１の厚さが０．５ｍｍ以下の薄い実装構造体において、上記のように全体を封止樹脂４によって封止した本発明の実装構造体の場合には、融点が２００℃以下の低温半田で同じように実装していても、基板１の厚さが０．６５ｍｍ，０．８ｍｍと厚い場合と同じように接合不良が少なくなって寿命が長くなって、基板１の厚さが０．５ｍｍ以下では、特に基板１の厚さが０．４５ｍｍ以下である実装構造体において有効であることが分かる。融点が１８０℃以下の低温半田を使用した場合でも有効である。
（実施の形態３）
実施の形態３は、図１（ａ）（ｂ）における半導体パッケージ２ａ，２ｂの間の距離についての実施例である。
図１（ａ）（ｂ）において、実施の形態２で用いた接合材料としてＳｎ−Ｂｉ半田組成を用い、基板１上の部品搭載領域について、複数のＢＧＡ／ＬＧＡの半導体パッケージ２ａ，２ｂの間にそのチップ部品３が搭載されている。この場合に、塗布ポイントＰを隣接する半導体パッケージ２ａ，２ｂ間の基板１にチップ部品３を実装し、半導体パッケージ２ａ，２ｂとチップ部品３とに一括して封止樹脂４を塗布する場合に、その半導体パッケージ２ａ，２ｂ間の距離を変更した結果を、下記の表３に示す。
Figure 0005202233
 表３から、隣接する半導体パッケージ２ａ，２ｂの間隔が４０ｍｍ以下であれば、安定性して封止樹脂４を塗布が可能である。しかし、それを超えた距離に半導体パッケージ２ａ，２ｂを配置すれば、封止樹脂４が必要でない部分に流れ出したり、または、十分に広がらないため安定して塗布できない。
なお、ここで使用した封止樹脂４は、ナミックス株式会社製のアンダーフィル材の品番１５７２（粘度：０．６５Ｐａ・ｓ，弾性率：３．０Ｇｐａ）を用いているが、粘度が２Ｐａ・ｓ以下であれば、他の封止樹脂４でも同様である。
図３においても同様の結果である。半導体パッケージ２ａ，２ｂ間が４０ｍｍ以下がよい。３０ｍｍならさらによい。図２（ａ）（ｂ）においても電子部品３とパッケージ２の間が３０ｍｍ以下がよい。
表３の“○”印は、すべての部品に封止樹脂４が浸透するものを示す。“△”は、半導体パッケージ２ａ，２ｂに形成されたフィレットの形状が十分できない場合を示す。“×”は、封止樹脂４が浸透しない部品が多く見られることを示す。つまり、半導体パッケージの一部に封止樹脂４が行きわたらないことを示す。
また、封止を必要とする部品が封止樹脂４の塗布ポイントＰからの同心円の内側の領域に配置した実装構造体の場合、塗布ポイントＰからの同心円の半径が３０ｍｍ以内の領域に封止を必要とする部品が配置されていれば、封止樹脂４を同時に塗布可能である。しかし、３０ｍｍを超えた部品レイアウトでは、同時に部品を安定して封止できない。ＢＧＡ／ＬＧＡタイプの半導体パッケージ２ａ，２ｂが搭載される場合、塗布ポイントＰにその他部品が搭載され、半導体パッケージ２ａ，２ｂと同時に塗布可能な部品レイアウトをもつ実装構造体となる。
複数のＢＧＡ／ＬＧＡタイプの半導体パッケージ２ａ，２ｂが、搭載されている場合、隣接する半導体パッケージ２ａ，２ｂの間隔が２０ｍｍ以下であれば、隣接する半導体パッケージ２ａ，２ｂおよびその間にレイアウトされた部品に安定して封止樹脂４を塗布することが可能である。しかし２０ｍｍを超えると半導体パッケージ２ａ，２ｂへの封止樹脂４の浸透性が十分ではない。
なお、実施の形態では、低温半田で実装する場合を例に挙げて説明したが、融点が２００℃以下の半田を導電性粒子として含んだ導電性ペーストによって実装した実装構造体の場合も同じ効果を期待できる。
また、樹脂と金，銀などの導電性フィラーからなる硬化温度が２００℃以下の導電性接着剤によって実装した実装構造体の場合も同じ効果を期待できる。
上記の各実施の形態では、封止樹脂４で半導体素子としての半導体パッケージ２ａ，２ｂの全体と、それ以外の電子部品としてのチップ部品３の全体を覆うことはしなかった。側面を封止するのみで十分強度が保てた。
本発明は、ＣＣＤ素子、フォログラム素子、チップ部品等の電子部品の接続用及びそれらを接合する基板の配線形成に用いることができる。その結果、これらの素子、部品及び／又は基板を内蔵する製品、例えば、ＤＶＤ、携帯電話、ポータブルＡＶ機器、ノートＰＣ、デジタルカメラ、メモリーカード等に使用することができる。
本発明の実装構造体の平面図と断面図 本発明の別の実装構造体の平面図と断面図 本発明の更に別の実装構造体の平面図 従来の実装構造体の平面図と断面図
符号の説明
１ 基板
２ａ，２ｂ 半導体パッケージ（半導体素子）
３ チップ部品（半導体素子を除く電子部品）
４ 封止樹脂
５ 半田

Claims (4)

  1. 基板に、融点が７０〜１３８℃で、５０〜７０重量％のＢｉ、１０〜２５重量％のＩｎ、０．００１〜０．１重量％のＧｅ、残部Ｓｎを含んでなる半田によって、半導体素子が実装され、
    前記基板に、前記半田によって、前記半導体素子とは別のチップ部品が実装され、
    前記半導体素子と前記基板との間の第１空間と、前記チップ部品と前記基板との間の第２空間と、前記半導体素子と前記チップ部品との間の前記基板面上の第３空間とが、封止樹脂によって一体に封止された
    実装構造体。
  2. 基板に、融点が７０〜１３８℃で、５０〜７０重量％のＢｉ、１０〜２５重量％のＩｎ、０．００１〜０．１重量％のＮｉ、残部Ｓｎを含んでなる半田によって、半導体素子が実装され、
    前記基板に、前記半田によって、前記半導体素子とは別のチップ部品が実装され、
    前記半導体素子と前記基板との間の第１空間と、前記チップ部品と前記基板との間の第２空間と、前記半導体素子と前記チップ部品との間の前記基板面上の第３空間とが、封止樹脂によって一体に封止された
    実装構造体。
  3. 基板に、融点が７０〜９９℃で、６０〜７０重量％のＢｉ、１５〜２５重量％のＩｎ、残部Ｓｎを含んでなる半田によって、半導体素子が実装され、
    前記基板に、前記半田によって、前記半導体素子とは別のチップ部品が実装され、
    前記半導体素子と前記基板との間の第１空間と、前記チップ部品と前記基板との間の第２空間と、前記半導体素子と前記チップ部品との間の前記基板面上の第３空間とが、封止樹脂によって一体に封止された
    実装構造体。
  4. 前記基板の厚さが，０．５ｍｍ以下である請求項１〜請求項３の何れかに記載の実装構造体。
JP2008282666A 2007-11-01 2008-11-04 実装構造体 Active JP5202233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008282666A JP5202233B2 (ja) 2007-11-01 2008-11-04 実装構造体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007284976 2007-11-01
JP2007284976 2007-11-01
JP2008282666A JP5202233B2 (ja) 2007-11-01 2008-11-04 実装構造体

Publications (3)

Publication Number Publication Date
JP2009135479A JP2009135479A (ja) 2009-06-18
JP2009135479A5 JP2009135479A5 (ja) 2011-09-15
JP5202233B2 true JP5202233B2 (ja) 2013-06-05

Family

ID=40587897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008282666A Active JP5202233B2 (ja) 2007-11-01 2008-11-04 実装構造体

Country Status (4)

Country Link
US (1) US8410377B2 (ja)
JP (1) JP5202233B2 (ja)
KR (1) KR101011199B1 (ja)
CN (1) CN101425511B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
JPWO2011114759A1 (ja) * 2010-03-19 2013-06-27 株式会社安川電機 電子部品の実装方法および電子機器
JP5785760B2 (ja) * 2011-04-11 2015-09-30 日本特殊陶業株式会社 部品実装基板
US10032692B2 (en) * 2013-03-12 2018-07-24 Nvidia Corporation Semiconductor package structure
EP3499554A1 (de) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform
US20210283727A1 (en) * 2018-10-24 2021-09-16 Alpha Assembly Solutions Inc. Low temperature soldering solutions for polymer substrates, printed circuit boards and other joining applications

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260592A (ja) * 1989-03-31 1990-10-23 Mitsumi Electric Co Ltd 回路基板
JPH0327441A (ja) 1989-06-23 1991-02-05 Nippon Telegr & Teleph Corp <Ntt> 知識情報処理システムにおけるデータベース利用方式
JP3027441B2 (ja) 1991-07-08 2000-04-04 千住金属工業株式会社 高温はんだ
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JPH09214095A (ja) * 1996-01-30 1997-08-15 Matsushita Electric Ind Co Ltd 基板および回路モジュールおよび回路モジュールの製造方法
JPH10163605A (ja) 1996-11-27 1998-06-19 Sony Corp 電子回路装置
JPH11177016A (ja) 1997-12-15 1999-07-02 Denso Corp 混成集積回路装置
JP3184491B2 (ja) * 1998-05-20 2001-07-09 松下電子工業株式会社 半導体装置およびその製造方法
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US6680436B2 (en) * 2000-07-12 2004-01-20 Seagate Technology Llc Reflow encapsulant
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
SE520714C2 (sv) * 2001-04-20 2003-08-12 Aamic Ab Mikroreplikerade miniatyriserade elektriska komponenter
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
JP2003297873A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 半導体装置，構造体及び電子装置
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP2005095977A (ja) * 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
EP1734570A4 (en) * 2004-03-02 2008-03-05 Fuji Electric Holdings PACKAGING METHOD FOR ELECTRONIC COMPONENT
JP4383257B2 (ja) * 2004-05-31 2009-12-16 三洋電機株式会社 回路装置およびその製造方法
JP2006100752A (ja) 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN101048863B (zh) * 2004-10-28 2010-12-01 京瓷株式会社 电子部件模块以及无线通信设备
JP4975342B2 (ja) * 2005-03-15 2012-07-11 パナソニック株式会社 導電性接着剤
EP1914035B1 (en) * 2005-08-11 2014-08-06 Senju Metal Industry Co., Ltd. Lead free solder paste and application thereof
US7652892B2 (en) * 2006-03-03 2010-01-26 Kingston Technology Corporation Waterproof USB drives and method of making

Also Published As

Publication number Publication date
JP2009135479A (ja) 2009-06-18
KR20090045016A (ko) 2009-05-07
CN101425511B (zh) 2014-10-29
US20090116205A1 (en) 2009-05-07
CN101425511A (zh) 2009-05-06
KR101011199B1 (ko) 2011-01-26
US8410377B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
TWI230103B (en) Semiconductor module and circuit substrate connecting to semiconductor device
JP4428448B2 (ja) 鉛フリーはんだ合金
KR101455967B1 (ko) 납프리 땜납 볼
JP5202233B2 (ja) 実装構造体
CN100501982C (zh) 带半导体部件的布线基板
JP5422826B2 (ja) 鉛フリーはんだ接続構造体およびはんだボール
JP2006261641A (ja) 半導体パッケージ・アセンブリ
US9603295B2 (en) Mounted structure and manufacturing method of mounted structure
JP4022139B2 (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
TWI540015B (zh) Lead free solder ball
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP3425903B2 (ja) Ｂｇａ実装方法およびその実装構造
US20170162555A1 (en) Solder composition and semiconductor package including the same
JP2009158725A (ja) 半導体装置およびダイボンド材
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
KR20090086741A (ko) 무연 솔더 및 이를 포함하는 반도체 패키지
US7560373B1 (en) Low temperature solder metallurgy and process for packaging applications and structures formed thereby
KR101275302B1 (ko) 주석계 솔더볼 및 이를 포함하는 반도체 패키지
JP5083000B2 (ja) 電子部品装置及び電子部品装置の製造方法
JP2010165852A (ja) 積層型半導体装置
JP2012019244A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2015159318A (ja) 面実装部品のはんだ付け方法および面実装部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R151 Written notification of patent or utility model registration

Ref document number: 5202233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3