KR101275302B1 - 주석계 솔더볼 및 이를 포함하는 반도체 패키지 - Google Patents

주석계 솔더볼 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR101275302B1
KR101275302B1 KR1020110080184A KR20110080184A KR101275302B1 KR 101275302 B1 KR101275302 B1 KR 101275302B1 KR 1020110080184 A KR1020110080184 A KR 1020110080184A KR 20110080184 A KR20110080184 A KR 20110080184A KR 101275302 B1 KR101275302 B1 KR 101275302B1
Authority
KR
South Korea
Prior art keywords
tin
solder ball
based solder
range
bismuth
Prior art date
Application number
KR1020110080184A
Other languages
English (en)
Other versions
KR20130017626A (ko
Inventor
이재홍
김일호
홍성재
문정탁
Original Assignee
엠케이전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠케이전자 주식회사 filed Critical 엠케이전자 주식회사
Priority to KR1020110080184A priority Critical patent/KR101275302B1/ko
Publication of KR20130017626A publication Critical patent/KR20130017626A/ko
Application granted granted Critical
Publication of KR101275302B1 publication Critical patent/KR101275302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 기술적 사상은 전자 제품 등에 사용하기에 적합하도록 솔더볼에 요구되는 특성들을 가지는 합금된 주석계 솔더볼을 제공한다. 본 발명의 일실시예에 따른 주석계 솔더볼은, 0.3 wt% 내지 3.0 wt% 범위의 은(Ag); 0.4 wt% 내지 0.8 wt% 범위의 구리(Cu); 0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및 0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물으로 구성된다.

Description

주석계 솔더볼 및 이를 포함하는 반도체 패키지{Tin-based solder ball and semiconductor package having the same}
본 발명의 기술적 사상은 주석계 솔더볼에 관한 것으로서, 더욱 상세하게는, 주석계 솔더볼 및 이를 포함하는 반도체 패키지에 관한 것이다.
전자 장치의 고성능화 및 소형화 추세에 맞추어, 이러한 전자 장치 자체의 어셈블리 단계에서 패키지의 소형화도 요구되고 있다. 이에 따라, 종래의 리드 프레임 대신에, 솔더볼이 패키지의 소형화를 위해서 사용되고 있다. 솔더볼은 기판과 패키지를 접합시키며 또한 패키지 내의 칩의 신호를 기판으로 전달하는 역할을 수행할 수 있다.
환경 오염 문제를 줄이기 위해서, 납(Pb)을 포함하지 않는 솔더볼이 제안되고 있다. 예를 들어, 주석-은-구리의 3원계 무연 솔더 합금이 솔더볼에 사용되도록 제안되고 있으나, 열싸이클 특성이 낮고 산화에 취약하고 솔더의 퍼짐성과 젖음성이 떨어져 작업성이 좋지 않고 충격에 대한 저항력이 취약하여 휴대용 전자 제품 등에 사용하기 부적합하다는 단점이 있다. 따라서, 주석-은-구리에 다른 원소를 더 첨가하여 특성을 증가시키는 시도가 있으나, 원소의 종류 및 원소의 함유량에 따라 솔더볼의 특성이 크게 변하는 한계가 있다.
1. 일본등록특허 제3602529호 (2004.10.1. 등록) 2. 일본등록특허 제4392020호 (2009.10.16. 등록) 3. 일본공개특허 제2004-188453호 (2004.7.8. 공개)
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 전자 제품 등에 사용하기에 적합하도록 솔더볼에 요구되는 특성들을 가지는 합금된 주석계 솔더볼을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는, 상술한 주석계 솔더볼을 포함하는 반도체 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 주석계 솔더볼은, 0.3 wt% 내지 3.0 wt% 범위의 은(Ag); 0.4 wt% 내지 0.8 wt% 범위의 구리(Cu); 0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및 0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물으로 구성된다.
본 발명의 일부 실시예들에 있어서, 상기 비스무트는 0.1 wt% 내지 0.3 wt% 범위일 수 있다. 상기 비스무트는 0.2 wt%(±0.02 wt%)일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 니켈은 0.05 wt%(±0.01 wt%) 일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 은은 2.5 wt% 일 수 있고, 상기 구리는 0.8 wt% 일 수 있고, 상기 니켈은 0.05 wt% 일 수 있고, 상기 비스무트는 0.2 wt% 일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 주석계 솔더볼은, 은(Ag), 구리(Cu), 니켈(Ni), 및 비스무트(Bi)을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물로 구성되고, 인(P)이 제거되어 있다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지는 주석계 솔더볼을 포함하고, 상기 주석계 솔더볼은, 0.3 wt% 내지 3.0 wt% 범위의 은(Ag); 0.4 wt% 내지 0.8 wt% 범위의 구리(Cu); 0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및 0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물으로 구성된다.
본 발명의 기술적 사상에 따른 주석계 솔더볼은, 은, 구리, 니켈, 및 비스무트를 포함하는 주석계 솔더볼을 제공한다. 상기 주석계 솔더볼은 첨가 원소들의 함량 범위에 따라서, 우수한 냉열 싸이클 특성, 드롭 내구성 특성 및 내구성 특성을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 주석계 솔더볼을 개략적으로 도시한다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 주석계 솔더볼을 포함하는 반도체 패키지를 개략적으로 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다. 본 발명의 실시예들에서, wt%(중량%)는 전체 합금의 중량에서 해당 성분이 차지하는 중량을 백분율로 표시한 것이다.
도 1 은 본 발명의 일 실시예에 따른 주석계 솔더볼(10)을 도시한다.
도 1을 참조하면, 주석계 솔더볼(10)은 구형의 형상을 가질 수 있다. 그러나 주석계 솔더볼(10)의 이러한 형상은 예시적이며, 주석계 솔더볼(10)은 원기둥 또는 다각 기둥의 형상을 가지는 경우도 본 발명의 기술적 사상에 포함된다.
주석계 솔더볼(10)은 주석계(Tin-Based) 합금으로 구성될 수 있다. 예를 들어, 주석계 솔더볼(10)은 은(Ag), 구리(Cu), 니켈(Ni), 및 비스무트(Bi)을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물로 구성될 수 있다. 예를 들어, 주석계 솔더볼(10)은 0.3 wt% 내지 3.0 wt% 범위의 은(Ag); 0.4 wt% 내지 0.8 wt% 범위의 구리(Cu); 0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및 0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물으로 구성될 수 있다. 예를 들어, 주석계 솔더볼(10)은 95.61 wt% 내지 98.99 wt% 범위의 주석을 포함할 수 있으며, 상기 주석의 범위에는 불가피한 불순물이 포함될 수 된다.
주석계 솔더볼(10)은 0.1 wt% 내지 0.3 wt% 범위의 비스무트를 포함할 수 있다. 주석계 솔더볼(10)은 0.2 wt%(±0.02 wt%)의 비스무트를 포함할 수 있다. 주석계 솔더볼(10)은 0.05(±0.01 wt%)의 니켈을 포함할 수 있다. 또한, 주석계 솔더볼(10)은 인(P)이 제거되어 있다. 즉, 주석계 솔더볼(10)은 불가피한 불순물의 범위로의 인을 포함할 수 있다. 예를 들어, 주석계 솔더볼(10)은 0.003 wt%(또는 30 ppm) 미만의 인을 포함할 수 있고, 예를 들어 0.001 wt%(또는 10 ppm) 미만의 인을 포함할 수 있다.
본 발명의 기술적 사상에 따른 주석계 솔더볼(10)은 주석을 기초로 구성될 수 있다. 기존에 솔더볼에서 사용되어 왔던 납이 환경오염에 따른 규제에 의하여 사용이 금지됨에 따라, 납을 대체하여 주석을 솔더볼에 사용하려는 시도가 증가되고 있다. 주석은 주기율표 14족 5주기에 속하는 원소이며, 원자량이 118.7g/mol 이고, 녹는점이 231.93℃이다. 비교로서, 납은 주기율표 14족 6주기에 속하는 원소이고, 원자량이 207.2g/mol이고, 녹는점이 327.5℃로서, 주석은 납과 유사한 물리적 특성을 가진다. 주석은 전성, 연성, 내식성, 및 주조성이 우수한 장점이 있다. 그러나, 냉열 싸이클(thermal cycle) 특성, 드롭(Drop) 내구성 특성, 또는 젖음성(wettability) 특성 등과 같은 솔더볼이 요구하는 특성을 만족하기 위하여, 주석 만으로 솔더볼을 형성하기 보다는 주석을 다른 금속과 합금하여 사용하는 것이 바람직하다. 본 발명의 기술적 사상은 이러한 요구를 만족하기 위하여, 주석에 은, 구리, 니켈, 및 비스무트를 합금화한 주석계 합금을 솔더볼에 이용하는 것을 제공하는 것이다.
본 발명의 기술적 사상에 따른 주석계 솔더볼(10)은 은(Ag)을 포함할 수 있다. 은(Ag)은 솔더볼의 전기 저항을 낮추고, 솔더볼의 접합부 속으로의 확산 속도를 빠르게 한며, 내식성을 증가시킨다. 솔더볼 내의 은의 함량이 0.1 wt% 보다 적은 경우 솔더볼의 전기 전도도 및 열 전도도를 충분히 확보하기 어렵고, 솔더볼의 확산 속도를 빠르게 하기도 어렵다. 또한, 솔더볼 내의 은의 함량이 5 wt% 보다 많으면 솔더볼의 용융 온도를 조절하기 어렵다. 따라서, 솔더볼 내의 은의 함량은 0.1 wt% 내지 5 wt% 범위일 수 있고, 특히 0.3 wt% 내지 3 wt% 일 수 있다.
본 발명의 기술적 사상에 따른 주석계 솔더볼(10)은 구리(Cu)를 포함할 수 있다. 구리(Cu)는 솔더볼의 인장 강도에 영향을 줄 수 있다. 솔더볼 내의 구리의 함량이 0.1 wt%보다 적은 경우, 솔더볼의 인장 강도를 원하는 만큼 증가시키기 어렵다. 또한, 솔더볼 내의 구리의 함량이 1 wt%보다 많으면, 솔더가 경화되어 조직 파손이 쉽게 일어날 수 있고, 가공성을 감소시킬 수 있다. 따라서, 이 실시예에서, 솔더볼 내의 구리의 함량은 0.1 wt% 내지 1 wt% 범위일 수 있고, 특히 0.4 wt% 내지 0.8 wt% 일 수 있다. 특히, 솔더볼 내의 구리 함량이 증가될 수록(예를 들어, 0.6 wt% 내지 0.8 wt%), 취약한 금속간화합물인 Cu3Sn의 생성을 억제할 수 있다.
본 발명의 기술적 사상에 따른 주석계 솔더볼(10)은 니켈(Ni)를 포함할 수 있다. 니켈(Ni)은 융해 시의 유동 특성을 개선하고, 냉열 싸이클 특성과 드롭 특성을 증가시킬 수 있고, 예를 들어, 0.01 wt% 내지 0.09 wt% 범위의 니켈을 포함할 수 있다. 0.01 wt% 미만에서는 니켈의 효과가 잘 나타나지 않고, 0.09 wt% 초과에서는 녹는점이 상승하고, 젖음성이 열화되고, 융해 시에 유동성이 저하된다.
본 발명의 기술적 사상에 따른 주석계 솔더볼(10)은 비스무트(Bi)를 포함할 수 있다. 비스무트(Bi)는, 주기율표 15족의 6주기에 속하는 원소이며, 원자량이 208.98g/mol 이고, 녹는점이 271.5℃이다. 비스무트는 솔더볼의 녹는점을 감소시킬 수 있으며, 젖음성을 향상시켜 기계적 강도를 증가시킬 수 있고, 전단 응력을 증가시킬 수 있다. 솔더볼이 약 0.1wt% 또는 그 이상의 비스무트(Bi)를 함유하면, 금속간화합물 Ag3Sn를 균일하게 분포시킬 수 있고, 결정립을 미세화시켜 냉열 싸이클 특성을 향상시킬 수 있다. 그러나, 솔더볼이 비스무트(Bi)를 0.5wt%를 초과하여 함유하면, Bi-rich의 석출상을 석출하여 취성(brittleness)이 커진다.
본 발명의 기술적 사상에 따른 주석계 솔더볼(10)은 인(P)을 포함하지 않거나, 또는 적어도 불가피한 불순물 수준으로 포함할 수 있고, 예를 들어 0.003 wt%(또는 30 ppm) 미만의 인을 포함할 수 있고, 예를 들어 0.001 wt%(또는 10 ppm) 미만의 인을 포함할 수 있다. 인은 솔더볼의 표면 상에 인산화막을 형성할 수 있고, 젖음성이 열화될 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 주석계 솔더볼(10)의 구성 성분의 조성 범위에 따른 주석계 솔더볼(10)의 특성 변화를 실험 데이터를 기초로 하여 검토하기로 한다. 상기 주석계 솔더볼(10)의 특성 변화를 검토하기 위하여, 주석계 솔더볼(10)의 냉열 싸이클 특성, 드롭 내구성 특성, 및 젖음성 특성에 대하여 실험하였다.
실험에 사용된 솔더볼의 크기는 300 ㎛이었다. 냉열 싸이클 특성과 드롭 내구성 특성에 사용된 기판은 패드가 갖추어진 Cu-OSP(organic solderability preservative)이었다. 젖음성 특성은 격면 연마된 동판 위에 플럭스(flux)를 도포하고 리플로우 벨트 속도를 2배로 증가시켰다. 냉열 싸이클 특성은 -45℃에서 30분을 유지한 후 125℃로 급격하게 변화시켜 30분 유지하는 것을 하나의 싸이클로 하여, 초기 파괴가 발생하는 싸이클의 횟수를 측정하였다. 드롭 내구성 특성은 JEDEC 표준(JESD22-B104) 규격에 따라서 수행되었으며, 구제적으로 솔더볼이 접착된 패키지에 대하여 900G의 충격량을 인가시켜 초기 파괴가 일어나는 횟수와 최종 파괴가 일어나는 횟수를 측정하였다. 젖음성은 레스카(RESCA)상의 SAT-5000 솔더 체커(Solder Checker)를 이용하여 수행되었다.
표 1 및 표 2는 주석계 솔더볼의 은의 함량을 변화시키는 경우의 주석계 솔더볼의 특성들의 변화를 나타낸 표이다.
표 1은 Ag-Cu-Sn 합금의 솔더볼에서, 은의 함량의 범위를 0.3 wt% 내지 3 wt%로 변화시키는 경우이며, 구리의 함량은 0.8 wt%이고, 잔부는 주석과 불가피한 불순물로 구성된다. 표 2는 Ag-Cu-Ni-Bi-Sn 합금의 솔더볼에서, 은의 함량의 범위를 변화시키는 경우이며, 구리의 함량은 0.8 wt%이고, 니켈의 함량은 0.05 wt%이고, 비스무트의 함량은 0.2 wt%이며, 잔부는 주석과 불가피한 불순물로 구성된다.
표 1과 표 2를 참조하면, 은의 함량이 증가됨에 따라 냉열 싸이클 횟수가 증가되는 경향을 보였다. 그러나, 드롭 내구성은 최초 파괴와 최종 파괴에 대하여 모두 감소하는 경향을 보였다. 젖음성은 크게 변화하지 않았다. 또한, 니켈과 비스무트를 함유하지 않은 경우(표 1)에 비하여, 니켈과 비스무트를 함유한 경우(표 2)에서, 냉열 싸이클 횟수와 드롭 내구성이 모두 증가하였다. 싸이클 횟수와 드롭 내구성의 상반되는 변화 경향을 고려하면, 은의 함량은 2 wt% 내지 2.5 wt%가 바람직할 수 있다.
Ag(x wt%)-Cu(0.8 wt%)-Sn
은
(x)		 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
0.3 900 17 93 0.6
1 1100 18 91 0.6
2 1200 18 90 0.6
2.5 1600 15 83 0.6
3 1500 11 78 0.6
Ag(x wt%)-Cu(0.8 wt%)-Ni(0.05 wt%)-Bi(0.2 wt%)-Sn
은
(x)		 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
0.3 1700 25 118 0.55
1 1800 23 111 0.55
2 2500 23 115 0.6
2.5 3200 22 108 0.6
3 3400 16 93 0.6
표 3 및 표 4는 주석계 솔더볼의 구리의 함량을 변화시키는 경우의 주석계 솔더볼의 특성들의 변화를 나타낸 표이다.
표 3은 Ag-Cu-Sn 합금의 솔더볼에서, 구리의 함량의 범위를 0.4 wt% 내지 1 wt%로 변화시키는 경우이며, 은의 함량은 2.5 wt%이고, 잔부는 주석과 불가피한 불순물로 구성된다. 표 4는 Ag-Cu-Ni-Bi-Sn 합금의 솔더볼에서, 구리의 함량의 범위를 변화시키는 경우이며, 은의 함량은 2.5 wt%이고, 니켈의 함량은 0.05 wt%이고, 비스무트의 함량은 0.2 wt%이며, 잔부는 주석과 불가피한 불순물로 구성된다.
표 3과 표 4를 참조하면, 구리의 함량은 0.8 wt%에서 냉열 싸이클 횟수가 최대값을 보이고, 구리의 함량이 0.8 wt%로부터 감소되거나 증가되면 냉열 싸이클 횟수가 감소되는 경향을 보인다. 드롭 내구성은 최초 파괴와 최종 파괴에 모두 대하여 구리의 함량의 변화에 대하여 크게 달라지지 않았다. 젖음성은 크게 변화하지 않았다. 또한, 니켈과 비스무트를 함유하지 않은 경우(표 3)에 비하여, 니켈과 비스무트를 함유한 경우(표 4)에서, 냉열 싸이클 횟수와 드롭 내구성이 모두 증가하였다. 싸이클 횟수와 드롭 내구성의 변화 경향을 고려하면, 구리의 함량은 약 0.8 wt% 정도가 바람직할 수 있다.
Ag(2.5 wt%)-Cu(y wt%)-Sn
구리
(y)		 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
0.4 1400 16 85 0.6
0.5 1300 15 86 0.6
0.8 1600 15 83 0.6
1 1400 14 85 0.6
Ag(2.5 wt%)-Cu(y wt%)-Ni(0.05 wt%)-Bi(0.2 wt%)-Sn
구리
(y)		 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
0.4 3000 20 103 0.55
0.5 3000 20 105 0.55
0.8 3200 22 108 0.6
1 2800 20 104 0.6
표 5는 주석계 솔더볼의 비스무트의 함량을 변화시키는 경우의 주석계 솔더볼의 특성들의 변화를 나타낸 표이다.
표 5는 Ag-Cu-Ni-Bi-Sn 합금의 솔더볼에서, 비스무트의 함량의 범위를 0 wt% 내지 1 wt%로 변화시키는 경우이며, 은의 함량은 2.5 wt%이고, 구리의 함량은 0.8 wt%이고, 니켈의 함량은 0.05 wt%이며, 잔부는 주석과 불가피한 불순물로 구성된다.
표 5를 참조하면, 비스무트의 함량은 0.2 wt%에서 냉열 싸이클 횟수가 최대값을 보이면서, 비스무트의 함량이 0.2 wt%로부터 감소되거나 증가되면 냉열 싸이클 횟수가 감소되는 경향을 보인다. 드롭 내구성 또한 최초 파괴와 최종 파괴에 모두 대하여 비스무트의 함량이 0.2 wt%에서 최대값을 보이고, 비스무트의 함량이 0.2 wt%로부터 감소되거나 증가되면 감소되는 경향을 보인다. 젖음성은 크게 변화하지 않았다. 싸이클 횟수와 드롭 내구성의 변화 경향을 고려하면, 비스무트의 함량은 약 0.2 wt% 정도가 바람직할 수 있다.
Ag(2.5 wt%)-Cu(0.8 wt%)-Ni(0.05 wt%)-Bi(z wt%)-Sn
비스무트
(z)		 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
0 1700 19 98 0.6
0.05 2200 18 101 0.6
0.1 2600 20 103 0.6
0.2 3200 22 108 0.6
0.3 2400 16 97 0.6
0.4 2100 17 95 0.6
0.5 2000 19 93 0.6
1.0 1800 16 90 0.6
표 6은 주석계 솔더볼에서 니켈과 비스무트를 포함시키는 경우의 주석계 솔더볼의 특성들의 변화를 나타낸 표이다. 표 6에서, 기준 합금은 Ag(2.5 wt%)-Cu(0.8 wt%)-Sn이다. 더해지는 니켈의 함량은 0.05 wt%이고, 비스무트는 0.2 wt%이다. 기준 합금에 대하여 니켈이 포함되는 경우에는, 냉열 싸이클 횟수는 6% 증가, 드롭 내구성의 최초 파괴는 26% 증가, 드롭 내구성의 최종 파괴는 18% 증가하는 등 모든 특성이 개선되었다. 또한, 기준 합금에 대하여 니켈과 비스무트가 함께 포함되는 경우에는, 냉열 싸이클 횟수는 100% 증가, 드롭 내구성의 최초 파괴는 46% 증가, 드롭 내구성의 최종 파괴는 30% 증가하는 등 모든 특성이 더 개선되었다.
구분 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
기준합금 1600 15 83 0.6
기준합금+Ni 1700
(6% 증가)		 19
(26% 증가)		 98
(18% 증가)		 0.6
(증가없음)
기준합금+Ni+Bi 3200
(100% 증가)		 22
(46% 증가)		 108
(30% 증가)		 0.6
(증가없음)
표 7은 주석계 솔더볼에서, Ag-Cu-Ni-Bi-Sn 합금에 인(P)을 더 포함하는 경우이며, 은의 함량은 2.5 wt%이고, 구리의 함량은 0.8 wt%이고, 니켈의 함량은 0.05 wt%이고, 비스무트의 함량은 0.2이며, 잔부는 주석과 불가피한 불순물로 구성된다.
표 7을 참조하면, 인을 0.005 wt% (50 ppm)을 포함하면, 모든 특성이 저하되었다. 구체적으로, 냉열 싸이클 횟수는 50% 감소, 드롭 내구성의 최초 파괴는 45% 감소, 드롭 내구성의 최종 파괴는 18% 감소, 젖음성은 45% 감소되었다. 따라서, 솔더볼 내에서 인의 함량을 극도로 제한할 필요가 있음을 발견하였다. 따라서, 본 발명에 따른 주석계 솔더볼(10)은 인을 포함하지 않거나 또는 불가피한 불순물 수준으로서 포함할 수 있다.
Ag(2.5 wt%)-Cu(0.8 wt%)-Ni(0.05 wt%)-Bi(0.2 wt%)-P(q wt%)-Sn
인
(q)		 냉열싸이클
(싸이클 횟수)		 드롭 내구성
(최초파괴횟수)		 드롭 내구성
(최종파괴횟수)		 젖음성
0 3200 22 108 0.6
0.005 1600
(50% 감소)		 12
(45% 감소)		 89
(18% 감소)		 0.33
(45% 감소)
도 2 내지 도 4는 본 발명의 일 실시예에 따른 주석계 솔더볼(10)을 포함하는 반도체 패키지(100, 200, 300)를 개략적으로 도시한다.
도 2를 참조하면, 반도체 패키지(100)는 본 발명의 기술적 사상에 따라 상술한 바와 같은 주석계 솔더볼(10)을 포함한다. 반도체 패키지(100)는 인쇄회로기판(20), 인쇄회로기판(20) 상측에 위치한 반도체 칩(30), 반도체 칩(30)을 인쇄회로기판(20)과 전기적으로 연결하는 본딩 와이어(40), 반도체 칩(30)과 본딩 와이어(40)를 밀봉하는 밀봉재(50)를 포함한다. 주석계 솔더볼(10)은 인쇄회로기판(20)의 하측 상에 부착되고, 인쇄회로기판(20)을 통하여 반도체 칩(30)과 전기적으로 연결된다. 여기에서, 반도체 패키지(100)는 하나의 반도체 칩(30)을 포함하는 것으로 도시되어 있으나, 복수의 반도체 칩들을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.
도 3을 참조하면, 반도체 패키지(200)는 본 발명의 기술적 사상에 따라 상술한 바와 같은 주석계 솔더볼(10)을 포함한다. 반도체 패키지(100)는 인쇄회로기판(20), 인쇄회로기판(20) 상측에 위치한 반도체 칩(30), 반도체 칩(30)을 인쇄회로기판(20)과 전기적으로 연결하는 내부 솔더볼(10a), 반도체 칩(30)을 밀봉하는 밀봉재(50)를 포함한다. 주석계 솔더볼(10)은 인쇄회로기판(20)의 하측 상에 부착되고, 인쇄회로기판(20)을 통하여 반도체 칩(30)과 전기적으로 연결된다. 내부 솔더볼(10a)은 주석계 솔더볼(10)과 같은 함량의 물질들을 포함할 수 있다. 내부 솔더볼(10a)은 주석계 솔더볼(10)에 비하여 작은 크기일 수 있다. 여기에서, 반도체 패키지(200)는 하나의 반도체 칩(30)을 포함하는 것으로 도시되어 있으나, 복수의 반도체 칩들을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.
도 4를 참조하면, 반도체 패키지(300)는 본 발명의 기술적 사상에 따라 상술한 바와 같은 주석계 솔더볼(10)을 포함한다. 반도체 패키지(300)는 반도체 칩(30)과 반도체 칩(30)의 하측에 부착되고 전기적으로 연결된 주석계 솔더볼(10)을 포함한다. 이러한 반도체 칩(30)은 SOC(system on chip) 또는 SIP(system in package)일 수 있다. 여기에서, 반도체 패키지(300)는 하나의 반도체 칩(30)을 포함하는 것으로 도시되어 있으나, 복수의 반도체 칩들을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.
본 명세서에서는 주석계 솔더볼에 대하여 설명하였으나, 본딩 와이어에 대하여 적용되는 경우도 본 발명의 기술적 사상에 포함된다. 즉, 본 발명의 기술적 사상에 따른 본딩 와이어는 0.3 wt% 내지 3.0 wt% 범위의 은(Ag); 0.4 wt% 내지 0.8 wt% 범위의 구리(Cu); 0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및 0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고, 잔부는 주석(Sn) 및 불가피한 불순물으로 구성될 수 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10, 10a: 주석계 솔더볼, 20: 인쇄회로기판, 30: 반도체 칩
40: 본딩 와이어, 50: 밀봉재, 100, 200, 300: 반도체 패키지

Claims (7)

  1. 2.0 wt% 내지 3.0 wt% 범위의 은(Ag);
    0.4 wt% 내지 0.8 wt% 범위의 구리(Cu);
    0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및
    0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고,
    잔부는 주석(Sn) 및 불가피한 불순물으로 구성되고, 인이 제거된 주석계 솔더볼.
  2. 제 1 항에 있어서,
    상기 비스무트는 0.1 wt% 내지 0.3 wt% 범위인 것을 특징으로 하는 주석계 솔더볼.
  3. 제 1 항에 있어서,
    상기 비스무트는 0.2 wt%(±0.02 wt%)인 것을 특징으로 하는 주석계 솔더볼.
  4. 제 1 항에 있어서,
    상기 니켈은 0.05(±0.01 wt%)인 것을 특징으로 하는 주석계 솔더볼.
  5. 제 1 항에 있어서,
    상기 은은 2.5 wt% 이고,
    상기 구리는 0.8 wt%이고,
    상기 니켈은 0.05 wt%이고,
    상기 비스무트는 0.2 wt%인 것을 특징으로 하는 주석계 솔더볼.
  6. 삭제
  7. 주석계 솔더볼을 포함하는 반도체 패키지로서, 상기 주석계 솔더볼은,
    2.0 wt% 내지 3.0 wt% 범위의 은(Ag);
    0.4 wt% 내지 0.8 wt% 범위의 구리(Cu);
    0.01 wt% 내지 0.09 wt% 범위의 니켈(Ni); 및
    0.1 wt% 내지 0.5 wt% 범위의 비스무트(Bi);을 포함하고,
    잔부는 주석(Sn) 및 불가피한 불순물으로 구성되고, 인이 제거된 것을 특징으로 하는 반도체 패키지.
KR1020110080184A 2011-08-11 2011-08-11 주석계 솔더볼 및 이를 포함하는 반도체 패키지 KR101275302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110080184A KR101275302B1 (ko) 2011-08-11 2011-08-11 주석계 솔더볼 및 이를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080184A KR101275302B1 (ko) 2011-08-11 2011-08-11 주석계 솔더볼 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130017626A KR20130017626A (ko) 2013-02-20
KR101275302B1 true KR101275302B1 (ko) 2013-06-17

Family

ID=47896760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080184A KR101275302B1 (ko) 2011-08-11 2011-08-11 주석계 솔더볼 및 이를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101275302B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539056B1 (ko) * 2014-08-01 2015-07-24 덕산하이메탈(주) 솔더 합금 및 솔더볼

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000015476A (ja) 1998-06-29 2000-01-18 Ishikawa Kinzoku Kk 無鉛はんだ
WO2006059115A1 (en) 2004-12-01 2006-06-08 Alpha Fry Limited Solder alloy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000015476A (ja) 1998-06-29 2000-01-18 Ishikawa Kinzoku Kk 無鉛はんだ
WO2006059115A1 (en) 2004-12-01 2006-06-08 Alpha Fry Limited Solder alloy

Also Published As

Publication number Publication date
KR20130017626A (ko) 2013-02-20

Similar Documents

Publication Publication Date Title
EP3062956B1 (en) Lead-free, silver-free solder alloys
KR20150024441A (ko) 고온 납 프리 땜납 합금
WO2007102588A1 (ja) 鉛フリーハンダ合金、ハンダボール及び電子部材と、自動車搭載電子部材用鉛フリーハンダ合金、ハンダボール及び電子部材
US20140284794A1 (en) Tin-based solder ball and semiconductor package including the same
JPH10144718A (ja) スズ基鉛フリーハンダワイヤー及びボール
JP2016040051A (ja) 鉛フリーはんだ、鉛フリーはんだボール、この鉛フリーはんだを使用したはんだ継手およびこのはんだ継手を有する半導体回路
JP2007237252A (ja) 自動車搭載電子部材用鉛フリーハンダ合金、ハンダボール及び電子部材
US20020155024A1 (en) Lead-free solder compositions
KR101165426B1 (ko) 무연 솔더 합금
TW202111134A (zh) 高溫超高可靠性合金
US20040241039A1 (en) High temperature lead-free solder compositions
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
JP5202233B2 (ja) 実装構造体
JP3752064B2 (ja) 半田材料及びそれを用いた電子部品
KR101513494B1 (ko) 무연 솔더, 솔더 페이스트 및 반도체 장치
KR101275302B1 (ko) 주석계 솔더볼 및 이를 포함하는 반도체 패키지
US8716860B2 (en) Tin-based solder ball and semiconductor package including the same
US7644855B2 (en) Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device
US8932519B2 (en) Solder alloy
WO2007102589A1 (ja) 鉛フリーハンダ合金、ハンダボール及び電子部材と、自動車搭載電子部材用鉛フリーハンダ合金、ハンダボール及び電子部材
JP6370458B1 (ja) 鉛フリーはんだ合金、及び、電子回路基板
US10121753B2 (en) Enhanced solder pad
WO2023054630A1 (ja) はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手
TWI555143B (zh) 錫基焊球以及具有該錫基焊球的半導體封裝
JP7421157B1 (ja) はんだ合金、はんだペースト及びはんだ継手

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160523

Year of fee payment: 6