JP2007081374A - ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール - Google Patents

ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール Download PDF

Info

Publication number
JP2007081374A
JP2007081374A JP2006192109A JP2006192109A JP2007081374A JP 2007081374 A JP2007081374 A JP 2007081374A JP 2006192109 A JP2006192109 A JP 2006192109A JP 2006192109 A JP2006192109 A JP 2006192109A JP 2007081374 A JP2007081374 A JP 2007081374A
Authority
JP
Japan
Prior art keywords
bonding pads
nsmd
smd
substrate
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006192109A
Other languages
English (en)
Inventor
Shin Kin
信 金
Se Yong Oh
世容 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007081374A publication Critical patent/JP2007081374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】落下試験信頼性およびボードレベルＴＣ信頼性を改善できるボールグリッドアレイ半導体パッケージを提供する。
【解決手段】半導体パッケージ１００は半導体チップ１２０と基板１１０を含む。基板１１０は、複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結されたソルダボールを介して前記半導体チップ１２０と印刷回路基板との間をインタフェーシングする。前記複数のボンディングパッドは前記基板の一面上に交替に配列された複数のＮＳＭＤボンディングパッド６０及び複数のＳＭＤボンディングパッド５０を含む。落下試験信頼性の優れたＳＭＤボンディングパッド５０とボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０を半導体パッケージ１００の所定領域に行方向及び／または列方向に沿って交替に配列することで半導体パッケージ１００の落下試験信頼性及びボードレベルＴＣ信頼性を改善することができる。
【選択図】図３

Description

本発明は半導体パッケージに関し、さらに詳細にはボールグリッドアレイ（ＢＧＡ、Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）半導体パッケージに関する。
半導体の軽薄短小化傾向につれて半導体チップと完成品の大きさが略同様に薄くて小さくパッケージングする所謂ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｉｎｇ）技術が使用されている。
各種ＣＳＰパッケージのうちＢＧＡ半導体パッケージは表面実装型パッケージ（ＳＭＴ、Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の一種として半導体チップの高集積化技術として半導体チップに収容可能な入出力ピンの数を増加させ実装密度を高めることができるように開発された。即ち、ＢＧＡパッケージは半導体パッケージの一面に融着されるソルダボールを通じて半導体チップと外部の印刷回路基板と間に信号を入出力することで収容可能な入出力ピンの個数を増加させる。
ＢＧＡパッケージは高速メモリであるＲａｍｂｕｓ ＤＲＡＭなどに使用され移動電話、デジタルカメラ、デジタルカムコーダなど携帯型情報通信機器、個人用コンピュータ（ＰＣ）、ラップトップコンピュータ及びワークステーションなどに幅広く適用されている。
フリップチップを使用する集積回路製造技術は複数のソルダバンプまたはソルダボールを含む。ソルダバンプまたはソルダボールを収容するパッド上に領域を限定する方式によって、ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドがある。
ソルダマスク限定型ボンディングパッド及び／またはソルダマスク非限定型ボンディングパッドを有する従来の半導体パッケージについての例は特許文献１、特許文献２、及び特許文献３に開示されている。
図１は一般的なＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドを示す断面図である。
図１に示すように、ＳＭＤボンディングパッドは基板１２及び印刷回路基板２２に全部形成される。基板１２上のＳＭＤボンディングパッドは基板１２上に形成された金属ボンディングパッド１４を含む。基板１２は半導体チップと印刷回路基板２２との間を相互連結するかインタフェーシングするのに使用される。ソルダマスク１６は基板１２上に形成されボンディングパッド１４の一部をカバーする。金属ボンディングパッド１４の一部は露出される。その後、ソルダボール２４はボンディングパッド１４に付着される。基板１２を印刷回路基板２２に連結する場合、ボンディングパッド２０が印刷回路基板２２の表面に形成される。ソルダマスク１８は印刷回路基板２２上に形成されボンディングパッド１８の一部とオーバーラップされＳＭＤボンディングパッドを形成する。前記ソルダマスク１６、１８の露出された開口が、ソルダボール２４が電気的に連結されるボンディングパッド１４、２０の接触領域を限定する。前記ボンディングパッド１４、２０の接触領域と接触されたソルダボール２４を通じて基板１２と印刷回路基板２２とが相互電気的に連結される。前記ソルダマスク１６、１８は液体ソルダが所望しない領域に流入されることを防止し、リフロー以後の前記ソルダボール２４の形態に影響を与える。
図２は一般的なＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドを示す断面図である。
図２に示すように、基板３２上のＮＳＭＤボンディングパッドは基板３２上に形成された金属ボンディングパッド３４を含む。ソルダマスク３６は基板３２上に形成されボンディングパッド３４と接触またはオーバーラップされない。また、ソルダマスク３８は印刷回路基板４２上に形成され、ボンディングパッド４０と接触またはオーバーラップされない。
前記ボンディングパッド３４、４０の形態及び大きさはリフロー後の前記ソルダボール４４の形態を決定する。
前記ソルダマスク限定型（ＳＭＤ）ボンディングパッドの場合落下試験の際信頼性は優秀であるがボードレベルＴＣ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｙｃｌｅ）信頼性は脆弱である。
反面、ソルダマスク非限定型（ＮＳＭＤ）ボンディングパッドの場合ボードレベルＴＣ信頼性が優秀であるが、落下試験信頼性は脆弱である。
従って、前記落下試験信頼性及びボードレベルＴＣ信頼性を全部改善させることができるようにソルダボールランドパッド（Ｓｏｌｄｅｒ ｂａｌｌ ｌａｎｄ ｐａｄまたはｓｏｌｄｅｒ ｂａｌｌ ｂｏｎｄｉｎｇ ｐａｄ）を有する半導体パッケージが要求されつつある。
米国特許第６、５５２、４３６号明細書 米国公開特許第２００５−２３７０４号明細書 韓国公開特許２００５−１３７７３号公報
従って、本発明の第１目的は、落下試験信頼性及びボードレベルＴＣ信頼性を改善することができるソルダボールボンディングパッド配列を有する半導体パッケージを提供することにある。
また、本発明の第２目的は、落下試験信頼性及びボードレベルＴＣ信頼性を改善することができるソルダボールボンディングパッド配列を有する印刷回路基板を提供することにある。
本発明の第３目的は、前記半導体パッケージ及び印刷回路基板を含む半導体モジュールを提供することにある。
前述した本発明の第１目的を達成するための本発明の一側面による半導体パッケージは、半導体チップと基板を含む。前記基板は複数のボンディングパッドを含み、前記複数のボンディングパッドに電極的に連結されたソルダボールを介して前記半導体チップと印刷回路基板との間をインタフェーシングする。前記複数のボンディングパッドは前記基板の一面に相互交替に配列された複数のＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッド、及び複数のＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドを含む。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは前記基板の一面上に行方向に沿って交替に配列されることができる。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは前記基板の一面に列方向に沿って交替に配列することができる。
また、本発明の第1目的を達成するための本発明の他の側面による半導体パッケージによると、前記複数のボンディングパッドは前記基板の中央領域に配置された複数の第１ＮＳＭＤボンディングパッド、前記基板の前記中央領域を除いた残りの外郭領域に交替に配列された複数の第２ＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドを含む。前記複数の第２ＮＳＭＤボンディングパッド及び複数のＳＭＤボンディングパッドは、前記基板の一面上に行方向に沿って交替に配列されることができる。前記複数の第２ＮＳＭＤボンディングパッド及び複数のＳＭＤボンディングパッドは、前記基板の一面上に列方向に沿って交替に配列されることができる
また、本発明の第２目的を達成するための本発明の一側面による印刷回路基板は、基板と、前記基板の一面上に交替に配列された複数のＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッド、及び複数のＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドと、を含む。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に行方向に沿って交替に配列されることができる。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることができる。
また、本発明の第３目的を達成するための本発明の一側面による半導体モジュールは、第１基板の一面に交替に配列された複数の第１ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｅｎｄ）ボンディングパッドと、複数の第１ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドとを含む印刷回路基板、及び半導体チップと、一面に交替に配列された複数の第２ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッド及び複数の第２ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージを含む。
また、本発明の第３目的を達成するための本発明の他の側面による半導体モジュールは、第１基板の一面に交替に配列された複数の第１ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドと、複数の第１ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドとを含む印刷回路基板、及び半導体チップと、一面の中央領域に配置された複数の第２ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）ボンディングパッドと前記中央領域を除いた残りの外郭領域に交替に配列された複数の第３ＮＳＭＤボンディングパッド及び複数の第２ＳＭＤボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージを含む。
本発明は多様な変更を加えることができ多様な形態を有することができ、特定の実施例を図面に例示し本文において詳細に説明しようとする。しかし、これは本発明を特定の開示形態に対して限定することではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むこととして理解すべきである。各図面を説明しながら類似した参照符号を類似した構成要素に対して使用した。
第１、第２などの用語は多様な構成要素を説明するのに使用されることができるが、前記構成要素は前記用語によって限定されてはいけない。前記用語は一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲を離れることなく第１構成要素は第２構成要素として命名されることができ、同様に第２構成要素も第１構成要素として命名されることができる。
本出願で使用した用語はただ特定の実施例を説明するために使用されたもので、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に決めない限り、複数の表現を含む。本出願で、“含む”または“有する”などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部分品またはこれらを組合わせたものが存在していることを指定しようとするものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組合わせたものの存在を予め排除していないこととして理解しなければならない。
特別に定義しない限り、技術的な科学的な要素を含んでここで使用される全ての用語は本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるのと同一の意味を有している。一般的に使用される辞書に定義されているのと同じ用語は関連技術の文脈上有する意味と一致する意味を有すると解釈されるべきであり、本出願で明白に定義していない限り、過度に形式的な意味に解釈されない。
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
図３は本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有した半導体パッケージの断面図である。
図３に示すように、半導体パッケージ１００は基板１１０に付着された半導体チップ１２０を含む。半導体チップ１２０は基板１１０にワイヤーボンディング、バンプ工程または他の方法で付着されることができる。
基板１１０は半導体チップ１２０と印刷回路基板（図示せず）をインタフェーシングする。
半導体チップ１２０が基板１１０に付着された後基板１１０の表面及び半導体チップ１２０はモールド複合密封剤を用いて密封される。
半導体パッケージの落下試験の際の信頼性及びボードレベルＴＣ信頼性を改善するためにＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０は基板１１０の一面に所定の配列に形成される。例えば、ＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０はマトリックス形態に交替に配列されることができる。または、ＳＭＤボンディングパッド及びＮＳＭＤボンディングパッド６０は行方向または列方向に沿って交替に配列されることができる。また、基板１１０に配列されたボンディングパッドのうち基板１１０の中央領域にはＮＳＭＤボンディングパッド６０が配列されるようにし、基板１１０の中央領域を除いた残りの外郭領域にはＳＭＤボンディングパッド５０が配列されるようにすることができる。ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０の配列状態の具体的な実施例は図５乃至図１９を参照して説明する。
ＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０は基板１１０をソルダボール（図示せず）を通じて印刷回路基板（図示せず）に電気的に連結される。
ソルダマスク５２は基板１１０上に形成されＳＭＤボンディングパッド５０の一部を覆う。即ち、ＳＭＤボンディングパッド５０の一部は露出され、露出された開口の大きさはＳＭＤボンディングパッド５０より小さい。前記ソルダマスク５２の露出された開口とオーバーラップされたＳＭＤボンディングパッド５０の領域はＳＭＤボンディングパッド５０がソルダボール（図示せず）と接触される領域を限定する。ソルダマスク５２は基板１１０上に形成され、ＮＳＭＤボンディングパッド６０と接触またはオーバーラップされることがなく、ＮＳＭＤボンディングパッド６０のエッジは露出される。
図４は本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有する半導体モジュールの断面図である。
図４に示すように、半導体モジュールは半導体パッケージ１００及び印刷回路基板２００を含む。半導体パッケージ１００に対しては図３で上述したので説明を省略する。
印刷回路基板２００の基板２１０上にはソルダマスク７２、ＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０が形成される。
ＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０は、基板２１０の一面に所定の配列に形成される。
印刷回路基板２００は前記ＳＭＤボンディングパッド５０、７０及びＮＳＭＤボンディングパッド６０、８０に電気的に連結された複数のソルダボール（図示せず）を通じて前記半導体チップとインタフェーシングする。
ここで、印刷回路基板２００のＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０の所定の配列状態は、前記半導体パッケージ１００上のＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０の配列状態と同一であっても異なってもよいのである。
例えば、基板１１０にＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０が行方向（または列方向）に沿って交替に配列された場合印刷回路基板２００のＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０はこれと同一に行方向（または列方向）に沿って交替に配列されることができる。また、基板１１０にＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０が行方向（または列方向）に沿って交替に配列された場合印刷回路基板２００のＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０は列方向（または行方向）に沿って交替に配列されることができる。
図５乃至図１５は本発明の一実施例による行方向及び／または列方向に交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドを含む半導体パッケージまたは印刷回路基板の平面図である。図５乃至図１０は半導体パッケージまたは印刷回路基板のボンディングパッドが３列ずつ総６列が配列された場合を示し、図１１乃至図１５は半導体パッケージまたは印刷回路基板のボンディングパッドが４列ずつ総８列で配列された場合を示す。
落下試験信頼性の優れたＳＭＤボンディングパッド５０とボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０が半導体パッケージ基板の一面に行方向及び／または列方向に沿って交替に配列されることで半導体パッケージまたは印刷回路基板の落下試験信頼性及びボードレベルＴＣ信頼性を改善することができる。
本発明の一実施例においては、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０は半導体パッケージの基板または印刷回路基板の一面に行方向及び列方向に沿って交替に配列される（図５、図６、図１１参照）。図５、図６及び図１１の場合ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０との比率は略１：１である。
本発明の他の実施例においては、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０は半導体パッケージまたは印刷回路基板の一面に行方向に沿って交替に配列される（図７、図８、図１２、図１３参照）
本発明のさらに他の実施例においては、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０は半導体パッケージまたは印刷回路基板の一面に列方向に沿って交替に配列される（図９、図１０、図１４、及び図１５参照）。図９、図１４、及び図１５の場合ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０との比率は略１：１であり、図１０の場合、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０との比率は略１：２である。
図１６乃至図１９は基板１１０に配列されたボンディングパッドのうち基板１１０の中央領域１１０１、１１０３にはＮＳＭＤボンディングパッド６０が配列され、基板１１０の中央領域１１０１、１１０３を除いた残りの外郭領域にはＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０が行方向及び／または列方向に交替に配列された半導体パッケージまたは印刷回路基板を示す。
ボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０は基板１１０の中央領域１１０１、１１０３に配置され、落下試験信頼性の優れたＳＭＤボンディングパッド５０とボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０が半導体パッケージまたは印刷回路基板の中央領域を除いた残りの外郭領域に行方向及び／または列方向に沿って交替に配列されることで半導体パッケージまたは印刷回路基板の落下試験信頼性及びボードレベルＴＣ信頼性を改善することができる。
本発明の一実施例においては、半導体パッケージ基板または印刷回路基板の中央領域１１０１、１１０３にはＮＳＭＤボンディングパッド６０が配列され、半導体パッケージまたは印刷回路基板の中央領域１１０１、１１０３を除いた残り外郭領域にはＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０が行方向及び／または列方向に沿って交替に配列される（図１６参照）。
本発明の他の実施例においては、半導体パッケージ基板または印刷回路基板の中央領域１２０１、１２０３にはＮＳＭＤボンディングパッド６０が配列され、半導体パッケージまたは印刷回路基板の中央領域１２０１、１２０３を除いた残り外郭領域にはＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０が行方向に沿って交替に配列される（図１７参照）。ここで、外郭領域でＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０の位置が互いに変えられることもあり得る。
本発明のさらにまたの実施例においては、半導体パッケージ基板または印刷回路基板の中央領域１３０１、１３０３にはＮＳＭＤボンディングパッド６０が配列され、半導体パッケージまたは印刷回路基板の中央領域１３０１、１３０３を除いた残り外郭領域にはＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０が列方向に沿って交替に配列される（図１８参照）。ここで、外郭領域でＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０の位置が互いに変えられることもあり得る（図１９参照）。
本発明の実施例によると、半導体パッケージの形態や大きさまたは他の条件によってＳＭＤボンディングパッド及びＮＳＭＤボンディングパッドの配列形態をいくらでも変形することができる。
前記のような半導体パッケージ、印刷回路基板及び半導体モジュールによると、ドロップ信頼性に脆弱なＮＳＭＤボンディングパッドと落下試験信頼性に優れたＳＭＤボンディングパッドとを混合して半導体パッケージ及び印刷回路基板に配列することで落下試験信頼性を改善することができる。また、ボートレベルＴＣ信頼性に脆弱なＳＭＤボンディングパッドとボートレベルＴＣ信頼性に優れたＮＳＭＤボンディングパッドとを混合して半導体パッケージ及び印刷回路基板に配列することでボートレベルＴＣ信頼性も改善することができる。
即ち、ドロップ信頼性の優れたＳＭＤボンディングパッドとボートレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッドを半導体パッケージ及び印刷回路基板の所定領域に行方向及び／または列方向に沿って交替に配列することで半導体パッケージ、印刷回路基板及び半導体モジュールの落下試験信頼性及びレベルＴＣ信頼性を改善することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
一般的なＳＭＤボンディングパッドを示す断面図である。 一般的なＮＳＭＤボンディングパッドを示す断面図である。 本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有した半導体パッケージの断面図である。 本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有した半導体モジュールの断面図である。 本発明の他の実施例による交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明の他の実施例による交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による配列構造を有したＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。 本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
符号の説明
５０、７０ ＳＭＤボンディングパッド
５２、７２ ソルダマスク
６０、８０ ＮＳＭＤボンディングパッド
１００ 半導体パッケージ
２００ 印刷回路基板

Claims (19)

  1. 半導体チップと、
    複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結されたソルダボールを介して前記半導体チップと印刷回路基板との間をインタフェーシングする基板と、
    を含み、
    前記複数のボンディングパッドは前記基板の一面に交替に配列された複数のＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドを含むことを特徴とする半導体パッケージ。
  2. 前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に行方向に沿って交替に配列されることを特徴とする請求項１記載の半導体パッケージ。
  3. 前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることを特徴とする請求項１記載の半導体パッケージ。
  4. 前記複数のＳＭＤボンディングパッドと前記複数のＮＳＭＤボンディングパッドの個数の比率は、実質的に１：２または２：１であることを特徴とする請求項３記載の半導体パッケージ。
  5. 前記ＳＭＤボンディングパッドと前記ＮＳＭＤボンディングパッドの個数比率は、実質的に１：１であることを特徴とする請求項１記載の半導体パッケージ。
  6. 半導体チップと、
    複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと印刷回路基板との間をインタフェーシングする基板と、
    を含み、
    前記複数のボンディングパッドは前記基板の中央領域に配置された複数の第１ＮＳＭＤボンディングパッド、前記基板の前記中央領域を除いた残りの外郭領域に交替に配列された複数の第２ＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドを含むことを特徴とする半導体パッケージ。
  7. 前記複数の第２ＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項６記載の半導体パッケージ。
  8. 前記複数の第２ＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることを特徴とする請求項６記載の半導体パッケージ。
  9. 基板と、
    前記基板の一面上に交替に配列された複数のＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドと、
    を含むことを特徴とする印刷回路基板。
  10. 前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に行方向に沿って交替に配列されることを特徴とする請求項９記載の印刷回路基板。
  11. 前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることを特徴とする請求項９記載の印刷回路基板。
  12. 第１基板の一面に交替に配列された複数の第１ＮＳＭＤボンディングパッド、及び複数の第１ＳＭＤボンディングパッドを含む印刷回路基板と、
    半導体チップと、一面に交替に配列された複数の第２ＮＳＭＤボンディングパッド及び複数の第２ＳＭＤボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージと、
    を含むことを特徴とする半導体モジュール。
  13. 前記複数の第２ＮＳＭＤボンディングパッド、及び前記複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項１２記載の半導体モジュール。
  14. 前記複数の第１ＮＳＭＤボンディングパッド及び複数の第１ＳＭＤボンディングパッドは、前記第１基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項１３記載の半導体モジュール。
  15. 前記複数の第１ＮＳＭＤボンディングパッド及び複数の第１ＳＭＤボンディングパッドは、前記第１基板の一面上に列方向に沿って交替に配列されることを特徴とする請求項１３記載の半導体モジュール。
  16. 前記複数の第２ＮＳＭＤボンディングパッド、及び複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に列方向に沿って交替に配列されることを特徴とする請求項１３記載の半導体モジュール。
  17. 第１基板の一面に交替に配列された複数の第１ＮＳＭＤボンディングパッド、及び複数の第１ＳＭＤボンディングパッドを含む印刷回路基板と、
    半導体チップと、一面の中央領域に配置された第２ＮＳＭＤボンディングパッド、前記中央領域を除いた残りの外郭領域に交替に配列された複数の第３ＮＳＭＤボンディングパッド、及び複数の第２ＳＭＤボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージと、
    を含むことを特徴とする半導体モジュール。
  18. 前記複数の第３ＮＳＭＤボンディングパッド及び前記複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項１７記載の半導体モジュール。
  19. 前記複数の第３ＮＳＭＤボンディングパッド及び前記複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に列方向に沿って交替に配列されることを特徴とする請求項１７記載の半導体モジュール。
JP2006192109A 2005-09-12 2006-07-12 ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール Pending JP2007081374A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050084562 2005-09-12

Publications (1)

Publication Number Publication Date
JP2007081374A true JP2007081374A (ja) 2007-03-29

Family

ID=37941299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006192109A Pending JP2007081374A (ja) 2005-09-12 2006-07-12 ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール

Country Status (2)

Country Link
US (1) US20070096338A1 (ja)
JP (1) JP2007081374A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963327B2 (en) 2012-05-11 2015-02-24 Renesas Electronics Corporation Semiconductor device including wiring board with semiconductor chip
US20150137349A1 (en) * 2013-11-18 2015-05-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
US8927878B2 (en) 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
US20140231993A1 (en) * 2013-02-21 2014-08-21 Marvell World Trade Ltd. Package-on-package structures
US9437490B2 (en) 2013-11-18 2016-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10692813B2 (en) * 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
KR102588125B1 (ko) 2018-02-02 2023-10-11 삼성전자주식회사 반도체 장치
US11508683B2 (en) * 2019-06-17 2022-11-22 Western Digital Technologies, Inc. Semiconductor device with die bumps aligned with substrate balls
CN110987336A (zh) * 2019-12-23 2020-04-10 北京无线电计量测试研究所 Smd5032晶体振荡器振动试验下电性能监测实现装置和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963327B2 (en) 2012-05-11 2015-02-24 Renesas Electronics Corporation Semiconductor device including wiring board with semiconductor chip
US20150137349A1 (en) * 2013-11-18 2015-05-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9831205B2 (en) * 2013-11-18 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20070096338A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
JP2007081374A (ja) ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
US6867502B2 (en) Semiconductor device
US7687803B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW503549B (en) Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
US7755181B2 (en) IC package and method of manufacturing the same
WO2015184948A1 (zh) 一种芯片堆叠封装结构和电子设备
US20170207104A1 (en) Fabrication method of semiconductor package
TW201637138A (zh) 半導體元件的堆疊結構
JP2007250764A (ja) 半導体装置及びその製造方法
US20140327138A1 (en) Semiconductor device
JP4477966B2 (ja) 半導体装置の製造方法
EP3024022B1 (en) Packaging substrate with block-type via and semiconductor packages having the same
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
US7585700B2 (en) Ball grid array package stack
KR20100095901A (ko) 적층형 반도체 패키지
US20080088005A1 (en) SIP package with small dimension
US20080116585A1 (en) Multi-chip structure
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JP4343727B2 (ja) 半導体装置
US20090289358A1 (en) Semiconductor device, method of manufacturing the same, and substrate
US12002783B2 (en) Methods of manufacturing semiconductor device with bump interconnection
JP2010153751A (ja) 半導体パッケージ
US20230034877A1 (en) Methods of manufacturing semiconductor device with bump interconnection
JP2006049637A (ja) 半導体装置およびその製造方法