JP2015018837A - 回路基板およびそれを用いた半導体装置 - Google Patents
回路基板およびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2015018837A JP2015018837A JP2013142983A JP2013142983A JP2015018837A JP 2015018837 A JP2015018837 A JP 2015018837A JP 2013142983 A JP2013142983 A JP 2013142983A JP 2013142983 A JP2013142983 A JP 2013142983A JP 2015018837 A JP2015018837 A JP 2015018837A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- electrode portion
- electrode part
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Abstract
【課題】フリップチップ接続部の信頼性の向上を図る。
【解決手段】半導体チップ2に設けられた複数のバンプ3と電気的に接続する複数の電極部1eと、複数の電極部1eのそれぞれが配置された複数の開口部1dとを有する回路基板1であり、電極部1eは第1電極部1eaと第2電極部1ebとを備え、さらに第2電極部1ebは、開口部1dの底面1daに沿って第1電極部1eaより突出する突出部1ecを有している。また、第2電極部1ebの体積は、第1電極部1eaの体積より大きく形成されている。
【選択図】図8
【解決手段】半導体チップ2に設けられた複数のバンプ3と電気的に接続する複数の電極部1eと、複数の電極部1eのそれぞれが配置された複数の開口部1dとを有する回路基板1であり、電極部1eは第1電極部1eaと第2電極部1ebとを備え、さらに第2電極部1ebは、開口部1dの底面1daに沿って第1電極部1eaより突出する突出部1ecを有している。また、第2電極部1ebの体積は、第1電極部1eaの体積より大きく形成されている。
【選択図】図8
Description
本発明は、回路基板および半導体装置に関し、特に、FC−PKG(Flip Chip Package)等の突起電極を有するIC(Integrated Circuit)チップを搭載するための回路基板と、その回路基板上にICチップを搭載してなるBGA(Ball Grid Array)やCSP(Chip Size Package)等の半導体装置に関するものである。
ICチップ(以降、半導体チップとも呼ぶ)を基板に実装する技術として、フリップチップ実装が知られている。フリップチップ実装は、ICチップの端子電極としてバンプと称される突起状の電極(突起電極)を形成し、このバンプを基板の電極部と対向するように配置して加熱圧着する接続方法である。
なお、フリップチップ実装では、ICチップと基板の間に、液状封止材もしくはフィルム状封止材などの樹脂が充填される。そして、樹脂充填時、ICチップと基板の間を流れる封止材(樹脂)の流動形態によっては、電極近傍で空気を巻き込み、気泡が生成される場合がある。この生成された気泡が電極周囲に残存すると、半田バンプの溶融時に、半田バンプが気泡内に流れ込み、互いに隣接するバンプ同士が電気的に連結するという問題が生じる。
また、封止材の内部に残留した気泡は、半導体関連部品の信頼性評価に用いられる耐湿半田リフロー試験において剥離発生の原因となり、信頼性の低下を招くと考えられている。そのため、フリップチップ実装では、封止材の内部に気泡を残留させないことが重要である。
これらの課題を防ぐために、例えば、FC−PKGの回路基板構造に関する特許文献として、特許文献1および2が知られており、さらにバンプを介したフリップチップ実装構造が、特許文献3および4に開示されている。
特許文献1には、「回路形成面に複数の第1の電極パッドが形成された半導体チップと、半導体チップの第1の電極パッドに対向する位置に第2の電極パッドが形成された配線基板についての技術が開示され、配線基板に設置されたソルダーレジスト膜の開口部が、溝部の深さ方向に深くなって形成されている回路基板構造」が示されている。
特許文献2には、「表面がパッド部に開口を有する絶縁性被膜によって覆われている回路基板についての技術が開示され、樹脂流動の下流側に向かって延在する第1の溝が形成されている回路基板構造」が示されている。
特許文献3には、「回路基板の電極端子と半導体素子の電極との間が、一端が電極端子あるいは電極の一方に接続され、他端部に凹部を有する筒状電極と、筒状電極の凹部に配設された導電部材と、により接続された構造」が示されている。
特許文献4には、「半田バンプを上方からプレスして平坦部を形成しておくことで、この半田バンプの平坦部上に半導体チップのバンプ電極を安定させて配置する」技術が示されている。
フリップチップ実装において、液状封止材、もしくは、フィルム状封止材の樹脂中に気泡が残留する場合には、気泡内に溶融半田が流れ込むことによる接続不良や、気泡を起因とするクラックなどの不良が生じる。そのため、フリップチップ実装においては、液状封止材、もしくは、フィルム状封止材に気泡を残留させないことが重要である。
特許文献1に記載された残留気泡の抑制方法では、回路形成面に複数の第1の電極パッドが形成された半導体チップと、半導体チップの第1の電極パッドに対向する位置に第2の電極パッドが形成された配線基板についての技術が開示され、配線基板に設置されたソルダーレジスト膜の開口部が、溝部の深さ方向に深くなって形成された回路基板構造が示されている。
ここで、上記特許文献1に記載された構造は、レジスト膜の溝部が段階的に深くなっている構造であるため、レジスト開口部側に向けた積極的な樹脂流動を促す構造では無い。そのため、一旦樹脂で満たされた状態において気泡が残留していた場合、レジスト膜の開口部への樹脂流入量が少なく、したがって、一旦残留した気泡が排出され難いという問題がある。
また、特許文献2に記載された残留気泡の位置制御方法では、表面がパッド部に開口を有する絶縁性被膜によって覆われている回路基板についての技術が開示され、樹脂流動の下流側に向かって延在する第1の溝が形成された回路基板構造が示されている。
ここで、上記特許文献2に記載された構造では、第1の溝に気泡が残留するため、クラックの起点になる可能性があることが問題である。
また、特許文献3に記載されたフリップチップ接続部の電極構造は、筒状であるため内部が中空である。この中空電極(筒状電極)の内部に半田バンプを配置することでフリップチップ接続を行っているが、筒状であるため、熱サイクルテストなどを行った際に、筒状電極が変形し易く、筒状電極と半田バンプが剥離し易いという問題がある。
また、特許文献4に記載されたフリップチップ接続部の電極構造においても、レジスト膜(表層部)の凹部(溝)に気泡が残留するため、クラックの起点になる可能性があることが問題である。
以上のように、上記特許文献1,2,3および4に記載された構造では、レジスト膜の開口部に積極的に樹脂が流れ込む構造にはなっていない。そのため、残留した気泡を排出する機構としては不十分であり、改善の余地がある。
本発明の目的は、フリップチップ実装において、気泡の排出性を向上してフリップチップ接続部の信頼性の向上を図る技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明に係る回路基板は、表面に半導体チップをフリップチップ実装するものであり、半導体チップに設けられた突起電極と電気的に接続する複数の電極部と、上記表面に形成され、かつ上記複数の電極部のそれぞれが配置された複数の凹部と、を有している。さらに、上記電極部は、上記複数の凹部のそれぞれの内部に配置される第1電極部と、上記回路基板の上記表面から突出する第2電極部とを備え、上記第2電極部は上記凹部の底面に沿って上記第1電極部より突出する突出部を有し、上記第2電極部の体積は、上記第1電極部の体積より大きくなっている。
また、本発明に係る半導体装置は、複数の電極パッドを備えた半導体チップと、表面を備え、複数の電極部のそれぞれが配置された複数の凹部を上記表面に備えた回路基板と、上記半導体チップの前記複数の電極パッドのそれぞれと上記複数の電極部のそれぞれとを電気的に接続する複数の突起電極と、上記半導体チップと上記回路基板との間に充填された樹脂と、を有するものである。さらに、上記半導体装置における上記電極部は、上記複数の凹部のそれぞれの内部に配置される第1電極部と、上記回路基板の上記表面から突出する第2電極部とを備え、上記第2電極部は、上記凹部の底面に沿って上記第1電極部より突出する突出部を有し、上記第2電極部の体積は、上記第1電極部の体積より大きくなっている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
フリップチップ接続部の信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態)
図1は本発明の実施の形態の回路基板におけるフリップチップ実装の構造の一例を示す図であり、(a)は平面図、(b)は断面図、図2は図1に示す回路基板を用いた半導体装置の構造の一例を示す断面図である。
図1は本発明の実施の形態の回路基板におけるフリップチップ実装の構造の一例を示す図であり、(a)は平面図、(b)は断面図、図2は図1に示す回路基板を用いた半導体装置の構造の一例を示す断面図である。
<フリップチップ実装構造>
図1(a),(b)を用いて、本実施の形態の回路基板を用いたフリップチップ実装構造について説明する。
図1(a),(b)を用いて、本実施の形態の回路基板を用いたフリップチップ実装構造について説明する。
本実施の形態のフリップチップ実装構造は、表面(上面)1aとその反対側の下面(裏面)1bとを備えた回路基板1と、回路基板1の表面1a上にフリップチップ実装された半導体チップ2と、回路基板1と半導体チップ2とを電気的に接続する複数のバンプ(突起電極)3と、回路基板1と半導体チップ2との間に配置され、かつ樹脂からなる封止材4と、によって構成されている。
なお、回路基板1の表面1aには、複数の電極部1eと、これら複数の電極部1eのそれぞれが配置された複数の凹部であるレジスト膜(絶縁膜)1cの開口部1dとが形成されている。
すなわち、回路基板1の表面1aの絶縁膜であるレジスト膜1cに複数の開口部(凹部)1dが形成され、さらにこれら開口部1dのそれぞれに電極部1eが形成されている。つまり、各電極部1eの周囲にレジスト膜1cの凹部である開口部1dが形成されている。
また、各電極部1eは、複数の開口部1dのそれぞれの内部に配置される第1電極部1eaと、この第1電極部1eaと一体に形成され、かつ回路基板1の表面1aから突出する第2電極部1ebとを備えている。すなわち、第1電極部1eaの上方にこの第1電極部1eaと一体に第2電極部1ebが形成されており、電極部1eにおいて、第1電極部1eaは、開口部1dに収まる高さの部分(開口部1dの底面1daから表面1aまでの部分)であり、一方、第2電極部1ebは、回路基板1の表面1aから上方に突出した部分である。
さらに、第2電極部1ebは、開口部1dの底面1daに沿って第1電極部1eaより突出する突出部1ecを有しており、そして、第2電極部1ebの体積(容積)は、第1電極部1eaの体積(容積)より大きくなっている。
言い換えると、下部部分の第1電極部1eaより上部部分の第2電極部1ebの方が体積が大きく、電極部1eは、平面視で上部部分の方が大きくなっており、きのこ状に形成されている。
また、半導体チップ2は、主面2aとその反対側の裏面2bとを有しており、主面2aには、複数の電極パッド(表面電極)2cが形成されている。
したがって、フリップチップ実装では、回路基板1の複数の電極部1eのそれぞれと、半導体チップ2の主面2aの複数の電極パッド2cのそれぞれとが、複数のバンプ(突起電極)3を介して電気的に接続される。すなわち、半導体チップ2の複数の電極パッド2cに設けられた複数のバンプ3と、回路基板1の複数の電極部1eとが電気的に接続される。
なお、図1に示すフリップチップ構造では、一例として、1つの半導体チップ2が搭載されているものを描いているが、複数の半導体チップ2が搭載されるものであってもよい。
ここで、半導体チップ2は、例えば、シリコンもしくはガリウム砒素から構成される。また、バンプ3は、例えば、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、鉛またはビスマスから構成される。ただし、バンプ3は、上記材質のうち単一の金属で構成されていてもよいし、2種類以上の金属で構成されていてもよい。
また、回路基板1の電極部1eは、例えば、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、鉛またはビスマスから構成される。ただし、電極部1eも、上記材質のうち単一の金属で構成されていてもよいし、または2種類以上の金属で構成されていてもよい。
また、回路基板1は、例えば、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板、ガラスポリイミド基板、フッ素基板、ガラスPPO基板、金属基板もしくはセラミック基板等が挙げられる。
さらに、樹脂からなる封止材4は、熱硬化性成分とその硬化剤とを含有する材料からなることが好ましい。
熱硬化性成分としては、例えば、エポキシ樹脂、ビスマレイミド樹脂、ポリアミド樹脂、トリアジン樹脂、シアノアクリレート樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ベンゾオキサジン樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂またはアクリルレート樹脂等が挙げられる。
硬化剤としては、例えば、フェノール樹脂、脂肪族アミン、脂環式アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、第3級アミンまたは有機過酸化物等が挙げられる。これらの硬化物(硬化剤)は一種を単独で用いても良く、2種以上を併用してもよい。
<半導体装置(BGA)の構成>
図2を用いて本実施の形態の半導体装置(BGA)の構造について説明する。
図2を用いて本実施の形態の半導体装置(BGA)の構造について説明する。
BGA5は、半導体チップ2がフリップチップ実装された構造を備えるものであり、図1に示す本実施の形態の回路基板1上に半導体チップ2がフリップチップ実装されてなる構造を有するものである。
BGA5の詳細構造について説明すると、複数の電極パッド2cを備えた半導体チップ2と、複数の電極部1eのそれぞれが配置された複数の開口部(凹部)1dを表面1aに備えた回路基板1と、半導体チップ2の複数の電極パッド2cのそれぞれと複数の電極部1eのそれぞれとを電気的に接続する複数のバンプ(突起電極)3と、半導体チップ2と回路基板1との間に充填された封止材(樹脂)4と、を有している。
すなわち、回路基板1の表面1a上に複数のバンプ3を介して半導体チップ2がフリップチップ実装されており、回路基板1と半導体チップ2の間に封止材4が充填されている。
さらに、BGA5は、回路基板1の下面1bに設けられた外部接続端子である複数のボール電極7と、回路基板1の表面1a上に形成され、かつ半導体チップ2を封止する封止体6とを有している。
そして、回路基板1に形成された複数の電極部1eは、表面1aの複数の開口部1dのそれぞれの内部に配置される第1電極部1eaと、第1電極部1eaに一体で形成され、かつ回路基板1の表面1aから突出する第2電極部1ebとを備えている。さらに、第2電極部1ebは、開口部1dの底面1daに沿って第1電極部1eaより突出する突出部1ecを有しており、第2電極部1ebの体積は、第1電極部1eaの体積より大きくなっている。
<封止材の充填方法>
図3(a),(b),(c)は本発明の実施の形態のフリップチップ実装時の樹脂の充填方法の一例を示す断面図、図4(a),(b),(c),(d)は本発明の実施の形態のフリップチップ実装後に樹脂の充填を行う場合の樹脂の充填方法の一例を示す断面図である。
図3(a),(b),(c)は本発明の実施の形態のフリップチップ実装時の樹脂の充填方法の一例を示す断面図、図4(a),(b),(c),(d)は本発明の実施の形態のフリップチップ実装後に樹脂の充填を行う場合の樹脂の充填方法の一例を示す断面図である。
図3は、フリップチップ実装における封止材4の先塗布方法による接続工程を示すものである。
図3(a)に示すように、最初に、回路基板1の表面1a上に封止材(樹脂)4を塗布しておく。この状態で、図3(b)に示すように、半導体チップ2を上部からプレスしながら熱を加える。図3(c)に示すように、上部からの半導体チップ2の押し込みによって、半導体チップ2に設けられた複数のバンプ3のそれぞれと、回路基板1の複数の電極部1eのそれぞれとを電気的に接続する(フリップチップ接続する)。
さらに、塗布されていた封止材4は、上部からの半導体チップ2の押し込みによって、回路基板1の外周方向に向けて広がり、半導体チップ2と回路基板1との間への充填が完了する。
一方、図4は、フリップチップ実装における封止材4の後塗布方法による接続工程を示すものである。
最初に、図4(a)に示すように、半導体チップ2と回路基板1とをプレスしながら熱を加える。これにより、半導体チップ2に設けられた複数のバンプ3のそれぞれと、回路基板1の複数の電極部1eのそれぞれとを電気的に接続する(フリップチップ接続する)。
その後、電極間を接続させた状態で、回路基板1の外側からノズル8を介して封止材(樹脂)4を滴下し、半導体チップ2と回路基板1の隙間に封止材4を流し込む。図4(b),(c)に示すように、封止材4は、表面張力にしたがって、半導体チップ2と回路基板1との隙間を流動する。
図4(d)に示すように、封止材4の回路基板1の外周方向への流動を終え、半導体チップ2と回路基板1との隙間への充填を完了する。
なお、半導体チップ2と回路基板1との間に充填される封止材(樹脂)4は、半導体チップ2と回路基板1の線膨張係数の違いによって発生する局所的応力を緩和し、かつフリップチップ接続部を保護するものである。
<電極構造>
図5は本発明者が比較検討を行った比較例の電極部の構造を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図、図6(a),(b),(c),(d)は図5に示す比較例の電極部による樹脂流動状態を示す断面図、図7は本発明の実施の形態の回路基板における電極部の構造の一例を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図、図8(a),(b),(c),(d)は本発明の実施の形態のフリップチップ実装時の樹脂流動状態を示す断面図である。
図5は本発明者が比較検討を行った比較例の電極部の構造を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図、図6(a),(b),(c),(d)は図5に示す比較例の電極部による樹脂流動状態を示す断面図、図7は本発明の実施の形態の回路基板における電極部の構造の一例を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図、図8(a),(b),(c),(d)は本発明の実施の形態のフリップチップ実装時の樹脂流動状態を示す断面図である。
まず、図5および図6を用いて本発明者が比較検討を行った電極部について説明する。図5(b)に示すように、半導体チップ2に、バンプ3と称される突起電極が成形されている。一方、図5(a),(c)に示すように、回路基板1には、その表面1aのレジスト膜1cに、複数の開口部1dが形成され、これら開口部1dのそれぞれの内側に電極部1fが配置されている。
ここで、回路基板1は、そのチップ側の面Sが電極部1fのチップ側の面Tより低い、もしくは、回路基板1のチップ側の面Sが電極部1fのチップ側の面Tと等しい高さの構造で形成されている。
図5に示す電極構造の場合、図6(a)に示すように、電極部1fに流入する封止材(樹脂)4は、図6(b)に示すように、レジスト膜1cの開口部1dで空気を巻き込みながら気泡9を生成する。図6(c)に示すように、電極部1fの周辺が封止材4で満たされた状態では、封止材4の主要な流動は、図6(d)に示す矢印Pで示した場所で生じる。したがって、レジスト膜1cの開口部1dの内部においては、封止材4の流動が生じないため、発生した気泡9は残留しやすくなる。
すなわち、フリップチップ実装工程で、半導体チップ2と回路基板1との間に封止材4を充填する際に、図6に示すように、バンプ3とレジスト膜1cの開口部1dの周囲を流動する封止材4は、空気を巻き込みやすく、巻き込まれた気泡9は、開口部1dの下部に流入する。そして、開口部1dに流入した気泡9は、停滞して残留気泡となる場合がある。
次に、図7および図8を用いて、本実施の形態の電極部について説明する。
図7(b)に示すように、半導体チップ2には、バンプ3と称される突起電極が成形されている。一方、図7(a),(c)に示すように、回路基板1には、表面1aのレジスト膜1cに複数の開口部1dが設けられ、平面視で、それらの開口部1dの内側に第1電極部1eaおよび第2電極部1ebが配置されている。
ここで、回路基板1のチップ側の面Sより、第2電極部1ebのチップ側の面Tは、高い位置となるように設置されている。なお、第1電極部1eaおよび第2電極部1ebは、同一材質でも良いし、2種類以上の材質でも良い。例えば、電極部1eは、銅を主とする金属材からなる。バンプ3は、例えば半田材からなる。
また、第2電極部1ebは、開口部1dの底面1daに沿って第1電極部1eaより突出する突出部1ecを有しており、したがって、第2電極部1ebの体積が、第1電極部1eaの体積より大きくなっている。
すなわち、本実施の形態の電極部1eは、第1電極部1eaと、この第1電極部1eaと一体に形成された第2電極部1ebとからなり、下部部分の第1電極部1eaより上部部分の第2電極部1ebの方が体積(容積)が大きく、言い換えると、電極部1eは、上部の方が大きいきのこ状に形成されている。
このような本実施の形態の電極構造では、図8(a)に示すように、電極部1eに流入する封止材4は、図8(b)に示すように、レジスト膜1cの開口部1dで空気を巻き込みながら気泡9を生成する。図8(c)に示すように、電極部1eの周辺が封止材4で満たされた状態では、電極部1eの上部部分の第2電極部1ebによって封止材4の流動が妨げられる。
これにより、封止材4の主要な流動は、図8(d)に示す矢印Qで示した場所で生じる。したがって、レジスト膜1cの開口部1dにおいて、封止材4の流動が生じるため、発生した気泡9は排出され易くなる。
すなわち、電極部1eの大きな体積(容積)の第2電極部1ebが封止材4の流動を阻害し、これにより、封止材4が開口部1dに流れ込む。その結果、開口部1dに巻き込まれた気泡9を開口部1dに流れ込んだ封止材4によって押し出して排出することができる。
以上により、本実施の形態の電極部1eは、フリップチップ実装において、回路基板1の表面1aの開口部1dにおける気泡9の排出性を向上し、その結果、フリップチップ接続部の信頼性の向上を図ることができる。
また、回路基板1の開口部1dに気泡9が残留することを低減できるため、クラックの起点になる可能性も低くすることができる。
なお、図7に示す本実施の形態の電極部1eにおいて、図7(c)に示すように、回路基板1の表面1aのレジスト膜1cの開口部1dの内部に配置される第1電極部1eaの外周壁1edは、開口部1dの内周壁1dbに沿って設けられている。
すなわち、電極部1eの下部部分である第1電極部1eaの側壁(外周壁1ed)は、凹部である開口部1dの内周壁1dbに沿って底面1daに対して略垂直に設けられている。
これにより、第1電極部1eaの外周壁1edと開口部1dの底面1daとの成す角度が鋭角ではないため、外周壁1edと底面1daとからなる隅部に気泡9が留まることを抑制することができ、気泡9の排出性を高めることができる。
また、電極部1eにおいて、その上部部分である第2電極部1ebの開口部1dの底面1daに沿った方向に対する投影面積は、下部部分である第1電極部1eaの開口部1dの底面1daに沿った方向に対する投影面積より大きい。
これにより、図8(b)に示すように、第2電極部1ebによる封止材4の流動の抵抗を大きくすることができ、開口部1dに封止材4を流れ込み易くすることができる。その結果、気泡9の排出性を高めることができる。
また、電極部1eの上部部分である第2電極部1ebの突出部1ecは、図7および後述する図9に示すように、平面視において、第1電極部1eaの全周に亘って設けられている。
すなわち、電極部1eは、きのこ状であり、第1電極部1eaの全周に亘って突出部1ecが鍔状に円形を成すように突出している。
これにより、電極部1eの全周に亘って、開口部1dに封止材4を流れ込み易くすることができ、電極部1eの平面視の周囲全体に対して気泡9の排出性を高めることができる。
<電極部の形状ごとの効果の計算>
図9は本発明の実施の形態の回路基板の各電極部の構造を示す断面図および平面図、図10は本発明の実施の形態の回路基板を用いた気泡体積の計算用の数値図、図11は本発明の実施の形態の回路基板を用いた気泡体積の計算結果を示すデータ図である。
図9は本発明の実施の形態の回路基板の各電極部の構造を示す断面図および平面図、図10は本発明の実施の形態の回路基板を用いた気泡体積の計算用の数値図、図11は本発明の実施の形態の回路基板を用いた気泡体積の計算結果を示すデータ図である。
ここでは、汎用流体ソフト(FlowSience社製)を用いて、バンプ3の周囲を対象とした樹脂(封止材4)の気液二相流動計算を行った結果について説明する。
まず、図9に示す、計算に採用した電極形状について説明する。
形状Aは、本実施の形態の電極部1eの構造の一例である。また、形状Bは、本実施の形態の電極部1eの構造の他の例であり、電極部1eの上部部分である第2電極部1ebの体積(容積)が、形状Aに比べて大きく形成されている。また、形状Cは、本実施の形態の電極部1eの構造の他の例であり、樹脂(封止材4)の流動方向に対して、電極部1eの上部部分である第2電極部1ebの底面1daに対向する対向面1eeと、回路基板1の開口部1dのチップ側の面(底面1da)との距離が、徐々に小さくなるように形成されているものである。
ここで、図9に示す電極部1eの形状A,B,Cについて、各部の寸法の一例を説明する。形状Aにおいて、半導体チップ2に設けられたバンプ3の高さH1は、H1=25μm、平面視での直径Dは、D=38μmである。また、第1電極部1eaの平面視での直径Eは、E=21.5μm、高さH2は、H2=15μm、さらに、第2電極部1ebの平面視での直径Fは、F=44μm、高さH3は、H3=10μm、回路基板1の開口部1dの平面視の直径Gは、G=108μmである。
また、形状Bにおいて、半導体チップ2に設けられたバンプ3の高さH1は、H1=25μm、平面視での直径Dは、D=38μmである。また、第1電極部1eaの平面視での直径Eは、E=21.5μm、高さH2は、H2=15μm、さらに、第2電極部1ebの平面視での直径Fは、F=56μm、高さH3は、H3=20μm、回路基板1の開口部1dの平面視の直径Gは、G=108μmである。
また、形状Cにおいて、半導体チップ2に設けられたバンプ3の高さH1は、H1=25μm、平面視での直径Dは、D=38μmである。また、第1電極部1eaの平面視での直径Eは、E=21.5μm、高さH2は、H2=15μm、さらに、第2電極部1ebの平面視での直径Fは、F=56μm、高さH3は、H3=20μm、側面高さH4は、H4=10μm、回路基板1の開口部1dの平面視の直径Gは、G=108μmである。
次に、上記気液二相流動計算について説明する。
なお、計算条件は、図9の各形状において、左方側から、0.002m/sの一定速度で封止材(樹脂)4が流入する設定とした。計算に用いた粘度式を、下記の(式1)〜(式4)に示す。また、計算には、連続の式として、下記に示す(式5)、運動方程式として、下記に示す(式6)を用いた。
ここで、η:粘度、η0:初期粘度、t:時間、t0:ゲル化時間、T:温度、a、b、d、e、f、g:材料固有の定数、ρ:密度、u:流速、p:圧力、G:重力加速度を示している。計算に用いた粘度式の定数を図10に示す。また、密度はエポキシ樹脂とし、1800kg/m3 を用いた。
まず、形状Aの特徴について説明する。形状Aの電極部1eは、バンプ3と称される突起電極の平面視の直径よりも小さい直径を有する第1電極部1eaと、バンプ3と称される突起電極の平面視の直径よりも大きい直径を有する第2電極部1ebとによって構成される。
形状Aの電極部1eでは、バンプ3の直径よりも小さい直径の第1電極部1eaを有することで、空気の巻込み量が減少する効果が得られる。言い換えると、バンプ3の平面視の大きさが、第1電極部1eaの平面視の大きさより大きいことにより、バンプ3が封止材4の流動の抵抗となるため、封止材4が開口部1dに流れ込み易くなる。これにより、気泡9の開口部1dからの排出性を高めることができ、結果的に空気の巻き込み量を減少させることができる。
また、バンプ3の直径よりも大きい直径の第2電極部1ebを有することにより、バンプ3と第2電極部1ebの電気的接続に関する信頼性を向上させることができる。すなわち、第2電極部1ebの平面視の大きさが、バンプ3の平面視の大きさより大きいことにより、バンプ3と第2電極部1ebとの接続面積を増やすことができ、電気的接続における接続強度を高めて接続の信頼性を向上させることができる。
次に、形状Bの特徴について説明する。形状Bは、形状Aに記載の特徴を有しており、さらに、第2電極部1ebの高さ(H3)が、第1電極部1eaの高さ(H2)よりも高く構成されている。この構造では、封止材4の流動方向に対して、第2電極部1ebの投影面積が大きくなるため、巻き込んだ空気を排出するためのレジスト膜1cの開口部1dへの封止材4の流入量が増加する。その結果、残留ボイド(気泡9)の排出性を向上させる効果を得ることができる。
次に、形状Cの特徴について説明する。形状Cは、形状Bに記載の特徴を有しており、さらに、第2電極部1ebにおける回路基板1の開口部1dの底面1daに対向する対向面1eeと、上記底面1daとがなす角が鋭角で構成されているものである。すなわち、第2電極部1ebの突出部1ecの対向面1eeと、開口部1dの底面1daとがなす角が、鋭角で構成されているものである。
言い換えると、第2電極部1ebの突出部1ecは、開口部1dの底面1daとの距離が、電極部1eの中心Iに近づくにつれて徐々に小さくなるように形成されている(突出部1ecの対向面1eeと開口部1dの底面1daとの距離が、外側に向かって徐々に大きくなるように形成されている)。
なお、突出部1ecの対向面1eeと開口部1dの底面1daとがなす角は、望ましくは、3°〜45°の範囲の角度で構成されている。
第2電極部1ebの突出部1ecにおいて、開口部1dの底面1daとの距離が、電極部1eの中心Iに近づくにつれて徐々に小さくなるように形成されていることにより、開口部1dへの封止材4の流動が促されるため、これにより、残留ボイド(気泡9)の排出性を向上させることができる。
また、第2電極部1ebの突出部1ecの対向面1eeと、回路基板1の開口部1dの底面1daとの距離が、外側に向かって徐々に大きくなるように形成されているため、気泡9の排出口が拡がり、開口部1dに入り込んだ気泡9を封止材4によって容易に押し出すことができる。
次に、図11を用いて、封止材4の流動解析の結果について説明する。
図11に示すように、形状Aよりも形状Bの方が、気泡体積が小さくなるという結果が得られた。すなわち、形状Aよりも形状Bの方が、気泡9の排出性を向上させることができる。これは、形状Aよりも形状Bの方が、樹脂流動を妨げる第2電極部1ebが大きく、その結果、回路基板1の開口部1dに封止材(樹脂)4が流れ込み易くなったためである。
さらに、形状Bよりも形状Cの方が、気泡体積が小さくなるという結果が得られた。すなわち、形状Bよりも形状Cの方が、気泡9の排出性を向上させることができる。これは、形状Bよりも形状Cの方が、第2電極部1ebの突出部1ecの対向面1eeに設けたテーパ形状により、開口部1dに封止材4が流れ込み易くなったためであり、かつ排出の間口が拡がって排出され易くなったためである。
以上のように、本実施の形態の回路基板1では、図7〜図9に示すように、表面1aのレジスト膜1cの各開口部1dに形成された電極部1eにおいて、第1電極部1ea上の第2電極部1ebが、回路基板1の開口部1dの底面1daに沿って第1電極部1eaより突出する突出部1ecを有しており、かつ第2電極部1ebの体積は、第1電極部1eaの体積より大きく形成されている。
これにより、回路基板1の表面1aより突出した体積が大きな第2電極部1ebによって樹脂流動が妨げられ、レジスト膜1cの開口部1dに流入する樹脂流動が生じることにより、回路基板1の開口部1dへの封止材4の流入量が増加する。
その結果、開口部1dに流入した封止材4によって気泡9は開口部1dから押し出され、気泡9の排出性を向上させることができる。
これにより、気泡9がレジスト膜1cの開口部1dに残留することを防ぐことができる。その結果、気泡9内に溶融半田が流れ込むことによる接続不良、あるいはバンプ電極間の短絡事故、もしくは気泡9を起因とするクラックなどの不良の発生を防ぐことができる。
すなわち、フリップチップ実装において、封止材4の流動により発生する気泡9の排出性を向上させて、フリップチップ接続部の信頼性の向上を図ることができる。
なお、電極部1eにおける第1電極部1eaと第2電極部1ebの形状については、別の言い方をすると、第2電極部1ebの任意の位置における回路基板1の厚さ方向に沿って切断した断面の断面積の最大値が、第1電極部1eaの任意の位置における回路基板1の厚さ方向に沿って切断した断面の断面積の最大値より大きくなっているとも言える(図7参照)。
これにより、第2電極部1ebの体積が大きいのと同様に、第2電極部1ebによって樹脂流動が妨げられ、封止材4を開口部1dに流入することができる。その結果、封止材4によって気泡9は開口部1dから押し出されるため、気泡9の排出性を向上させることができる。
また、図9に示すように、各電極部1eおよび開口部1dは、回路基板1の厚さ方向に沿って切断した断面の形状が、電極部1eの直径方向の中心Iに対して線対称となる形状である。
これにより、電極部1eにおいて、第2電極部1ebの突出部1ecの第1電極部1eaからの突出量が、平面視で全周に亘って同一になるため、封止材4の開口部1dへの流入を全周に亘ってほぼ均等に行うことができる。
その結果、気泡9の排出性を向上させることができる。
また、本実施の形態のフリップチップ実装では、バンプ3が半田材からなり、かつ電極部1eが銅を主成分とする合金からなる場合を一例として説明したが、半田材と銅は、剥離による破壊を比較的起こしやすい。
そこで、本実施の形態の回路基板1では、電極部1eを柱状とすることで、電極部1eの剛性を高めることができるため、熱サイクルテスト等を行って熱応力が付与された際にも、電極部1eが変形することを抑制することができ、バンプ3と電極部1eとが剥離したり、破壊されたりすることの低減化を図ることができる。
また、本実施の形態の回路基板1を、図2に示すBGA5等の半導体装置のパッケージ基板に適用することにより、上記半導体装置においても、フリップチップ実装において、封止材4の流動により発生する気泡9の排出性を向上させて、フリップチップ接続部の信頼性の向上を図ることができる。
<変形例1>
図12は本発明の実施の形態の回路基板における変形例1の電極部の構造を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図である。
図12は本発明の実施の形態の回路基板における変形例1の電極部の構造を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図である。
上記実施の形態では、電極部1eや回路基板1の開口部1dが、平面視で円形の場合を一例として説明したが、電極部1eや回路基板1の開口部1dの平面視の形状は、図12の変形例1に示すように、四角形等の矩形形状であってもよい。
この場合、電極部1eは、回路基板1の厚さ方向に沿って切断した断面の形状が、電極部1eの幅方向Rの中心Iに対して線対称となる形状である。
このような矩形形状の場合においても、上記実施の形態の円形の場合と同様の効果が得られることは言うまでもなく、気泡9の排出性を向上させて、フリップチップ接続部の信頼性の向上を図ることができる。
<変形例2>
図13は本発明の実施の形態の回路基板における変形例2の電極部の構造を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図である。
図13は本発明の実施の形態の回路基板における変形例2の電極部の構造を示す図であり、(a)は平面図、(b)はチップ側の断面図、(c)は断面図である。
図13の変形例2に示す電極部1eの構造は、回路基板1の開口部1dにおいて、電極部1eの第2電極部1ebの突出部1ecの対向面1eeが段差部1efとなって階段状に形成されているものである。
すなわち、図13(c)に示すように、第2電極部1ebの突出部1ecの対向面1eeが階段状に形成されており、第2電極部1ebの対向面1eeと開口部1dの底面1daとの距離が、電極部1eの中心Iに近づくにつれて階段状に徐々に小さくなるように形成されている。
これにより、開口部1dへの封止材4の流動が促されるため、気泡9の排出性を向上させることができる。つまり、実施の形態の電極部1eの構造と、同様の効果を得ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。
また、上記実施の形態では、回路基板1を備えた半導体装置が、BGAの場合を一例として説明したが、上記半導体装置は、BGAに限定されるものではなく、例えば、回路基板1を備え、かつ回路基板1に複数の電極部1eを有したLGA(Land Grid Array)等であってもよい。
1 回路基板
1a 表面
1b 下面
1c レジスト膜
1d 開口部(凹部)
1da 底面
1db 内周壁
1e 電極部
1ea 第1電極部
1eb 第2電極部
1ec 突出部
1ed 外周壁
1ee 対向面
1ef 段差部
1f 電極部
2 半導体チップ
2a 主面
2b 裏面
2c 電極パッド
3 バンプ(突起電極)
4 封止材(樹脂)
5 BGA(半導体装置)
6 封止体
7 ボール電極
8 ノズル
9 気泡
1a 表面
1b 下面
1c レジスト膜
1d 開口部(凹部)
1da 底面
1db 内周壁
1e 電極部
1ea 第1電極部
1eb 第2電極部
1ec 突出部
1ed 外周壁
1ee 対向面
1ef 段差部
1f 電極部
2 半導体チップ
2a 主面
2b 裏面
2c 電極パッド
3 バンプ(突起電極)
4 封止材(樹脂)
5 BGA(半導体装置)
6 封止体
7 ボール電極
8 ノズル
9 気泡
Claims (11)
- 表面を備え、前記表面に半導体チップをフリップチップ実装する回路基板であって、
前記半導体チップに設けられた突起電極と電気的に接続する複数の電極部と、
前記表面に形成され、かつ前記複数の電極部のそれぞれが配置された複数の凹部と、
を有し、
前記電極部は、前記複数の凹部のそれぞれの内部に配置される第1電極部と、前記回路基板の前記表面から突出する第2電極部とを備え、
前記第2電極部は、前記凹部の底面に沿って前記第1電極部より突出する突出部を有し、
前記第2電極部の体積は、前記第1電極部の体積より大きい、回路基板。 - 請求項1に記載の回路基板において、
前記第2電極部の任意の位置における前記回路基板の厚さ方向に沿って切断した断面の断面積の最大値が、前記第1電極部の任意の位置における前記回路基板の厚さ方向に沿って切断した断面の断面積の最大値より大きい、回路基板。 - 請求項1または2に記載の回路基板において、
前記第2電極部の高さは、前記第1電極部の高さより高い、回路基板。 - 請求項1に記載の回路基板において、
前記電極部および前記凹部は、前記回路基板の厚さ方向に沿って切断した断面の形状が、前記電極部の直径方向または幅方向の中心に対して線対称となる形状である、回路基板。 - 請求項4に記載の回路基板において、
前記第2電極部の前記突出部は、前記凹部の前記底面との距離が、前記電極部の前記中心に近づくにつれて徐々に小さくなるように形成されている、回路基板。 - 請求項1に記載の回路基板において、
前記第2電極部の平面視の大きさは、前記突起電極の平面視の大きさより大きい、回路基板。 - 請求項1に記載の回路基板において、
前記突起電極の平面視の大きさは、前記第1電極部の平面視の大きさより大きい、回路基板。 - 請求項1に記載の回路基板において、
前記第1電極部の外周壁は、前記凹部の内周壁に沿って設けられている、回路基板。 - 請求項1に記載の回路基板において、
前記第2電極部の前記凹部の前記底面に沿った方向に対する投影面積は、前記第1電極部の前記凹部の前記底面に沿った方向に対する投影面積より大きい、回路基板。 - 請求項1に記載の回路基板において、
前記第2電極部の前記突出部は、平面視で前記第1電極部の全周に亘って設けられている、回路基板。 - 複数の電極パッドを備えた半導体チップと、
表面を備え、複数の電極部のそれぞれが配置された複数の凹部を前記表面に備えた回路基板と、
前記半導体チップの前記複数の電極パッドのそれぞれと、前記複数の電極部のそれぞれとを電気的に接続する複数の突起電極と、
前記半導体チップと前記回路基板との間に充填された樹脂と、
を有し、
前記電極部は、前記複数の凹部のそれぞれの内部に配置される第1電極部と、前記回路基板の前記表面から突出する第2電極部とを備え、
前記第2電極部は、前記凹部の底面に沿って前記第1電極部より突出する突出部を有し、
前記第2電極部の体積は、前記第1電極部の体積より大きい、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013142983A JP2015018837A (ja) | 2013-07-08 | 2013-07-08 | 回路基板およびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013142983A JP2015018837A (ja) | 2013-07-08 | 2013-07-08 | 回路基板およびそれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015018837A true JP2015018837A (ja) | 2015-01-29 |
Family
ID=52439616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013142983A Pending JP2015018837A (ja) | 2013-07-08 | 2013-07-08 | 回路基板およびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015018837A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211722A (ja) * | 1994-01-26 | 1995-08-11 | Toshiba Corp | 半導体装置及び半導体装置実装構造体 |
US20060202331A1 (en) * | 2005-03-09 | 2006-09-14 | Wen-Hung Hu | Conductive bump structure of circuit board and method for fabricating the same |
JP2007251053A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体装置の実装構造及びその実装構造の製造方法 |
WO2009031586A1 (ja) * | 2007-09-06 | 2009-03-12 | Murata Manufacturing Co., Ltd. | 回路基板及び回路基板の製造方法 |
-
2013
- 2013-07-08 JP JP2013142983A patent/JP2015018837A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211722A (ja) * | 1994-01-26 | 1995-08-11 | Toshiba Corp | 半導体装置及び半導体装置実装構造体 |
US20060202331A1 (en) * | 2005-03-09 | 2006-09-14 | Wen-Hung Hu | Conductive bump structure of circuit board and method for fabricating the same |
JP2007251053A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体装置の実装構造及びその実装構造の製造方法 |
WO2009031586A1 (ja) * | 2007-09-06 | 2009-03-12 | Murata Manufacturing Co., Ltd. | 回路基板及び回路基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10134659B2 (en) | Semiconductor device with overlapped lead terminals | |
JP5211493B2 (ja) | 配線基板及び半導体装置 | |
JP6847266B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
US20070241463A1 (en) | Electrode, manufacturing method of the same, and semiconductor device having the same | |
JP5528114B2 (ja) | 半導体実装構造の樹脂封止方法および実装構造体 | |
US8222748B2 (en) | Packaged electronic devices having die attach regions with selective thin dielectric layer | |
KR20020095061A (ko) | 반도체장치 및 그 제조방법 | |
JP2012191062A (ja) | 半導体装置 | |
US8889483B2 (en) | Method of manufacturing semiconductor device including filling gap between substrates with mold resin | |
US20180261531A1 (en) | Semiconductor package with lead frame and recessed solder terminals | |
JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
JP5556808B2 (ja) | 電子装置、基板および電子装置の製造方法 | |
JP2013138261A (ja) | 半導体装置 | |
JP2005085931A (ja) | 半導体チップ及びその実装回路基板 | |
JP6123836B2 (ja) | 半導体装置の製造方法 | |
JP2009289914A (ja) | 配線基板 | |
JP2015018837A (ja) | 回路基板およびそれを用いた半導体装置 | |
JP2006196560A (ja) | 半導体装置 | |
JP2007157800A (ja) | 半導体装置の実装構造および半導体装置の実装構造の封止方法 | |
JP5577734B2 (ja) | 電子装置および電子装置の製造方法 | |
JP4159556B2 (ja) | 半導体装置の製造方法及び接着剤 | |
KR100799878B1 (ko) | 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법 | |
JP5971987B2 (ja) | 半導体装置の製造方法 | |
US20170110408A1 (en) | Integrated circuit assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |