CN104465556B - 晶圆封装结构 - Google Patents

晶圆封装结构 Download PDF

Info

Publication number
CN104465556B
CN104465556B CN201410785517.6A CN201410785517A CN104465556B CN 104465556 B CN104465556 B CN 104465556B CN 201410785517 A CN201410785517 A CN 201410785517A CN 104465556 B CN104465556 B CN 104465556B
Authority
CN
China
Prior art keywords
layer
substrate
wafer packaging
packaging structure
metallic radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410785517.6A
Other languages
English (en)
Other versions
CN104465556A (zh
Inventor
高国华
朱桂林
宣慧
王晓聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410785517.6A priority Critical patent/CN104465556B/zh
Publication of CN104465556A publication Critical patent/CN104465556A/zh
Application granted granted Critical
Publication of CN104465556B publication Critical patent/CN104465556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明提供一种晶圆封装结构,包括:衬底,衬底的正面包括形成有导电金属垫的中心区域,以及相对于中心区域的边缘区域;形成于导电金属垫上的球下金属层;形成于衬底正面的边缘区域的金属散热层;形成于球下金属层上的凸点结构。本发明的有益效果在于,由于金属散热层形成于衬底的正面,由于衬底的正面形成有芯片,也就是说,金属散热层与芯片均位于衬底的正面,金属散热层与芯片之间更加靠近,这有利于帮助芯片散热,也就是改善了晶圆封装结构的散热性能。此外,形成金属散热层以及封装都不需要反转衬底,这在达到散热目的的同时一定程度上简化了工艺。

Description

晶圆封装结构
技术领域
本发明涉及半导体封装领域,具体涉及一种晶圆封装结构。
背景技术
随着集成电路技术的不断发展,电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能,而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小,集成度不断提高的情况下,电子工业对集成电路封装技术提出了越来越高的要求。
封装芯片的散热性能在很大程度上直接影响封装芯片的工作性能。
以形成有MOSFET器件的封装芯片为例,MOSFET器件由金属、氧化物及半导体三种材料制成,衡量MOSFET器件的关键参数值之一为RDS值,RDS值表示MOSFET在导通状态下的内阻值,RDS值越低,MOSFET的工作性能越好;降低RDS值的主要方法为改善MOSFET器件的散热。
因此,如何进一步提升晶圆封装结构的散热性能,成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种晶圆封装结构,以进一步改善晶圆封装结构的散热性能。
为解决上述问题,本发明提供一种晶圆封装结构,包括:
衬底,所述衬底的正面包括形成有导电金属垫的中心区域,以及相对于所述中心区域的边缘区域;
形成于所述导电金属垫上的球下金属层;
形成于所述衬底正面的边缘区域的金属散热层;
形成于所述球下金属层上的凸点结构。
可选的,所述衬底表面还形成有露出导电金属垫和衬底边缘区域的钝化层。
可选的,所述钝化层的材料为二氧化硅或者氮化硅。
可选的,所述钝化层上还形成有露出导电金属垫和衬底边缘区域的保护层。
可选的,所述保护层的材料为聚酰亚胺。
可选的,所述钝化层露出衬底的边缘区域;
所述保护层露出钝化层;
露出衬底的边缘区域、露出的钝化层以及保护层共同形成阶梯状结构;
所述金属散热层保形覆盖所述阶梯状结构。
可选的,所述金属散热层的材料为铜。
可选的,所述金属散热层为框形结构,以在所述衬底上形成表面金属化窗口结构。
可选的,所述凸点结构为球形。
与现有技术相比,本发明的技术方案具有以下优点:
由于所述金属散热层形成于所述衬底的正面,由于衬底的正面形成有芯片,也就是说,金属散热层与芯片均位于衬底的正面,金属散热层与芯片之间更加靠近,这有利于帮助芯片散热,也就是改善了晶圆封装结构的散热性能。此外,形成金属散热层以及封装都不需要反转衬底,这在达到散热目的的同时一定程度上简化了工艺。
附图说明
图1是本发明晶圆封装结构一实施例中的结构示意图;
图2至图8是本发明晶圆封装方法一实施例中各个步骤的结构示意图。
具体实施方式
为了提升晶圆封装结构的散热性能,现有技术在衬底的背面形成一层散热膜。但是由于这种方法需要在衬底的背面形成散热膜,因而增加了整个工艺的复杂程度,复杂的工艺更容易产生差错。同时,形成于衬底背面的散热膜远离衬底中的芯片,因而散热效果也不够好。
因此,参考图1,本发明提供一种晶圆封装结构,在本实施例中,所述晶圆封装结构包括:
衬底101`。在本实施例中,所述衬底101`为包括一个或者多个芯片的来料圆片硅。
所述衬底101`包括形成有芯片的正面11`以及相对于所述正面的背面12`。
所述衬底101`的正面11`包括形成有导电金属垫102`的中心区域,以及相对于所述中心区域的边缘区域;所述中心区域用于形成封装结构的球下金属层106`以及凸点结构107`等封装部件,所述边缘区域用于形成金属散热层108`。
所述导电金属垫102`用于将衬底101`内部的芯片电路特性连接至衬底101`表面,以便于与球下金属层106`等封装部件电连接。
在本实施例中,在所述衬底101`表面还形成有钝化层103`。所述钝化层103`可以用于保护所述衬底101`的表面。
具体的,在本实施例中,所述钝化层103`的材料可以是二氧化硅或者氮化硅。但是本发明对钝化层103`的材料并不做限定。
在本实施例中,所述钝化层103`的厚度在1~2微米的范围内。但是这仅是一个示例,本发明对所述钝化层103`的厚度不作限定,而是应当根据实际情况而定。
所述钝化层103`将衬底101`表面的导电金属垫102`露出,这样可以尽量避免钝化层103`影响导电金属垫102`与球下金属层106`等封装部件电连接。
在本实施例中,所述钝化层103`表面还形成有露出所述导电金属垫102`的保护层104`。
所述保护层104`可以进一步对衬底101`以及衬底101`上的钝化层103`进行保护,因为通常情况下,钝化层103`的质地比较脆(例如,本实施例中氮化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃材料的钝化层103`),容易发生破损,所以在钝化层103`上再形成有一层保护层104`有利于保护衬底101`以及钝化层103`。
此外,所述保护层104`还可以起到平坦化钝化层103`表面的作用。因为一般情况下,钝化层103`的厚度较小,且衬底101`的表面有时会具有较多的凹凸(例如,衬底101`表面形成的一些半导体器件),也就是说,覆盖钝化层103`后,衬底101`表面仍然可能凹凸不平,这不利于后续引线金属层和引线结构的形成。因此,保护层104`可以平坦化衬底101`的表面,进而在形成晶圆封装结构的过程中方便引线金属层和引线结构的形成。
所述导电金属垫102`从所述保护层104`中露出,以尽量避免保护层104`影响导电金属垫102`与后续封装的引线结构电连接。
在本实施例中,保护层104`的材料为聚酰亚胺。这种材料具有较好的弹性,且质地较为坚硬,进一步有利于保护衬底101`以及钝化层103`。
在本实施例中,所述保护层104`的厚度单位为4~6微米,在此厚度范围内有利于填平覆盖有钝化层103`的衬底101`表面,同时又不至于过厚而过度增加整个封装结构的体积。
在本实施例中,所述钝化层103`露出部分衬底101`的边缘区域;并且,所述保护层104`露出部分钝化层103`的边缘区域。这样,露出衬底101`的边缘区域、露出的钝化层103`以及保护层104`共同形成阶梯状结构。其好处将在后续介绍金属散热层108`时进行说明。
本发明的晶圆封装结构还包括形成于所述衬底101`正面11`的边缘区域的金属散热层108`。金属散热层108`与芯片均位于衬底101`的正面11`,金属散热层108`与芯片之间更加靠近,这有利于帮助芯片散热,也就是改善了晶圆封装结构的散热性能。此外,形成金属散热层108`以及封装都不需要反转衬底101`,这在达到散热目的的同时一定程度上简化了工艺。
在本实施例中,所述金属散热层108`保形覆盖在露出衬底101`的边缘区域、露出的钝化层103`以及保护层104`共同形成阶梯状结构上。也就是说,所述金属散热层108`同样为阶梯状结构。
这样的好处在于,阶梯状结构的金属散热层108`的表面积更大,这进一步有利于金属散热层108`帮助衬底101`中的芯片散热。
在本实施例中,形成框形的金属散热层108`,进而形成表面金属化窗口结构。这种结构环绕于衬底101`的边缘区域,既能够达到散热的目的,同时也不会影响衬底101`中心区域的球下金属层106`等封装结构。
在本实施例中,所述金属散热层108`的材料为铜。铜具有较高的导热率,进而进一步有利于散热。
在本实施例中,本发明的圆封装结构还包括形成于所述导电金属垫102表面的球下金属层106`,以及形成于所述球下金属层106`表面的凸点结构107`。
在本实施例中,所述凸点结构107`为球形。但是本发明对所述凸点结构107`的形状不作任何限定。
此外,本发明还提供一种晶圆封装方法,包括以下步骤:
提供衬底,所述衬底包括形成有导电金属垫的中心区域,以及相对于所述中心区域的边缘区域;在所述导电金属垫上形成球下金属层;在所述衬底的边缘区域形成金属散热层;在所述球下金属层上形成凸点结构。
在所述边缘区域形成金属散热层。
金属散热层与芯片均位于衬底的正面,金属散热层与芯片之间更加靠近,这有利于帮助芯片散热,也就是改善了晶圆封装结构的散热性能。此外,形成金属散热层以及封装都不需要反转衬底,这在达到散热目的的同时一定程度上简化了工艺。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明晶圆封装方法一实施例中各个步骤的结构示意图
首先参考图2,提供衬底101。在本实施例中,所述衬底101为包括一个或者多个芯片的来料圆片硅。
所述衬底101包括形成有芯片的正面11以及相对于所述正面11的背面12。
所述衬底101的正面11包括形成有导电金属垫102的中心区域,以及相对于所述中心区域的边缘区域;所述中心区域用于在后续步骤中形成封装结构的球下金属层以及凸点结构等封装部件,所述边缘区域用于形成金属散热层。
所述导电金属垫102用于将衬底101内部的芯片电路特性连接至衬底101表面,以便于后续步骤中与球下金属层等封装部件电连接。
在本实施例中,提供衬底101的还步骤包括在所述衬底101表面形成钝化层103。所述钝化层103可以用于保护所述衬底101的表面。
具体的,在本实施例中,所述钝化层103的材料可以是二氧化硅或者氮化硅。但是本发明对钝化层103的材料并不做限定。
在本实施例中,使所述钝化层103的厚度在1~2微米的范围内。但是这仅是一个示例,本发明对所述钝化层103的厚度不作限定,而是应当根据实际情况而定。
使所述钝化层103将衬底101表面的导电金属垫102露出,这样可以尽量避免钝化层103影响导电金属垫102与球下金属层等封装部件电连接。
结合参考图3,在形成钝化层103后,还在所述钝化层103表面形成露出所述导电金属垫102的保护层104。
所述保护层104可以进一步对衬底101以及衬底101上的钝化层103进行保护,因为通常情况下,钝化层103的质地比较脆(例如,本实施例中氮化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃材料的钝化层103),容易发生破损,所以在钝化层103上再形成一层保护层104有利于保护衬底101以及钝化层103。
此外,所述保护层104还可以起到平坦化钝化层103表面的作用。因为一般情况下,钝化层103的厚度较小,且衬底101的表面有时会具有较多的凹凸(例如,衬底101表面形成的一些半导体器件),也就是说,覆盖钝化层103后,衬底101表面仍然可能凹凸不平,这不利于后续引线金属层和引线结构的形成。因此,形成保护层104可以平坦化衬底101的表面,进而方便后续的引线金属层和引线结构的形成。
使所述导电金属垫102从所述保护层104中露出,以尽量避免保护层104影响导电金属垫102与后续封装的引线结构电连接。
在本实施例中,形成聚酰亚胺材料的保护层104。这种材料具有较好的弹性,且质地较为坚硬,进一步有利于保护衬底101以及钝化层103。
在本实施例中,形成厚度为4~6微米的保护层104,在此厚度范围内有利于填平覆盖有钝化层103的衬底101表面,同时又不至于过厚而过度增加整个封装结构的体积。
请结合参考图3和图4所示,在本实施例中,在形成钝化层103时,使所述钝化层103露出部分衬底101的边缘区域,并且,在形成保护层104时,使所述保护层104露出部分钝化层103的边缘区域,这样,露出衬底101的边缘区域、露出的钝化层103以及保护层104共同形成阶梯状结构;这样的好处在于,后续形成的金属散热层将保形覆盖于所述阶梯状结构上,这样形成的金属散热层的表面积增大,进一步有利于金属散热层帮助衬底101中的芯片散热。
在本实施例中,所述金属散热层和所述球下金属层同步形成。
具体的,可以在所述保护层104上形成第一掩模并且在衬底101边缘区域形成第二掩模,所述第一掩模、保护层104以及保护层104露出的导电金属垫102共同围成第一开口,所述第二掩模、第一掩模以及露出的衬底101边缘区域共同围成第二开口;
在所述第一开口中形成所述球下金属层,同时在所述第二开口中形成所述金属散热层。
进一步的,本发明可以通过电镀的方式形成所述球下金属层以及金属散热层:
在所述衬底101以及导电金属垫102上形成籽晶层(图中未示出);所述籽晶层用于作为后续电镀形成金属散热层的种子层。
在这之后,在所述籽晶层上形成包括第一掩模和第二掩模的掩模层201。所述掩模层201用于遮挡住不需形成金属散热层以及球下金属层的部分;
在本实施例中,所述掩模层201可以为光敏材料,这样方便后续去除所述掩模层201的步骤进行,同时去除光敏材料对周围器件的影响较小。
参考图4,去除部分掩模层201,以露出部分导电金属垫102以及边缘区域的衬底101上的籽晶层;也就是说,通过去除部分掩模层201,以在所述掩模层201中形成露出部分籽晶层的图案。具体的,所述第一掩模、保护层104以及保护层104露出的导电金属垫102共同围成第一开口77,所述第二掩模、第一掩模以及露出的衬底101边缘区域共同围成第二开口78;如前文所述,所述第一开口77用于形成球下金属层,所述第二开口78用于形成金属散热层108。
在本实施例中,形成框形的金属散热层,因此应当使位于衬底101边缘区域的掩模层201的图案也为相应的框形的形状。
参考图5,在这之后,在露出的籽晶层上电镀金属材料层,其中位于第一开口底部也就是位于所述导电金属垫102上的金属材料层形成球下金属层106,所述球下金属层106用于定义后续形成的凸点结构位置。
此外,位于第二开口78底部,也就是位于边缘区域的衬底101的金属材料层形成所述金属散热层108;这样在形成所述金属散热层108的同时也形成了球下金属层106,简化了工艺步骤。
但是本发明对是否必须同时形成所述金属散热层108以及球下金属层106不作限定,本领域技术人员应当了解,所述金属散热层108以及球下金属层106可以采用上述的电镀方式分别形成。
在本实施例中,形成铜材料的金属散热层108,也就是说,电镀的金属材料层为铜。铜具有较高的导热率,进一步有利于散热。
如前文所述,掩模层201位于衬底101边缘区与部分的图案为框形的形状,因此形成的金属散热层108也相应的为框形结构,进而形成表面金属化窗口结构。这种结构环绕于衬底101的边缘区域,既能够达到散热的目的,同时也不会影响衬底101的中心区域的封装步骤。
结合参考图6和图7,其中图7为图6所示结构的俯视图。在形成金属散热层108以及球下金属层106之后,去除剩余的掩模层201。去前文所述,形成的金属散热层108也相应的为框形结构,进而在衬底101上形成表面金属化窗口结构。
参考图8,在形成所述球下金属层106之后,在所述球下金属层106表面形成凸点结构107。
但是需要说明的是,图8中所示的凸点结构107的排列仅仅是本实施例的一个示例。本发明对凸点结构107的排列不作限定。
本发明所述的晶圆封装方法可以但不限于形成上述晶圆封装结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种晶圆封装结构,其特征在于,包括:
衬底,所述衬底的正面形成有芯片,且所述正面包括形成有导电金属垫的中心区域,以及相对于所述中心区域的边缘区域,所述导电金属垫用于将芯片电路电连接至衬底正面;
形成于所述导电金属垫上的球下金属层;
形成于所述衬底正面的边缘区域的金属散热层,所述金属散热层接触所述衬底正面,且与所述球下金属层同步形成;
形成于所述球下金属层上的凸点结构。
2.如权利要求1所述的晶圆封装结构,其特征在于,所述衬底表面还形成有露出导电金属垫和衬底边缘区域的钝化层。
3.如权利要求2所述的晶圆封装结构,其特征在于,所述钝化层的材料为二氧化硅或者氮化硅。
4.如权利要求2所述的晶圆封装结构,其特征在于,所述钝化层上还形成有露出导电金属垫和衬底边缘区域的保护层。
5.如权利要求4所述的晶圆封装结构,其特征在于,所述保护层的材料为聚酰亚胺。
6.如权利要求4所述的晶圆封装结构,其特征在于,所述钝化层露出衬底的边缘区域;
所述保护层露出钝化层;
露出衬底的边缘区域、露出的钝化层以及保护层共同形成阶梯状结构;
所述金属散热层保形覆盖所述阶梯状结构。
7.如权利要求1所述的晶圆封装结构,其特征在于,所述金属散热层的材料为铜。
8.如权利要求1所述的晶圆封装结构,其特征在于,所述金属散热层为框形结构,以在所述衬底上形成表面金属化窗口结构。
9.如权利要求1所述的晶圆封装结构,其特征在于,所述凸点结构为球形。
CN201410785517.6A 2014-12-16 2014-12-16 晶圆封装结构 Active CN104465556B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410785517.6A CN104465556B (zh) 2014-12-16 2014-12-16 晶圆封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410785517.6A CN104465556B (zh) 2014-12-16 2014-12-16 晶圆封装结构

Publications (2)

Publication Number Publication Date
CN104465556A CN104465556A (zh) 2015-03-25
CN104465556B true CN104465556B (zh) 2017-09-29

Family

ID=52911380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410785517.6A Active CN104465556B (zh) 2014-12-16 2014-12-16 晶圆封装结构

Country Status (1)

Country Link
CN (1) CN104465556B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851860B (zh) 2015-04-30 2018-03-13 华为技术有限公司 一种集成电路管芯及制造方法
CN107705713B (zh) * 2017-10-13 2019-12-27 上海天马微电子有限公司 一种显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150110A (zh) * 2006-09-21 2008-03-26 矽品精密工业股份有限公司 半导体封装件及其基板结构
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
CN100501985C (zh) * 2006-06-13 2009-06-17 日月光半导体制造股份有限公司 具有凸块的芯片结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150110A (zh) * 2006-09-21 2008-03-26 矽品精密工业股份有限公司 半导体封装件及其基板结构
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法

Also Published As

Publication number Publication date
CN104465556A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
CN207320090U (zh) 电子器件和电子芯片
US10461059B2 (en) Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US8674509B2 (en) Integrated circuit die assembly with heat spreader
TWI529878B (zh) 集成電路封裝件及其裝配方法
CN104882422A (zh) 堆叠封装结构
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
CN106601724A (zh) 半导体装置
CN107393836B (zh) 芯片封装方法及封装结构
KR20060110604A (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
WO2017041689A1 (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备
US11842902B2 (en) Semiconductor package with alignment mark and manufacturing method thereof
US20200273811A1 (en) Ic die package thermal spreader and emi shield comprising graphite
CN104465556B (zh) 晶圆封装结构
TW201913899A (zh) 積體電路封裝及其製作方法
US9082738B2 (en) Semiconductor package with improved thermal properties
CN104485289B (zh) 晶圆封装方法
US20230187383A1 (en) Semiconductor device and manufacturing method thereof
KR20220033289A (ko) 반도체 패키지
TWI566364B (zh) 半導體封裝件及其製法
KR20230120966A (ko) 패키지 구조 및 그 제조 방법
TWI700791B (zh) 用於半導體裝置之溝槽式散熱結構
TWM537714U (zh) 平板式半導體封裝結構
KR20180062479A (ko) 반도체 패키지 및 그 제조 방법
TWI480986B (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant