CN100501985C - 具有凸块的芯片结构及其制造方法 - Google Patents
具有凸块的芯片结构及其制造方法 Download PDFInfo
- Publication number
- CN100501985C CN100501985C CNB2006100828281A CN200610082828A CN100501985C CN 100501985 C CN100501985 C CN 100501985C CN B2006100828281 A CNB2006100828281 A CN B2006100828281A CN 200610082828 A CN200610082828 A CN 200610082828A CN 100501985 C CN100501985 C CN 100501985C
- Authority
- CN
- China
- Prior art keywords
- chip
- insulating barrier
- lower metal
- metal layer
- ball lower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种具有凸块的芯片结构。该芯片结构包括:一芯片、在该芯片的一表面布设的复数个焊垫、成形于芯片表面且曝露焊垫的保护层、设置在该保护层上且曝露出焊垫的第一感光绝缘层、分别布设在焊垫与第一感光绝缘层上的复数个球下金属层、设置于该球下金属层与第一感光绝缘层上的第二感光绝缘层、以及对应该焊垫并接合至之导电凸块。每一球下金属层朝向该芯片的周围区域延伸有散热垫,第二感光绝缘层暴露出该散热垫;该散热垫可直接暴露散热、或再印刷散热凸块于其上以增加散热效率。
Description
技术领域
本发明涉及一种具有凸块的芯片结构及其制造方法,特别是一种可提升锡球与电路板的散热效率,从而降低芯片与电路板损坏率的具有凸块的芯片结构及其制造方法。
背景技术
超芯片级包装(Ultra-Chip-Scale Package,UCSP)通过锡球(solder ball)使得芯片和电路板(PCB)连接,直接利用锡球和电路板直接接合,中间并没有底胶(under fill)填充,其主要优点在于可使得芯片和电路板之间的感抗降到最低;然而,由于电路板与芯片的热膨胀系数不同,它们的热膨胀系数差异所产生的热应力,都由锡球所吸收,因此当温度升高时,热应力也随着增大,从而使得锡球与芯片或电路板接合处产生应力而被破坏;这样,对超芯片级包装而言,更加需要良好的散热效率使热应力降低。
请参考图1,如图所示为现有的芯片布设锡球的结构,芯片10a、布设在芯片10a上的焊垫12a、成形于芯片10a上且未覆盖焊垫12a的保护层14a、设置在焊垫12a上的凸块底层金属层(Under Bump Metallurgy,UBM)16a、以及设置在凸块底层金属层16a上的锡球18a。请参考图1A,所示为上述现有芯片的实施方式,芯片10a通过锡球18a直接和电路板20a接合。由图示可知,距离芯片10a边缘较近的锡球18a”由于热对流容易而散热效率较佳,而距离芯片10a边缘较远的锡球18a’热量则不易传出;要知道热生成的因素除焊接工艺之外,主要是由于芯片运作时所产生的功率消耗,散热效率无法提高,将使得产生的热量回传到芯片,影响芯片温度或损坏芯片、或造成锡球18a内部由于芯片10a与电路板20a的热膨胀系数不同而残存的热应力造成可靠度降低。
因此,本案发明人有感于上述的问题与需要,潜心研究、设计,终于提出一种设计方案以解决这些问题和需要。
发明内容
本发明要欲解决的技术问题在于提供一种具有凸块的芯片结构,以提高锡球与电路板的散热效率,有效降低电路板与设置于其上的芯片温度,从而避免芯片损坏,并且可降低锡球内部因其焊接材料的热膨胀系数不同所引起的热应力,从而提升产品的可靠度。此外本发明另一个要解决的技术问题在于提供一种具有凸块的芯片结构之制造方法、增设散热凸块的一种具有凸块的芯片结构之制造方法以及增设散热凸块及辅助球下金属层的一种具有凸块的芯片结构之制造方法。
为解决上述本发明提供的一种具有凸块的芯片结构,该芯片结构包括一芯片、布设于该芯片的一表面的复数个焊垫、成形于该芯片的该表面且暴露出该焊垫的一保护层、设置于该保护层上的一第一感光绝缘层、分别布设于每一焊垫上的复数个球下金属层、设置于该球下金属层与该第一感光绝缘层上的一第二感光绝缘层、以及导电凸块。其中该第一感光绝缘层具有复数个第一开口,这些第一开口暴露出焊垫。其中每一球下金属层朝向该芯片的周围区域延伸有一散热垫。其中该第二感光绝缘层形成有复数个第二开口及复数个第三开口;这些第二开口对应所述焊垫并暴露出该球下金属层,且该导电凸块通过该第二开口与该球下金属层接合,该第三开口布设于该芯片的周围区域并暴露出散热垫。
本发明提供的一种具有凸块的芯片结构的制造方法,该制造方法包括:置备一晶圆;依序在该晶圆的一表面成长复数个焊垫、保护层、以及第一感光绝缘层,且该保护层与该第一感光绝缘层均暴露出焊垫;按一预定图样在该焊垫与该第一感光绝缘层之上布设一球下金属层,并于该第一感光绝缘层上朝向该芯片的周围区域延伸;在所得结构之上涂覆第二感光绝缘层,且该第二感光绝缘层形成至少两开口暴露该球下金属层,其中一开口对应该焊垫,另一开口则位于该芯片的周围区域;以及分别设置复数个导电凸块对应于该焊垫且接合至该球下金属层。
本发明提供的增设散热凸块的一种具有凸块的芯片结构的制造方法,其包括:置备一晶圆;在该晶圆的一表面依序成长复数个焊垫、保护层、以及第一感光绝缘层,且该保护层与该第一感光绝缘层均暴露出焊垫;按一预定图样在该焊垫与该第一感光绝缘层之上布设一球下金属层,并于该第一感光绝缘层上朝向该芯片的周围区域延伸;在所得结构之上涂覆第二感光绝缘层,且该第二感光绝缘层系形成至少两开口暴露该球下金属层,其中一开口对应该焊垫,另一开口位于该芯片的周围区域;设置导电凸块对应于该焊垫且接合至该球下金属层;以及在该芯片的周围区域印刷散热凸块、并接合至该球下金属层。
本发明提供的增设散热凸块及辅助球下金属层的一种具凸块的芯片结构的制造方法,其包括:置备一晶圆;在该晶圆的一表面依序成长复数个焊垫、保护层、以及第一感光绝缘层,且该保护层与该第一感光绝缘层均暴露出该等焊垫;按一预定图样在该焊垫与该第一感光绝缘层之上布设一球下金属层,并于该第一感光绝缘层上朝向该芯片的周围区域延伸;在所得结构之上涂覆第二感光绝缘层,且该第二感光绝缘层形成至少两开口暴露该球下金属层,其中一开口对应该焊垫,另一开口位于该芯片的周围区域;设置导电凸块对应于该焊垫且接合至该球下金属层;在该芯片的周围区域设置辅助球下金属层、并接合至该球下金属层;以及在该辅助球下金属层上印刷散热凸块。
由上文可知,采用本发明之具有凸块的芯片结构及其制造方法具有以下之优点:首先,本发明提供散热单元与锡球导通,使蓄积于锡球的热量藉由散热单元传递至该芯片的周围区域,从而让热量更容易与空气接合达到散热效果。其次,本发明通过散热单元可呈凸块状来改变热场型态,从而使锡球的热量由热场变换的气流带出,以提高散热效率。再者,本发明提高锡球与电路板的散热效率,有效降低电路板与设置在其上的芯片温度,进而避免芯片损坏。又,本发明可降低锡球内部因其焊接材料的热膨胀系数不同而所引起的热应力,进而提升产品的可靠度。又,本发明通过扰流单元可呈凸块状来改变热场型态,更进一步改变热场,以提高散热效率。
附图说明
图1为现有芯片布设锡球结构之侧视示意图;
图1A为现有芯片布设锡球结构应用于电路板之侧视示意图;
图2为本发明具有凸块的芯片结构之俯视示意图;
图3A为图2的A部分之放大侧视示意图;
图3B为图2的B部分之放大侧视示意图;
图4为本发明之具有凸块的芯片结构之A部分的第一实施例之侧视示意图;
图4A为本发明之具有凸块的芯片结构之A部分的第二实施例之侧视示意图;
图4B为本发明之具有凸块的芯片结构之A部分的第三实施例之侧视示意图;
图5为本发明之具有凸块的芯片结构之B部分的第一实施例之侧视示意图;
图5A为本发明之具有凸块的芯片结构之B部分的第二实施例之侧视示意图;以及
图6A至图6K为本发明之具有凸块的芯片结构之制造方法之实施流程示意图。
其中,附图标记说明如下:
10、10’芯片 11、11’表面
12、12’周围区域 101、101’焊垫
102、102’保护层 103、103’第一感光绝缘层
1031、1031’第一开口 104、104’球下金属层
1041、1041’散热垫 1042、1042’辅助散热垫
105、105’第二感光绝缘层 1051、1051’第二开口
1052、1052’第三开口 1053、1053’第四开口
106、106’散热凸块 107、107’辅助球下金属层
108、108’辅助散热凸块 20、20’、20”散热单元
30、30’、30”导电凸块 40、40’扰流单元
50电路板
具体实施方式
请参考图2、图3A和图3B,如图所示,本发明揭露在芯片10上一贴附至电路板50的表面11之周围区域12形成复数个散热单元20,该散热单元20的形状与尺寸不拘;由热对流公式可知热对流速率:
dQ/dt=h*A*(TH-TL);其中
Q:热能,
t:时间,
h:平均热对流系数,
A:截面积,
TH-TL:温差;
当该散热单元20与导电凸块30导通时,可使蓄积于该导电凸块30的热量藉由该散热单元20传递至该芯片10的周围区域12,从而让热量更容易与空气接合达到散热效果;该散热单元20可以单纯为一导电层或者进一步在该导电层上接合的导电凸块30,藉呈凸块状来改变热场型态,进而使该导电凸块30的热量由热场变换的气流带出;或进一步在该周围区域12内区别于该散热单元20处布设扰流单元40,其未与该导电凸块30导通,然而该扰流单元40亦呈凸块状来改变热场型态,从而使该导电凸块30的热量由热场变换的气流带出,以提高散热效率;因此,此设计藉由增加其热对流面积而提升热对流效应来提高散热效率。
请参考图4、图4A与图4B,如图所示,图4、图4A与图4B分别为本发明所提供之具有凸块的芯片结构之第一、第二与第三实施例。如图4(也是图2的A部分之放大侧视示意图),该芯片结构包含该芯片10、布设在该芯片10的该表面11的复数个焊垫101、成形于该芯片10的该表面11且暴露出该焊垫101的保护层102、设置于该保护层102上的第一感光绝缘层103、分别布设于每一焊垫上的复数个球下金属层104、设置于该球下金属层104与该第一感光绝缘层103上的第二感光绝缘层105、以及与该球下金属层104接合的复数个导电凸块30。其中,该第一感光绝缘层103具有复数个第一开口1031,通过这些第一开口1031暴露出焊垫101,每一球下金属层104朝向该芯片1的周围区域12延伸有一散热垫1041。该第二感光绝缘层105形成有复数个第二开口1051与复数个第三开口1052,这些第二开口1051与焊垫101对应,并暴露出该球下金属层104,该第三开口1052位于该芯片10的周围区域12中,并暴露出该散热垫1041。这些导电凸块30通过该第二开口1051与该球下金属层104接合,导电凸块30可为锡球。图4所示的实施例,将这些第三开口1052布设在该芯片10的周围区域12中,并直接暴露出这些散热垫1041,藉以形成该散热单元20,即可实现将该导电凸块30的热量传递至该芯片10的周围区域12,以加速散热效率。如图4A所示,则在该芯片10处进一步通过该第三开口1052印刷散热凸块106,其可接合至该球下金属层104的该散热垫1041,进而作为该散热单元20,这样不仅与上述作用相同,可传递热量至该周围区域12,更可因凸起的该散热凸块106达到改变热场型态,增加空气流动带出热量的机会。请参阅图4B,如图所示,该芯片结构进一步包括复数个辅助球下金属层107,其分别设置于散热凸块106与散热垫1041之间,用作紧密接合散热凸块106和散热垫1041。
请参阅图5,所示为本发明所提供之具有凸块的芯片结构之扰流单元40设置之实施态样(即第图2的B部分之放大侧视示意图),该芯片10进一步包括分布在该周边区域12并且布设在该第一感光绝缘层103上的复数个辅助散热垫1042,该辅助散热垫1042与该球下金属层104之间无法导通,该第二感光绝缘层105对应该辅助散热垫1042开设有复数个第四开口1053,如同图4所示之该实施例,这些第四开口1053布设在该芯片10的周围区域12且可直接暴露出辅助散热垫1042,作为扰流单元40;此外,如同图4A之实施例所示,该芯片结构更进一步在这些辅助散热垫1042之上设置有复数个辅助散热凸块108,其通过该第四开口1053与该辅助散热垫1042接合,这样,这些扰流单元40是由辅助散热凸块108所形成,由此改变热场型态,增加空气流动带出热量的机会。请参考图5A,如图所示,如同图4B所示之实施例,为扰流单元40的另一实施态样,该芯片结构进一步包括复数个辅助球下金属层107,其分别设置在辅助散热凸块108与辅助散热垫1042之间,用作紧密接合这些散辅助散热凸块108与辅助散热垫1042。
请参考图6A至图6E,如图所示,图6A至图6E为本发明之具有凸块的芯片结构之制造方法之实施流程示意图。该制造方法包括:(a)置备一晶圆10’;(b)在该晶圆10’的一表面11’成长复数个焊垫101’;(c)在该晶圆10’的该表面11’成形保护层102’,且该保护层102暴露出焊垫101’,上述(a)至(c)步骤均可参见图6A的图解;(d)在该保护层102’之上涂覆第一感光绝缘层103’,并成形有复数个第一开口1031’以曝露出焊垫101’,如图6B所示;(e)按一预定图样在每一焊垫101’与该第一感光绝缘层103’之上布设复数个球下金属层104’,该球下金属层104’通过溅镀方式形成,且每一球下金属层104’均向该晶圆10’之周围区域12’方向延伸有散热垫1041’;该球下金属层104’呈非连续性布设,藉以形成各个对应到每一焊垫101’的散热单元20’,请参阅图6C;同样在此步骤中,在溅镀该球下金属层104’的同时,更可在该第一感光绝缘层103’上位于该芯片10’之该周围区域12’的区域形成区别于散热垫1041’的复数个辅助散热垫1042’,如图6D所示,这些辅助散热垫1042’主要用于直接曝露从而形成扰流单元40’;而导通于焊垫101’的这些散热垫1041’作为散热用;(f)在该球下金属层104’上涂覆第二感光绝缘层105’,该第二感光绝缘层105’同时形成有复数个第二开口1051’及复数个第三开口1052’,第二开口1051’对应于焊垫101’且暴露出该球下金属层104’,该第三开口1052’位于该晶圆10’的该周围区域12’并暴露出该球下金属层104’的散热垫1041’,上述为散热单元20’的第一种实施态样,如图6E所示;同样在此步骤中,即在第二感光绝缘层105’开设这些开口的同时,亦可对应辅助散热垫1041’开设有复数个第四开口1053’,使得第四开口1053’暴露出这些辅助散热垫1041’;以及(g)植置复数个导电凸块30’对应连接至球下金属层104’,这些导电凸块30’可为锡球,如图6G所示;上述步骤(a)至(g),为芯片结构之制造方法的第一实施例。
此外,该芯片结构之制造方法可进一步包括(h)步骤,在该第三开口1052’内,在该球下金属层104’的该散热垫1041’上印刷锡膏,该锡膏经加热后呈散热凸块106’状态,其中,(g)、(h)步骤的顺序不限制,上述为芯片结构之制造方法的第二实施态样,该散热凸块106’及其导通于导电凸块30’的散热垫1041’可利用此步骤形成第二种实施态样的散热单元20’,如图6H所示。同此印刷锡膏的步骤,可同时印刷锡膏于辅助散热垫1042’上,该锡膏经加热后呈辅助散热凸块108’状态,形成扰流单元40’,如图6I所示。
更进一步,在该(h)步骤之前,可进一步包括(i)步骤,分别设置复数个辅助球下金属层107’连接到球下金属层104’的散热垫1041’与该散热凸块106’之间,这为芯片结构之制造方法的第三实施例;其先设置该辅助球下金属层107’以连接该散热垫1041’,再在该辅助球下金属层107’上印刷锡膏,加热呈散热凸块106’;该散热凸块106’、该辅助球下金属层107’及其导通于该等导电凸块30’的散热垫1041’,可利用此形成第三种实施态样的散热单元20’,如图6J所示。同样在此设置复数个辅助球下金属层107’的步骤中,可同时在辅助散热凸块108’之下设置辅助球下金属层107’作为接合,形成扰流单元40’,如图6K所示。
其中,该第一与第二感光绝缘层103’、105’可由聚酰亚胺(polyimide,PI)或苯环丁烯(BenzoCycloButene,BCB)材料所制成。
因此,由上文可知,本发明之具有凸块的芯片结构及其制造方法具有以下之优点:
1.提供散热单元与锡球导通,使蓄积于锡球的热量藉由散热单元传递至该芯片的周围区域,从而让热量更容易与空气接合达到散热效果。
2.通过散热单元可呈凸块状来改变热场型态,从而使锡球的热量由热场变换的气流带出,以提高散热效率。
3.提高锡球与电路板的散热效率,有效降低电路板与设置在其上的芯片温度,进而避免芯片损坏。
4.可降低锡球内部因其焊接材料的热膨胀系数不同而所引起的热应力,进而提升产品的可靠度。
5.通过扰流单元可呈凸块状来改变热场型态,更进一步改变热场,以提高散热效率。
以上所述仅为本发明其中的较佳实施例而已,并非用来限定本发明的实施范围;即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。
Claims (10)
1、一种具有凸块的芯片结构,其特征在于,该芯片结构包括:
一芯片;
复数个焊垫,布设在该芯片的一表面;
一保护层,成形于该芯片的该表面、且暴露出该焊垫;
一第一感光绝缘层,设置在该保护层上;其中,该第一感光绝缘层具有复数个第一开口,所述第一开口暴露出所述焊垫;
复数个球下金属层,分别布设在每一焊垫上;其中,在每一球下金属层朝向该芯片的周围区域延伸有一散热垫;
一第二感光绝缘层,设置在该球下金属层与该第一感光绝缘层上,且该第二感光绝缘层形成有复数个第二开口及复数个第三开口,其中,所述第二开口对应所述焊垫并暴露出该球下金属层,该第三开口布设在该芯片的周围区域并暴露出所述散热垫;以及
导电凸块,通过该第二开口与该球下金属层接合。
2、如权利要求1所述的芯片结构,其特征在于,该芯片结构进一步包括复数个散热凸块,其设置在该第三开口中且与该球下金属层的该散热垫接合。
3、如权利要求2所述的芯片结构,其特征在于,该芯片结构进一步包括复数个辅助球下金属层,其分别设置在所述散热凸块与所述散热垫之间。
4、如权利要求1所述的芯片结构,其特征在于,该芯片结构进一步包括复数个辅助散热垫,所述辅助散热垫布设在该第一感光绝缘层上且位于该芯片的该周围区域,并通过该第二感光绝缘层上对应开设的复数个第四开口暴露而出。
5、如权利要求4所述的芯片结构,其特征在于,该芯片结构进一步包括复数个辅助散热凸块,其分别通过所述第四开口接合至所述辅助散热垫。
6、如权利要求5所述的芯片结构,其特征在于,该芯片结构进一步包括复数个辅助球下金属层,其分别设置在所述辅助散热凸块与所述辅助散热垫之间。
7、一种具有凸块的芯片结构之制造方法,其特征在于,该制造方法包括下列步骤:
置备一晶圆;
在该晶圆的一表面上依序成长复数个焊垫、保护层、以及第一感光绝缘层,且该保护层与该第一感光绝缘层均暴露出所述焊垫;
按一预定图样在该焊垫与该第一感光绝缘层之上布设一球下金属层,并在该第一感光绝缘层上朝向该芯片的周围区域延伸;
在所得结构之上涂覆第二感光绝缘层,且该第二感光绝缘层形成至少两开口暴露该球下金属层,其中一开口与该焊垫对应,另一开口则位于该芯片的该周围区域;以及
设置导电凸块与该焊垫对应且接合至该球下金属层。
8、如权利要求7所述的制造方法,其特征在于,该球下金属层按该预定图样在该第二感光绝缘层上呈非连续性布设。
9、一种具有凸块的芯片结构之制造方法,其特征在于,该制造方法包括下列步骤:
置备一晶圆;
在该晶圆的一表面依序成长复数个焊垫、保护层、以及第一感光绝缘层,且该保护层与该第一感光绝缘层均暴露出所述焊垫;
按一预定图样在该焊垫与该第一感光绝缘层之上布设一球下金属层,并在该第一感光绝缘层上朝向该芯片的周围区域延伸;
在所得结构之上涂覆第二感光绝缘层,且该第二感光绝缘层形成至少两开口暴露该球下金属层,其中一开口与该焊垫对应,另一开口位于该芯片的该周围区域;
设置导电凸块与该焊垫对应且接合至该球下金属层;以及
在该芯片的该周围区域印刷散热凸块、并接合至该球下金属层。
10、一种具有凸块的芯片结构之制造方法,其特征在于,该制造方法包括下列步骤:
置备一晶圆;
在该晶圆的一表面依序成长复数个焊垫、保护层、以及第一感光绝缘层,且该保护层与该第一感光绝缘层均暴露出所述焊垫;
按一预定图样在该焊垫与该第一感光绝缘层之上布设一球下金属层,并在该第一感光绝缘层上朝向该芯片的周围区域延伸;
在所得结构之上涂覆第二感光绝缘层,且该第二感光绝缘层形成至少两开口暴露该球下金属层,其中一开口与该焊垫对应,另一开口位于该芯片的该周围区域;
设置导电凸块与该焊垫对应且接合至该球下金属层;
在该芯片的该周围区域设置辅助球下金属层、并接合至该球下金属层;以及
在该辅助球下金属层上印刷散热凸块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100828281A CN100501985C (zh) | 2006-06-13 | 2006-06-13 | 具有凸块的芯片结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100828281A CN100501985C (zh) | 2006-06-13 | 2006-06-13 | 具有凸块的芯片结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101090100A CN101090100A (zh) | 2007-12-19 |
CN100501985C true CN100501985C (zh) | 2009-06-17 |
Family
ID=38943357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100828281A Active CN100501985C (zh) | 2006-06-13 | 2006-06-13 | 具有凸块的芯片结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100501985C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465556B (zh) * | 2014-12-16 | 2017-09-29 | 通富微电子股份有限公司 | 晶圆封装结构 |
KR102387541B1 (ko) * | 2015-03-25 | 2022-04-18 | 삼성전자주식회사 | 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지 |
-
2006
- 2006-06-13 CN CNB2006100828281A patent/CN100501985C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101090100A (zh) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI236118B (en) | Package structure with a heat spreader and manufacturing method thereof | |
US9041192B2 (en) | Hybrid thermal interface material for IC packages with integrated heat spreader | |
KR101465574B1 (ko) | 열 전달 물질 결합체 및 관련 방법 | |
CN102522380B (zh) | 一种PoP封装结构 | |
WO2004112128A2 (en) | Low profile stacking system and method | |
TWI354529B (en) | Metal thermal interface material and thermal modul | |
CN103000591B (zh) | 芯片封装件的环结构 | |
JP2011044512A (ja) | 半導体部品 | |
US20150255423A1 (en) | Copper clad laminate having barrier structure and method of manufacturing the same | |
CN100501985C (zh) | 具有凸块的芯片结构及其制造方法 | |
US9281269B2 (en) | Integrated circuit package and method of manufacture | |
JP2006080168A (ja) | プリント配線板の放熱構造 | |
US20070102829A1 (en) | Chip structure with solder bump and method for producing the same | |
CN102822965A (zh) | 具有内嵌式裸片的集成电路封装中的热通孔 | |
CN2894199Y (zh) | 一种印制电路板 | |
CN102159039B (zh) | 一种印制电路板敷铜方法及敷铜印制电路板 | |
US8415795B2 (en) | Semiconductor device and assembling method thereof | |
JP6789968B2 (ja) | 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス | |
CN102056402B (zh) | 具有防散热凹槽的印刷电路板及其制作方法 | |
CN107768325A (zh) | 一种倒装焊封装结构及其制作方法 | |
CN201185507Y (zh) | 印制电路板 | |
JP2006278441A (ja) | 半導体装置およびその製造方法 | |
CN203312281U (zh) | 一种具有石墨烯层的芯片封装结构 | |
JP2008047825A (ja) | 回路基板及びその製造方法、並びに半導体装置及びその製造方法 | |
CN105764239B (zh) | 一种高散热性能的大功率电子元件线路板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |