CN104201118A - 芯片级封装方法 - Google Patents
芯片级封装方法 Download PDFInfo
- Publication number
- CN104201118A CN104201118A CN201410426337.9A CN201410426337A CN104201118A CN 104201118 A CN104201118 A CN 104201118A CN 201410426337 A CN201410426337 A CN 201410426337A CN 104201118 A CN104201118 A CN 104201118A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- protective layer
- baking
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 51
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- PEPBFCOIJRULGJ-UHFFFAOYSA-N 3h-1,2,3-benzodioxazole Chemical compound C1=CC=C2NOOC2=C1 PEPBFCOIJRULGJ-UHFFFAOYSA-N 0.000 claims description 2
- 229920000265 Polyparaphenylene Polymers 0.000 claims description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 2
- 238000004380 ashing Methods 0.000 claims description 2
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical group [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- -1 polyparaphenylene Polymers 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000000498 cooling water Substances 0.000 description 10
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 239000007921 spray Substances 0.000 description 5
- 238000012856 packing Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明涉及一种芯片级封装方法，包括步骤：烘烤形成保护层的晶圆，烘烤温度为120-150℃，烘烤时间为大于3小时；为烘烤后的晶圆形成凸点下金属层。经过烘烤，减少保护层中的水分，避免在形成凸点下金属层时沉积成金属氧化物或碳化物，能够减少界面电阻，提高产品的可靠性。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种芯片级封装方法。
背景技术
在半导体封装的过程中，为了增加产品的可靠性，通常会在晶圆(晶元wafer)上用于形成凸点下金属层的开口外围，形成保护层。而在凸点下金属层溅射的过程中，保护层中会有水气和有机物挥发出来，因为溅射是在真空中进行，挥发出来的水和有机物会解离成氧和碳，随着金属的溅射，沉积为金属氧化物或者碳化物，而非所需要的纯金属，这也就增加了界面电阻，影响了产品可靠性。
所谓介面电阻是指：凸点下金属层到晶圆上铝垫(Al cap)之间的电阻。
晶圆的结构如图1所示，具有铜垫层10’，在铜垫层上形成第一钝化层20’，第一钝化层具有开口，使铜垫层10’从该开口露出，在从开口露出的铜垫层上形成铝垫30’，铝垫上再形成第二钝化层40’，且第二钝化层也具有开口，使铝垫从开口中露出。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种芯片级封装方法，包括步骤：烘烤形成保护层的晶圆，烘烤温度为120-150℃，烘烤时间为大于3小时；为烘烤后的晶圆形成凸点下金属层。
本发明提至少一个有益效果为：经过烘烤，减少保护层中的水分，避免在形成凸点下金属层时沉积成金属氧化物或碳化物，能够减少界面电阻，提高产品的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为晶圆结构的示意图；
图2为本发明芯片级封装方法的流程图；
图3为本发明芯片级封装方法另一实施方式的流程图；
图4为形成凸点下金属层的流程图；
图5为芯片级封装结构的示意图。
附图标记：1-凸点下金属层；3-保护层；4-焊球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明以下各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本发明提供一种芯片级封装方法，如图2所示，包括步骤：步骤100，烘烤形成保护层3的晶圆，烘烤温度为120-150℃，烘烤时间为大于3小时；步骤200，为烘烤后的晶圆溅射凸点下金属层1。
进一步，形成保护层时，将保护层材料覆盖晶圆，然后依次对保护层材料进行曝光、显影、固化和灰化处理，以形成保护层，并使保护层具有开口，该开口用于形成凸点下金属层1。
可选的，保护层材料为聚酰亚胺(PI)或聚对苯撑苯并二恶唑(PBO)。当然，这两种材料是可选的示例，这两种材料一般用于半导体封装的保护层，并且这两种材料一般都会带有水份。
上述溅射凸点下金属层1包括溅射层和电镀层，参见图4，在封装步骤中，先形成溅射层，再形成电镀层，如图所示，从上到下依次为电镀层、溅射层。具体地，形成溅射层包括：步骤201，将烘烤后的晶圆放入溅射蚀刻腔，去除氧化层，并且，在此过程中保持所述晶圆温度小于120℃；步骤202，将晶圆放入金属溅射腔，溅射形成溅射层，并且，在此过程中；其中保持所述晶圆温度小于120℃。需要理解，步骤202是接在步骤201后进行的，因此步骤202中所提及的晶圆应该是在步骤201中去除氧化层后的晶圆。
继续参见图4，在形成所述溅射层后，进行步骤203，形成所述电镀层。图5中并未示出溅射层和电镀层，其仅表明了凸点下金属层，可以理解，图5中所示出的凸点下金属层是由上述溅射层和电镀层组成的。
可选地，溅射层为钛铜；电镀层为铜、镍或锡银中的任意一种。参见图3，还包括步骤300，在电镀层上形成焊球4。为了方便理解，图5还示出了芯片级封装结构的示意图。
在一种可选的实施方式中，在溅射蚀刻腔去除氧化层的过程，以及在所述金属溅射腔溅射凸点下金属层1的过程中，所述晶圆的温度为95-105℃。保持晶圆温度的方法有很多种，例如使用冷却水喷洒溅射蚀刻腔和金属溅射腔的腔体内壁。当然也可以是用冷却水喷洒外壁，只要能够实现对晶圆降温，使其温度保持在120℃一下，更优选的是保持在95-105℃之间，无论是是用冷却水喷洒内壁还是外壁都可以用于本发明。可选的，冷却水为10℃。进一步，还可以用冷却的惰性气体，能够为晶圆降温，又不影响溅射质量，例如使用氮气。
需要理解，介面电阻除了受到保护层挥发出的水分和有机物的影响，还受到其它因素的影响，例如，晶圆在进行溅射时，晶圆本身的温度对电阻也有影响，具体的将在下面说明。
在将晶圆放入烤箱烘烤时，烘烤温度一般在120-150℃之间，烘烤时间在三小时以上，从实验中也得出结论，在120-150℃的温度下，烘烤0-3小时内，随着时间的增加，对之后形成凸点下金属层1之后的介面电阻有明显的降低效果，超过三小时后，介面电阻值降低效果相对降低。可以参见下面的表1，示出了不同的烘烤时间，与形成凸点下金属层1后的介面电阻的关系。表1中时间一栏单位是小时(h)，除时间和组别外的数值为介面电阻值，单位是毫欧(mΩ)。下列表1中，第一行为组别，第二行为烘烤时间为1小时的情形下，第1-15组实验中介面电阻的电阻值。第三、四、五行分别为烘烤时间为2、3、4小时的电阻值。
表1
从表1可以看出，烘烤时间为1小时、2小时和3小时这三组数据中，每组实验中，电阻值降低都比较明显，如第一组：烘烤1小时后的电阻值为88.2mΩ，烘烤2小时后电阻值为45.9mΩ，而烘烤3小时后，电阻为19.3mΩ，从1小时到3小时一共降低了68.9mΩ。而烘烤时间为4小时的数据中，每组实验相比较与3小时的烘烤时间，电阻值降低的幅度明显低于前三个小时的数据。如第一组，烘烤4小时后电阻为17.5mΩ，相比于烘烤3小时后的19.3mΩ，只降低了1.8mΩ。因此，使烘烤时间大于3小时，能够有效的降低界面电阻，故而能够提高产品可靠性。
另外，上面提到对晶圆进行降温，使其保持120℃以下，下面表2是以10℃冷却水喷洒溅射蚀刻腔和金属溅射腔的腔体内壁为实验基础，得出的晶圆温度与晶圆在此温度下形成凸点下金属层后，凸点下金属层与铝垫之间的电阻值(介面电阻)的关系。
表2
继续参见下面的表3，表3同样的示出了15组实验数据，这次冷却水的温度为17℃，从下表可以看出，其对晶圆降温的效果不如10℃冷却水明显，并且晶圆温度较高(相比于表1中使用10℃冷却水)时，电阻值也相对较高(相比于表1中使用10℃冷却水)。晶圆温度一栏数据单位为摄氏度；晶圆电阻值一栏数据单位为毫欧(mΩ)。
表3
从表2和3可以看出，晶元的温度降低能够有效的降低介面电阻值，由此也可以得知，采用10℃的冷却水喷洒溅射蚀刻腔和金属溅射腔的腔体内壁，间接使晶元降温，能够降低介面电阻，进而提高产能品性能。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (9)
1.一种芯片级封装方法，其特征在于，包括步骤：
烘烤形成保护层的晶圆，烘烤温度为120-150℃，烘烤时间为大于3小时；
为烘烤后的晶圆形成凸点下金属层。
2.根据权利要求1所述的方法，其特征在于，
在形成所述保护层时，将保护层材料覆盖所述晶圆，然后依次对所述保护层材料进行曝光、显影、固化和灰化处理，以形成所述保护层，并使所述保护层具有开口，所述开口用于形成所述凸点下金属层。
3.根据权利要求2所述的方法，其特征在于，
所述保护层材料为聚酰亚胺或聚对苯撑苯并二恶唑。
4.根据权利要求1-3任一项所述的方法，其特征在于，
所述凸点下金属层从上到下依次为电镀层和溅射层。
5.根据权利要求4所述的方法，其特征在于，
先形成所述溅射层，其步骤是：
将烘烤后的所述晶圆放入溅射蚀刻腔，去除氧化层，并且，在此过程中保持所述晶圆温度小于120℃；
将所述晶圆放入金属溅射腔，溅射形成所述溅射层，并且，在此过程中；其中保持所述晶圆温度小于120℃。
6.根据权利要求5所述的方法，其特征在于，
在所述溅射蚀刻腔去除氧化层的过程，以及在所述金属溅射腔溅射凸点下金属层的过程中，所述晶圆的温度为95-105℃。
7.根据权利要求5或6所述的方法，其特征在于，
在所述溅射层上电镀形成所述电镀层。
8.根据权利要求7所述的方法，其特征在于，
在所述电镀层上形成焊球。
9.根据权利要求4所述的芯片级封装方法，其特征在于，
所述溅射层为钛铜；
所述电镀层为铜、镍或锡银中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410426337.9A CN104201118A (zh) | 2014-08-26 | 2014-08-26 | 芯片级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410426337.9A CN104201118A (zh) | 2014-08-26 | 2014-08-26 | 芯片级封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104201118A true CN104201118A (zh) | 2014-12-10 |
Family
ID=52086391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410426337.9A Pending CN104201118A (zh) | 2014-08-26 | 2014-08-26 | 芯片级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201118A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040131878A1 (en) * | 2003-01-03 | 2004-07-08 | Seet Chim Seng | Method to form alpha phase Ta and its application to IC manufacturing |
| CN1552951A (zh) * | 2003-05-31 | 2004-12-08 | 香港科技大学 | 微细间距倒装焊凸点电镀制备技术 |
| CN101090099A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 焊料凸块及其制造方法 |
| CN101459120A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 去除互连金属层表面氧化膜的方法 |
| CN101870449A (zh) * | 2009-04-22 | 2010-10-27 | 昆山西钛微电子科技有限公司 | 晶圆级微机电系统芯片封装技术的多层线路制作工艺 |
| US8003512B2 (en) * | 2009-02-03 | 2011-08-23 | International Business Machines Corporation | Structure of UBM and solder bumps and methods of fabrication |
| CN102496585A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 一种新型圆片级封装方法 |
-
2014
- 2014-08-26 CN CN201410426337.9A patent/CN104201118A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040131878A1 (en) * | 2003-01-03 | 2004-07-08 | Seet Chim Seng | Method to form alpha phase Ta and its application to IC manufacturing |
| CN1552951A (zh) * | 2003-05-31 | 2004-12-08 | 香港科技大学 | 微细间距倒装焊凸点电镀制备技术 |
| CN101090099A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 焊料凸块及其制造方法 |
| CN101459120A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 去除互连金属层表面氧化膜的方法 |
| US8003512B2 (en) * | 2009-02-03 | 2011-08-23 | International Business Machines Corporation | Structure of UBM and solder bumps and methods of fabrication |
| CN101870449A (zh) * | 2009-04-22 | 2010-10-27 | 昆山西钛微电子科技有限公司 | 晶圆级微机电系统芯片封装技术的多层线路制作工艺 |
| CN102496585A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 一种新型圆片级封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916515B2 (en) | Systems and methods using an RF circuit on isolating material | |
| US10204933B2 (en) | Thin film transistor and method for manufacturing the same, and display panel | |
| DE102013111452B4 (de) | Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren | |
| CN102074486B (zh) | 集成电路结构的形成方法 | |
| CN105140131A (zh) | 氧化物薄膜晶体管的制备方法 | |
| CN109148539A (zh) | 一种tft阵列基板及制备方法、显示装置 | |
| CN103715272A (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
| US20170221817A1 (en) | Semiconductor device and method of producing semiconductor device | |
| CN104201118A (zh) | 芯片级封装方法 | |
| CN105633100A (zh) | 薄膜晶体管阵列面板及其制作方法 | |
| CN103219305B (zh) | 凸点底部保护结构 | |
| US20150147881A1 (en) | Passivation ash/oxidation of bare copper | |
| CN104392918A (zh) | 肖特基势垒制作方法及肖特基势垒 | |
| US9275898B1 (en) | Method to improve selectivity cobalt cap process | |
| CN104037062B (zh) | Mos电容的制造方法 | |
| CN104282534B (zh) | 金属表面缺陷的处理方法 | |
| CN104900586A (zh) | Mtm反熔丝制作方法 | |
| CN104392897A (zh) | Mim电容的制作方法 | |
| CN104241102A (zh) | 凸点下金属层溅射方法 | |
| CN106409759A (zh) | 有机薄膜晶体管阵列基板及其制造方法 | |
| CN203787413U (zh) | 晶圆级芯片tsv封装结构 | |
| CN104332418B (zh) | 芯片级封装方法 | |
| CN109294855A (zh) | 食用醋精过滤方法 | |
| CN103295915B (zh) | Tsv转接板的制作方法及tsv转接板 | |
| CN102222638A (zh) | 一种去除铜导线之间铜残留的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ding Wanchun Inventor before: Wang Zitai |
|
| COR | Change of bibliographic data | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141210 |
|
| RJ01 | Rejection of invention patent application after publication |