CN105633100A - 薄膜晶体管阵列面板及其制作方法 - Google Patents

薄膜晶体管阵列面板及其制作方法 Download PDF

Info

Publication number
CN105633100A
CN105633100A CN201610153933.3A CN201610153933A CN105633100A CN 105633100 A CN105633100 A CN 105633100A CN 201610153933 A CN201610153933 A CN 201610153933A CN 105633100 A CN105633100 A CN 105633100A
Authority
CN
China
Prior art keywords
block
metal level
layer
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610153933.3A
Other languages
English (en)
Other versions
CN105633100B (zh
Inventor
徐洪远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610153933.3A priority Critical patent/CN105633100B/zh
Priority to US15/113,581 priority patent/US10121980B2/en
Priority to PCT/CN2016/078765 priority patent/WO2017156810A1/zh
Publication of CN105633100A publication Critical patent/CN105633100A/zh
Application granted granted Critical
Publication of CN105633100B publication Critical patent/CN105633100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列面板及其制作方法。所述薄膜晶体管阵列面板包括基板、数据线、薄膜晶体管、绝缘层、扫描线、保护层、电极层。所述数据线、所述薄膜晶体管的源极的第一区块、所述薄膜晶体管的漏极的第三区块、所述电极层是由设置于所述基板上的第一金属层形成的；所述源极的第二区块、所述漏极的第四区块是由设置于所述第一金属层上的第二金属层形成的。所述第一区块和所述第二区块叠加组合为一体，所述第三区块和所述第四区块叠加组合为一体。本发明能降低其中的有机薄膜晶体管的成本，同时能降低所述有机薄膜晶体管中的源极和漏极的阻值。

Description

薄膜晶体管阵列面板及其制作方法
【技术领域】
本发明涉及显示技术领域，特别涉及一种薄膜晶体管阵列面板及其制作方法。
【背景技术】
传统的有机薄膜晶体管(OTFT，OrganicThinFilmTransistor)一般采用有机物来作为半导体材料。此外，传统的有机薄膜晶体管的源漏极的电极材料一般选择功函数较高的金(Au)，或银(Ag)，或氧化铟锡(ITO，IndiumTinOxide)，以匹配所述有机薄膜晶体管中的有机半导体材料的HOMO(HighestOccupiedMolecularOrbital，最高被占用分子轨道)能级，减小空穴传输势垒，降低接触电阻。
在实践中，发明人发现现有技术至少存在以下问题：
金和银都是贵重金属，材料成本非常高，而且银在没有保护层覆盖的情况下容易被离子氧化而降低传导能力。
氧化铟锡的成本较低，功函数高，但其自身阻值过大，只能作为源漏极材料，不能作为导线传输。
综上，上述传统的有机薄膜晶体管的制作成本较高昂，因此使用上述传统的有机薄膜晶体管的薄膜晶体管阵列面板的制作成本也较高昂。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的目的在于提供一种薄膜晶体管阵列面板及其制作方法，其能降低其中的有机薄膜晶体管的成本，同时能降低所述有机薄膜晶体管中的源极和漏极的阻值。
为解决上述问题，本发明的技术方案如下：
一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：基板；数据线，所述数据线是由第一金属层形成的，其中，所述第一金属层设置于所述基板上；薄膜晶体管，所述薄膜晶体管包括：源极，所述源极包括第一区块和第二区块，所述第一区块和所述第二区块叠加组合为一体，所述第一区块为所述第一金属层位于第一区域的部分，所述第二区块为第二金属层位于所述第一区域的部分，其中，所述第一区域为所述源极的位置所对应的区域，所述第二金属层设置于所述第一金属层上，所述源极与所述数据线连接；漏极，所述漏极包括第三区块和第四区块，所述第三区块和所述第四区块叠加组合为一体，所述第三区块为所述第一金属层位于第二区域的部分，所述第四区块为所述第二金属层位于所述第二区域的部分，其中，所述第二区域为所述漏极的位置所对应的区域；半导体层，所述半导体层覆盖于所述源极上、所述漏极上以及所述源极和所述漏极之间的间隙处；栅极；绝缘层，所述绝缘层覆盖所述数据线以及所述半导体层；扫描线，所述扫描线设置于所述绝缘层上，所述扫描线与所述栅极连接；保护层，所述保护层设置于所述扫描线以及所述绝缘层上；电极层，所述电极层是由所述第一金属层形成的，所述电极层与所述漏极连接；其中，所述栅极设置在所述绝缘层上。
在上述薄膜晶体管阵列面板中，所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层均是通过对所述第一金属层实施第一光罩制程和第一蚀刻制程来形成的；所述源极的所述第二区块和所述漏极的所述第四区块均是通过对经过所述第一光罩制程和所述第一蚀刻制程处理的所述第二金属层实施第二蚀刻制程来形成的。
在上述薄膜晶体管阵列面板中，所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层均是通过对覆盖于所述第二金属层上的光阻层实施所述第一光罩制程，以使所述光阻层图形化，然后分别利用第二金属蚀刻液和第一金属蚀刻液对所述第二金属层和所述第一金属层进行蚀刻来形成的；所述源极的所述第二区块和所述漏极的所述第四区块均是通过对经过所述第一光罩制程的所述光阻层进行灰化处理，然后利用所述第二金属蚀刻液对所述第二金属层进行蚀刻，并去除所述第二金属层上的所述光阻层来形成的。
在上述薄膜晶体管阵列面板中，所述半导体层是通过在所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处设置半导体材料，然后对所述半导体材料实施第二光罩制程来形成的。
在上述薄膜晶体管阵列面板中，所述栅极和所述扫描线均是通过在所述绝缘层上设置第三金属层，然后对所述第三金属层实施第三光罩制程来形成的。
一种上述薄膜晶体管阵列面板的制作方法，所述方法包括以下步骤：A、在所述基板上设置所述第一金属层和所述第二金属层；B、在所述第一金属层中形成所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层，以及在所述第二金属层中形成所述源极的所述第二区块和所述漏极的所述第四区块，其中，所述第二区块与所述第一区块叠加组合为一体，所述第四区块与所述第三区块叠加组合为一体，所述源极与所述数据线连接，所述漏极与所述电极层连接；C、在所述源极上和所述漏极上以及所述源极和所述漏极之间的间隙处设置所述半导体层；D、在所述数据线、所述半导体层上设置所述绝缘层；E、在所述绝缘层上设置所述栅极、所述扫描线以及所述保护层，其中，所述扫描线与所述栅极连接。
在上述薄膜晶体管阵列面板的制作方法中，所述步骤B包括：b1、对所述第一金属层和所述第二金属层实施第一光罩制程和第一蚀刻制程，以使所述第一金属层形成所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层；b2、对经过所述第一光罩制程和所述第一蚀刻制程处理的所述第二金属层实施第二蚀刻制程，以使所述第二金属层形成所述源极的所述第二区块和所述漏极的所述第四区块。
在上述薄膜晶体管阵列面板的制作方法中，在所述步骤b1前，所述步骤B还包括：b3、对覆盖于所述第二金属层上的光阻层实施所述第一光罩制程，以使所述光阻层图形化；所述步骤b1为：分别利用第二金属蚀刻液和第一金属蚀刻液对所述第二金属层和所述第一金属层进行蚀刻，以使所述第一金属层形成所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层；在所述步骤b1之后，以及在所述步骤b2之前，所述步骤B还包括：b4、对经过所述第一光罩制程的所述光阻层进行灰化处理；所述步骤b2为：利用所述第二金属蚀刻液对所述第二金属层进行蚀刻，以使所述第二金属层形成所述源极的所述第二区块和所述漏极的所述第四区块；在所述步骤b2之后，所述步骤B还包括：b5、去除所述第二金属层上的所述光阻层。
在上述薄膜晶体管阵列面板的制作方法中，所述步骤C包括：c1、在所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处设置半导体材料；c2、对所述半导体材料实施第二光罩制程，以形成所述半导体层。
在上述薄膜晶体管阵列面板的制作方法中，所述步骤E包括：e1、在所述绝缘层上设置第三金属层；e2、对所述第三金属层实施第三光罩制程，以形成所述栅极和所述扫描线；e3、在所述绝缘层、所述扫描线、所述栅极上设置所述保护层。
相对现有技术，本发明能降低其中的有机薄膜晶体管的成本，同时能降低所述有机薄膜晶体管中的源极和漏极的阻值。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1至图6为本发明的薄膜晶体管阵列面板的制作方法中形成数据线、源极、漏极和电极层的步骤的示意图；
图7为本发明的薄膜晶体管阵列面板在形成数据线、源极、漏极和电极层后的俯视图；
图8至图13为本发明的薄膜晶体管阵列面板的制作方法中在形成数据线、源极、漏极和电极层后继续形成其它器件的步骤的示意图；
图14为本发明的薄膜晶体管阵列面板在形成有机发光材料层和阳极层后的俯视图；
图15为本发明的薄膜晶体管阵列面板的制作方法的流程图；
图16为图15中形成数据线、源极、漏极和电极层的步骤的流程图；
图17为图15中形成半导体层的步骤的流程图；
图18为图15中形成扫描线、栅极和保护层的步骤的流程图。
【具体实施方式】
本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
本发明的薄膜晶体管阵列面板可以应用于显示面板中，所述显示面板可以是TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示面板)、OLED(OrganicLightEmittingDiode，有机发光二极管显示面板)等。
本发明的薄膜晶体管阵列面板可以是用于所述薄膜晶体管液晶显示面板中的阵列面板，在这种情况下，所述薄膜晶体管阵列面板中的电极层可以是条状电极，所述薄膜晶体管阵列面板用于与液晶层、彩色滤光片阵列面板组成所述薄膜晶体管液晶显示面板。
本发明的薄膜晶体管阵列面板也可以是用于所述有机发光二极管显示面板中的阵列面板，在这种情况下，所述薄膜晶体管阵列面板中的电极层可以是阴极层，所述薄膜晶体管阵列面板用于与有机发光材料层、阳极层组成所述有机发光二极管显示面板。
本发明的薄膜晶体管阵列面板包括基板101、数据线701、薄膜晶体管、绝缘层901、扫描线1401、保护层1101、电极层704。
所述数据线701是由第一金属层102形成的，其中，所述第一金属层102设置于所述基板101上，所述第一金属层102以沉积的方式形成于所述基板101上。所述第一金属层102所对应的第一金属可例如为铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属。
所述薄膜晶体管包括源极、漏极、半导体层801、栅极1001。所述源极包括第一区块和第二区块702，所述第一区块和所述第二区块702叠加组合为一体，所述第一区块为所述第一金属层102位于第一区域的部分，所述第二区块702为第二金属层103位于所述第一区域的部分，其中，所述第一区域为所述源极的位置所对应的区域，所述第二金属层103设置于所述第一金属层102上，所述第二金属层103以沉积的方式设置于所述第一金属层102上。所述源极与所述数据线701连接。所述第二金属层103所对应的第二金属可例如为氧化铟锡(ITO，IndiumTinOxide)。所述漏极包括第三区块和第四区块703，所述第三区块和所述第四区块703叠加组合为一体，所述第三区块为所述第一金属层102位于第二区域的部分，所述第四区块703为所述第二金属层103位于所述第二区域的部分，其中，所述第二区域为所述漏极的位置所对应的区域。所述栅极1001设置在所述绝缘层901上。所述半导体层801覆盖于所述源极上、所述漏极上以及所述源极和所述漏极之间的间隙处。
所述绝缘层901覆盖所述数据线701以及所述半导体层801。所述扫描线1401设置于所述绝缘层901上，所述扫描线1401与所述栅极1001连接。所述保护层1101设置于所述扫描线1401以及所述绝缘层901上。所述电极层704是由所述第一金属层102形成的，所述电极层704与所述漏极连接。
在本发明的薄膜晶体管阵列面板中，所述源极和所述漏极均是由所述第一金属层102和所述第二金属层103构成的双层结构。
本发明的薄膜晶体管阵列面板可例如为柔性的薄膜晶体管阵列面板，在这种情况下，所述基板101可例如为塑料基板，所述半导体层801可例如为有机半导体层，所述绝缘层901可例如为有机绝缘层。
在本发明的薄膜晶体管阵列面板中，所述数据线701、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层704均是通过对所述第一金属层102实施第一光罩制程和第一蚀刻制程来形成的。
所述源极的所述第二区块702和所述漏极的所述第四区块703均是通过对经过所述第一光罩制程和所述第一蚀刻制程处理的所述第二金属层103实施第二蚀刻制程来形成的。
在本发明的薄膜晶体管阵列面板中，所述数据线701、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层704均是通过对覆盖于所述第二金属层103上的光阻层201实施所述第一光罩制程，以使所述光阻层201图形化，然后分别利用第二金属蚀刻液和第一金属蚀刻液对所述第二金属层103和所述第一金属层102进行蚀刻来形成的。其中，所述光阻层201是通过在所述第一金属层102上设置光阻材料来形成的。所述第一光罩制程所对应的掩模为半色调掩模(HalfToneMask)。
所述源极的所述第二区块702和所述漏极的所述第四区块703均是通过对经过所述第一光罩制程的所述光阻层201进行灰化处理，然后利用所述第二金属蚀刻液对所述第二金属层103进行蚀刻，并去除所述第二金属层103上的所述光阻层201来形成的。
在本发明的薄膜晶体管阵列面板中，所述半导体层801是通过在所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处设置(涂布)半导体材料，然后对所述半导体材料实施第二光罩制程来形成的。具体地，所述半导体材料是利用旋涂(Spin-coating)、抹涂(Slot-die)、喷涂(Ink-jetPrinting)中的任意一种方式设置于所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处的。
在本发明的薄膜晶体管阵列面板中，所述栅极1001和所述扫描线1401均是通过在所述绝缘层901上设置第三金属层，然后对所述第三金属层实施第三光罩制程来形成的。所述第三金属层所对应的第三金属可例如为铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属。
所述保护层1101是利用旋涂(Spin-coating)、抹涂(Slot-die)、喷涂(Ink-jetPrinting)中的任意一种方式在所述绝缘层901、所述扫描线1401、所述栅极1001上形成的。
所述第一金属层102与所述像素电极对应的部分是通过对所述保护层1101和/或所述绝缘层901实施第四光罩制程，并去除所述保护层1101和/或所述绝缘层901与所述薄膜晶体管阵列面板的像素电极对应的部分，以使所述第一金属层102与所述像素电极对应的部分裸露来形成的。所述第一金属层102与所述像素电极对应的部分用于承载有机发光材料层1201和第四金属层(阳极层)1301。
本发明的薄膜晶体管阵列面板的制作方法包括以下步骤：
A、在所述基板101上设置所述第一金属层102和所述第二金属层103。具体地，在所述基板101上连续沉积两层金属(分别为所述第一金属层102和所述第二金属层103)。其中，所述第一金属层102所对应的第一金属可例如为铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属。所述第二金属层103所对应的第二金属可例如为氧化铟锡(ITO，IndiumTinOxide)。
B、在所述第一金属层102中形成所述数据线701、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层704，以及在所述第二金属层103中形成所述源极的所述第二区块702和所述漏极的所述第四区块703，其中，所述第二区块702与所述第一区块叠加组合为一体，所述第四区块703与所述第三区块叠加组合为一体，所述源极与所述数据线701连接，所述漏极与所述电极层704连接。
C、在所述源极上和所述漏极上以及所述源极和所述漏极之间的间隙处设置所述半导体层801。所述半导体层801可例如为有机半导体层。
D、在所述数据线701、所述半导体层801上设置所述绝缘层901。所述绝缘层901可例如为有机绝缘层。
E、在所述绝缘层901上设置所述栅极1001、所述扫描线1401以及所述保护层1101，其中，所述扫描线1401与所述栅极1001连接。
在本发明的薄膜晶体管阵列面板的制作方法中，在所述步骤A之后，以及在所述步骤B之前，所述方法还包括
F、在所述第一金属层102上覆盖光阻材料，以形成光阻层201。
在本发明的薄膜晶体管阵列面板的制作方法中，所述步骤B包括：
b1、对所述第一金属层102和所述第二金属层103实施第一光罩制程和第一蚀刻制程，以使所述第一金属层102形成所述数据线701、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层704。
b2、对经过所述第一光罩制程和所述第一蚀刻制程处理的所述第二金属层103实施第二蚀刻制程，以使所述第二金属层103形成所述源极的所述第二区块702和所述漏极的所述第四区块703。
在本发明的薄膜晶体管阵列面板的制作方法中，在所述步骤b1前，所述步骤B还包括：
b3、对覆盖于所述第二金属层103上的光阻层201实施所述第一光罩制程，以使所述光阻层201图形化。具体地，使用半色调掩模对设置于所述第二金属层103上的光阻层201进行图形化。
所述步骤b1为：
分别利用第二金属蚀刻液和第一金属蚀刻液对所述第二金属层103和所述第一金属层102进行蚀刻，以使所述第一金属层102形成所述数据线701、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层704。
在所述步骤b1之后，以及在所述步骤b2之前，所述步骤B还包括：
b4、对经过所述第一光罩制程的所述光阻层201进行灰化处理。
所述步骤b2为：
利用所述第二金属蚀刻液对所述第二金属层103进行蚀刻，以使所述第二金属层103形成所述源极的所述第二区块702和所述漏极的所述第四区块703。
在所述步骤b2之后，所述步骤B还包括：
b5、去除所述第二金属层103上的所述光阻层201。
在本发明的薄膜晶体管阵列面板的制作方法中，所述步骤C包括：
c1、在所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处设置(涂布)半导体材料。具体地，利用旋涂(Spin-coating)、抹涂(Slot-die)、喷涂(Ink-jetPrinting)中的任意一种方式将所述半导体材料设置于所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处。
c2、对所述半导体材料实施第二光罩制程，以形成所述半导体层801。
在本发明的薄膜晶体管阵列面板的制作方法中，所述步骤E包括：
e1、在所述绝缘层901上设置第三金属层。所述第三金属层所对应的第三金属可例如为铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)等金属。
e2、对所述第三金属层实施第三光罩制程，以形成所述栅极1001和所述扫描线1401。
e3、在所述绝缘层901、所述扫描线1401、所述栅极1001上设置所述保护层1101。具体地，利用旋涂(Spin-coating)、抹涂(Slot-die)、喷涂(Ink-jetPrinting)中的任意一种方式在所述绝缘层901、所述扫描线1401、所述栅极1001上设置所述保护层1101。
在本发明的薄膜晶体管阵列面板的制作方法中，在所述步骤E之后，所述方法还包括以下步骤：
对所述保护层1101和/或所述绝缘层901实施第四光罩制程，并去除所述保护层1101和/或所述绝缘层901与所述薄膜晶体管阵列面板的像素电极对应的部分，以使所述第一金属层102与所述像素电极对应的部分裸露。
在所述第一金属层102与所述像素电极对应的部分蒸镀有机发光材料层1201，并在所述有机发光材料层1201上形成第四金属层(阳极层)1301。
通过上述技术方案，由于所述源极和所述漏极采用双层金属的结构，因此有利于降低所述源极和所述漏极的阻值，即，解决仅使用ITO来作为所述源极和所述漏极的材料而导致所述源极和所述漏极的阻值过高的问题。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管阵列面板，其特征在于，所述薄膜晶体管阵列面板包括：
基板；
数据线，所述数据线是由第一金属层形成的，其中，所述第一金属层设置于所述基板上；
薄膜晶体管，所述薄膜晶体管包括：
源极，所述源极包括第一区块和第二区块，所述第一区块和所述第二区块叠加组合为一体，所述第一区块为所述第一金属层位于第一区域的部分，所述第二区块为第二金属层位于所述第一区域的部分，其中，所述第一区域为所述源极的位置所对应的区域，所述第二金属层设置于所述第一金属层上，所述源极与所述数据线连接；
漏极，所述漏极包括第三区块和第四区块，所述第三区块和所述第四区块叠加组合为一体，所述第三区块为所述第一金属层位于第二区域的部分，所述第四区块为所述第二金属层位于所述第二区域的部分，其中，所述第二区域为所述漏极的位置所对应的区域；
半导体层，所述半导体层覆盖于所述源极上、所述漏极上以及所述源极和所述漏极之间的间隙处；
栅极；
绝缘层，所述绝缘层覆盖所述数据线以及所述半导体层；
扫描线，所述扫描线设置于所述绝缘层上，所述扫描线与所述栅极连接；
保护层，所述保护层设置于所述扫描线以及所述绝缘层上；
电极层，所述电极层是由所述第一金属层形成的，所述电极层与所述漏极连接；
其中，所述栅极设置在所述绝缘层上。
2.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层均是通过对所述第一金属层实施第一光罩制程和第一蚀刻制程来形成的；
所述源极的所述第二区块和所述漏极的所述第四区块均是通过对经过所述第一光罩制程和所述第一蚀刻制程处理的所述第二金属层实施第二蚀刻制程来形成的。
3.根据权利要求2所述的薄膜晶体管阵列面板，其特征在于，所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层均是通过对覆盖于所述第二金属层上的光阻层实施所述第一光罩制程，以使所述光阻层图形化，然后分别利用第二金属蚀刻液和第一金属蚀刻液对所述第二金属层和所述第一金属层进行蚀刻来形成的；
所述源极的所述第二区块和所述漏极的所述第四区块均是通过对经过所述第一光罩制程的所述光阻层进行灰化处理，然后利用所述第二金属蚀刻液对所述第二金属层进行蚀刻，并去除所述第二金属层上的所述光阻层来形成的。
4.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述半导体层是通过在所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处设置半导体材料，然后对所述半导体材料实施第二光罩制程来形成的。
5.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述栅极和所述扫描线均是通过在所述绝缘层上设置第三金属层，然后对所述第三金属层实施第三光罩制程来形成的。
6.一种如权利要求1所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述方法包括以下步骤：
A、在所述基板上设置所述第一金属层和所述第二金属层；
B、在所述第一金属层中形成所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层，以及在所述第二金属层中形成所述源极的所述第二区块和所述漏极的所述第四区块，其中，所述第二区块与所述第一区块叠加组合为一体，所述第四区块与所述第三区块叠加组合为一体，所述源极与所述数据线连接，所述漏极与所述电极层连接；
C、在所述源极上和所述漏极上以及所述源极和所述漏极之间的间隙处设置所述半导体层；
D、在所述数据线、所述半导体层上设置所述绝缘层；
E、在所述绝缘层上设置所述栅极、所述扫描线以及所述保护层，其中，所述扫描线与所述栅极连接。
7.根据权利要求6所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤B包括：
b1、对所述第一金属层和所述第二金属层实施第一光罩制程和第一蚀刻制程，以使所述第一金属层形成所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层；
b2、对经过所述第一光罩制程和所述第一蚀刻制程处理的所述第二金属层实施第二蚀刻制程，以使所述第二金属层形成所述源极的所述第二区块和所述漏极的所述第四区块。
8.根据权利要求7所述的薄膜晶体管阵列面板的制作方法，其特征在于，在所述步骤b1前，所述步骤B还包括：
b3、对覆盖于所述第二金属层上的光阻层实施所述第一光罩制程，以使所述光阻层图形化；
所述步骤b1为：
分别利用第二金属蚀刻液和第一金属蚀刻液对所述第二金属层和所述第一金属层进行蚀刻，以使所述第一金属层形成所述数据线、所述源极的所述第一区块、所述漏极的所述第三区块和所述电极层；
在所述步骤b1之后，以及在所述步骤b2之前，所述步骤B还包括：
b4、对经过所述第一光罩制程的所述光阻层进行灰化处理；
所述步骤b2为：
利用所述第二金属蚀刻液对所述第二金属层进行蚀刻，以使所述第二金属层形成所述源极的所述第二区块和所述漏极的所述第四区块；
在所述步骤b2之后，所述步骤B还包括：
b5、去除所述第二金属层上的所述光阻层。
9.根据权利要求6所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤C包括：
c1、在所述源极的至少一部分上、所述漏极的至少一部分上以及所述间隙处设置半导体材料；
c2、对所述半导体材料实施第二光罩制程，以形成所述半导体层。
10.根据权利要求6所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤E包括：
e1、在所述绝缘层上设置第三金属层；
e2、对所述第三金属层实施第三光罩制程，以形成所述栅极和所述扫描线；
e3、在所述绝缘层、所述扫描线、所述栅极上设置所述保护层。
CN201610153933.3A 2016-03-17 2016-03-17 薄膜晶体管阵列面板及其制作方法 Active CN105633100B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610153933.3A CN105633100B (zh) 2016-03-17 2016-03-17 薄膜晶体管阵列面板及其制作方法
US15/113,581 US10121980B2 (en) 2016-03-17 2016-04-08 Thin film transistor array panel and manufacturing method of the same
PCT/CN2016/078765 WO2017156810A1 (zh) 2016-03-17 2016-04-08 薄膜晶体管阵列面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610153933.3A CN105633100B (zh) 2016-03-17 2016-03-17 薄膜晶体管阵列面板及其制作方法

Publications (2)

Publication Number Publication Date
CN105633100A true CN105633100A (zh) 2016-06-01
CN105633100B CN105633100B (zh) 2018-11-02

Family

ID=56047852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610153933.3A Active CN105633100B (zh) 2016-03-17 2016-03-17 薄膜晶体管阵列面板及其制作方法

Country Status (3)

Country Link
US (1) US10121980B2 (zh)
CN (1) CN105633100B (zh)
WO (1) WO2017156810A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731882A (zh) * 2017-11-07 2018-02-23 深圳市华星光电半导体显示技术有限公司 一种有机薄膜晶体管阵列基板及其制备方法、显示装置
CN108922966A (zh) * 2018-06-19 2018-11-30 信利半导体有限公司 一种有机薄膜晶体管及其制备方法
CN111326531A (zh) * 2020-03-03 2020-06-23 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013240A (zh) * 2007-01-31 2007-08-08 友达光电股份有限公司 阵列基板的制作方法
CN101093325A (zh) * 2006-06-19 2007-12-26 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板及其制造方法
CN105280647A (zh) * 2015-09-11 2016-01-27 武汉华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN105355634A (zh) * 2015-11-20 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
KR101043675B1 (ko) * 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
CN100386674C (zh) * 2006-03-02 2008-05-07 友达光电股份有限公司 液晶显示装置用下基板的制造方法
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
CN101477989B (zh) * 2008-01-04 2010-11-10 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
US8686404B2 (en) * 2008-12-08 2014-04-01 The Trustees Of The University Of Pennsylvania Organic semiconductors capable of ambipolar transport
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
CN203423181U (zh) * 2013-08-23 2014-02-05 华映视讯（吴江）有限公司 氧化物半导体薄膜晶体管基板
CN105355589B (zh) * 2015-10-13 2018-07-17 深圳市华星光电技术有限公司 阵列基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093325A (zh) * 2006-06-19 2007-12-26 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板及其制造方法
CN101013240A (zh) * 2007-01-31 2007-08-08 友达光电股份有限公司 阵列基板的制作方法
CN105280647A (zh) * 2015-09-11 2016-01-27 武汉华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN105355634A (zh) * 2015-11-20 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731882A (zh) * 2017-11-07 2018-02-23 深圳市华星光电半导体显示技术有限公司 一种有机薄膜晶体管阵列基板及其制备方法、显示装置
CN108922966A (zh) * 2018-06-19 2018-11-30 信利半导体有限公司 一种有机薄膜晶体管及其制备方法
CN111326531A (zh) * 2020-03-03 2020-06-23 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20170373261A1 (en) 2017-12-28
WO2017156810A1 (zh) 2017-09-21
CN105633100B (zh) 2018-11-02
US10121980B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
CN107808895B (zh) 透明oled显示器及其制作方法
EP3131132B1 (en) Display apparatus and method of manufacturing the display apparatus
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN101387800B (zh) 一种tft lcd结构及其制造方法
US9618815B2 (en) Method of manufacturing display substrate, repair method of display substrate and display substrate repaired by the repair method
US9779949B2 (en) Array substrate, display device, and manufacturing method of array substrate
US10290822B2 (en) Thin film transistor including recessed gate insulation layer and its manufacturing method, array substrate, and display device
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105742299B (zh) 一种像素单元及其制作方法、阵列基板及显示装置
CN105633100A (zh) 薄膜晶体管阵列面板及其制作方法
CN103107286A (zh) 一种采用非光刻工艺制备图形化ito电极的方法
US20180226465A1 (en) Wiring structure, array substrate and manufacturing method thereof, and display panel
CN104157608B (zh) Tft基板的制作方法及其结构
CN105529275A (zh) 薄膜晶体管及其制造方法
CN105785639A (zh) 低反射金属结构、显示面板及其制作方法
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN203118952U (zh) 阵列基板、显示装置
US11233071B2 (en) Electrode structure and array substrate
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN105470388A (zh) 有机半导体薄膜晶体管及其制作方法
CN105304653A (zh) 像素结构、阵列基板、液晶显示面板及像素结构制造方法
US9847400B2 (en) Array substrate and manufacturing method thereof, and display device
CN103280429B (zh) 一种tft阵列基板的制造方法及tft阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant