CN203423181U

CN203423181U - 氧化物半导体薄膜晶体管基板

Info

Publication number: CN203423181U
Application number: CN201320516839.1U
Authority: CN
Inventors: 张锡明
Original assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Priority date: 2013-08-23
Filing date: 2013-08-23
Publication date: 2014-02-05
Anticipated expiration: 2023-08-23

Abstract

一种氧化物半导体薄膜晶体管基板，包含基板、源极及漏极、图案化透明导电层、氧化物半导体层、栅极及栅介电层。源极及漏极位于基板上；图案化透明导电层包含第一透明电极、第二透明电极及像素电极；第一及第二透明电极分别覆盖源极的上表面及漏极的上表面；像素电极连接漏极；氧化物半导体层接触第一及第二透明电极；栅介电层夹设于氧化物半导体层与栅极之间。

Description

氧化物半导体薄膜晶体管基板

技术领域

本实用新型是有关于一种氧化物半导体薄膜晶体管基板。

背景技术

液晶显示面板包含薄膜晶体管基板、彩色滤光片基板及位于薄膜晶体管基板与彩色滤光片基板之间的液晶分子层。薄膜晶体管基板上配置多个薄膜晶体管，每一薄膜晶体管包含栅极、栅介电层、半导体层、源极及漏极。半导体层的材料例如可包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体、氧化物半导体或其他合适的材料。

相较于非晶硅薄膜晶体管，氧化物半导体薄膜晶体管具有较高的载子迁移率(Mobility)，而拥有较佳的电性表现。然而在形成氧化物半导体层时，容易使与氧化物半导体层相互接触的金属层的表面发生氧化。举例而言，在形成氧化物半导体层于源极和漏极上的情况下，与氧化物半导体层相互接触的源极和漏极的表面容易发生氧化，导致氧化物半导体层与源极和漏极之间的接触阻抗升高，进而影响氧化物半导体薄膜晶体管的电性表现。有鉴于此，目前亟需一种改良的氧化物半导体薄膜晶体管基板，以解决上述问题。

实用新型内容

本实用新型的一态样提供一种氧化物半导体薄膜晶体管基板，其能够于形成氧化物半导体层时，有效避免源极及漏极发生氧化现象。此氧化物半导体薄膜晶体管基板包含基板、源极及漏极、图案化透明导电层、氧化物半导体层、栅极及栅介电层。源极及漏极位于基板上。图案化透明导电层包含第一透明电极、第二透明电极及像素电极，第一及第二透明电极分别覆盖源极的上表面及漏极的上表面，像素电极连接漏极。氧化物半导体层接触第一及第二透明电极。栅介电层夹设于氧化物半导体层与栅极之间。

根据本实用新型的一实施方式，第一透明电极的内侧边缘与源极的内侧边缘实质上对齐。

根据本实用新型的一实施方式，第一透明电极的上视轮廓与源极的上视轮廓不同。

根据本实用新型的一实施方式，第一透明电极更覆盖源极的内侧边缘，氧化物半导体层未与源极接触。

根据本实用新型的一实施方式，第二透明电极的内侧边缘与漏极的内侧边缘实质上对齐。

根据本实用新型的一实施方式，第二透明电极的上视轮廓与漏极的上视轮廓不同。

根据本实用新型的一实施方式，第二透明电极更覆盖漏极的内侧边缘，氧化物半导体层未与漏极接触。

根据本实用新型的一实施方式，氧化物半导体层未与第一及第二透明电极的任何边缘对齐。

根据本实用新型的一实施方式，第二透明电极连接像素电极。

根据本实用新型的一实施方式，栅介电层位于源极及漏极的下方，像素电极覆盖并接触栅介电层。

根据本实用新型的一实施方式，栅介电层位于源极及漏极的上方，像素电极覆盖并接触基板。

附图说明

图1A-1B、图2A-2B、图3A-3B、图4A-4B是显示依照本实用新型一实施方式的氧化物半导体薄膜晶体管基板的各制程阶段的上视与剖面示意图；

图5A-5B是显示依照本实用新型另一实施方式的氧化物半导体薄膜晶体管基板的上视与剖面示意图；

图6是显示依照本实用新型又一实施方式的氧化物半导体薄膜晶体管基板的剖面示意图。

【主要组件符号说明】

110基板

120栅介电层

130保护层

400、500底栅型薄膜晶体管基板

600顶栅型薄膜晶体管基板

A-A'线段

D漏极

DL数据线

G栅极

I1第一透明电极的内侧边缘

I2源极的内侧边缘

I3第二透明电极的内侧边缘

I4漏极的内侧边缘

PE像素电极

S源极

SE氧化物半导体层

SL扫描线

T图案化透明导电层

T1第一透明电极

T2第二透明电极

Tp图案化透明导电层的一部分。

具体实施方式

以下将以图式公开本实用新型的复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本实用新型。也就是说，在本实用新型部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些公知惯用的结构与组件在图式中将以简单示意的方式绘示的。

本实用新型的一态样是提供一种氧化物半导体薄膜晶体管基板，其能够于形成氧化物半导体层时，有效避免源极及漏极发生氧化现象。以下将例示氧化物半导体薄膜晶体管基板的数种实施方式。

图1A、2A、3A、4A是显示依照本实用新型的一实施方式的底栅型氧化物半导体薄膜晶体管基板的各制程阶段的上视示意图。图1B、2B、3B、4B是分别根据图1A、2A、3A、4A的线A-A'绘示剖面示意图。请参照图4A-4B，底栅型薄膜晶体管基板400包含基板110、源极S及漏极D、图案化透明导电层T、氧化物半导体层SE、栅极G及栅介电层120。图案化透明导电层T包含第一透明电极T1、第二透明电极T2及像素电极PE。

如图1A-1B所示，栅极G位于基板110上。基板110需具有足够的机械强度，其可例如为玻璃、石英或透明高分子材料。在本实施方式中，薄膜晶体管基板400还包含扫描线SL位于基板110上，且栅极G及扫描线SL属于同一图案化导电层。栅极G及扫描线SL可为单层或多层结构，其材料可为金属或合金，例如钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其他合适的金属或上述的组合。举例而言，可利用溅镀(sputtering)、蒸镀(evaporation)制程或其他薄膜沉积技术先形成一层金属层(未绘示)于基板110上，再利用微影蚀刻制程形成栅极G与扫描线SL。

栅介电层120覆盖栅极G，如图2B所示。栅介电层120可还覆盖扫描线SL。栅介电层120可为单层或多层结构，其材料可为有机介电材料或无机介电材料。有机介电材料可为聚亚酰胺(Polyimide, PI)；无机介电材料例如为氧化硅、氮化硅、氮氧化硅或上述的组合。例如可利用化学气相沉积法(chemical vapor deposition, CVD)或其他合适的薄膜沉积技术形成栅介电层120。栅介电层120夹设于氧化物半导体层SE与栅极G之间，如图4B所示。

源极S及漏极D位于基板110上，如图2A-2B所示。详细而言，源极S与漏极D设置于栅介电层120上。在本实施方式中，薄膜晶体管基板400还包含数据线DL位于基板110上，且源极S、漏极D及数据线DL属于同一图案化导电层。源极S、漏极D及数据线DL可为单层或多层结构，其材料请参考上述栅极G及扫描线SL所例示的材料。例如可利用溅镀、蒸镀制程或其他薄膜沉积技术先形成一层金属层(未绘示)于栅介电层120上，再利用微影蚀刻制程形成源极S、漏极D与数据线DL。

图案化透明导电层T设置于源极S、漏极D和栅介电层120上，如图3A-3B所示。第二透明电极T2连接像素电极PE，像素电极PE连接漏极D。第一透明电极T1及第二透明电极T2分别覆盖源极S的上表面及漏极D的上表面，因此在后续形成氧化物半导体层的步骤中，源极S及漏极D的上表面未露出，故源极S及漏极D不易发生氧化现象。在一实施例中，第一透明电极T1、第二透明电极T2及像素电极PE可由同一道光罩的微影蚀刻制程所形成，故不会增加制程时间及制程成本。在本实施方式中，栅介电层120位于源极S及漏极D的下方，而像素电极PE覆盖并接触栅介电层120。

详细而言，第一透明电极T1覆盖源极S，且第一透明电极T1的内侧边缘I1与源极S的内侧边缘I2实质上对齐。另一方面，第二透明电极T2的内侧边缘I3与漏极D的内侧边缘I4实质上对齐。第一透明电极T1、第二透明电极T2及像素电极PE可为单层或多层结构，其材料可例如为氧化铟锡(ITO)、氧化铝锌(AZO)、氧化铝锡(ATO)、氧化镓锌(GZO)、氧化铟钛(ITiO)、氧化铟钼(IMO)、其他透明导电材料或上述的组合。

以另一种定义方式而言，图案化透明导电层T包含第一透明电极T1与一部分Tp，如图3A所示。该部分Tp包含第二透明电极T2及像素电极PE。因此，第二透明电极T2可定义为在该部分Tp之中，位于漏极D上表面正上方的部分；像素电极PE可定义为在该部分Tp之中，第二透明电极T2以外的另一部分，如图3A-3B所示。

氧化物半导体层SE接触第一及第二透明电极T1、T2，如图4A-4B所示。详细而言，氧化物半导体层SE设置于第一透明电极T1及第二透明电极T2上，以及源极S与漏极D之间的栅介电层120上。氧化物半导体层SE未与第一及第二透明电极T1、T2的任何边缘对齐。

另外，底栅型薄膜晶体管基板400可还包含保护层130全面覆盖氧化物半导体层SE、第一透明电极T1、第二透明电极T2及像素电极PE，如图4B所示。保护层130可为单层或多层结构，其材料请参考上述栅介电层120所例示的材料。

在另一实施方式中，请参照图5A-5B，底栅型薄膜晶体管基板500包含基板110、源极S及漏极D、图案化透明导电层T、氧化物半导体层SE、栅极G及栅介电层120。图案化透明导电层T包含第一透明电极T1、第二透明电极T2及像素电极PE。特别的是，薄膜晶体管基板500的第一透明电极T1的上视轮廓与源极S的上视轮廓不同。详细而言，第一透明电极T1还覆盖源极S的内侧边缘I2，使氧化物半导体层SE不能与源极S接触。另外，第二透明电极T2的上视轮廓与漏极D的上视轮廓不同。第二透明电极T2还覆盖漏极D的内侧边缘I4，使氧化物半导体层SE不能与漏极D接触。因此，源极S及漏极D完全被第一透明电极T1及第二透明电极T2所保护，故在形成氧化物半导体层SE时，源极S及漏极D不会氧化，也就不会发生接触阻抗变大的情形。

在又一实施方式中，请参照图6，顶栅型薄膜晶体管基板600包含基板110、源极S及漏极D、图案化透明导电层T、氧化物半导体层SE、栅极G及栅介电层120。图案化透明导电层T包含第一透明电极T1、第二透明电极T2及像素电极PE。源极S及漏极D位于基板110上，并直接接触基板110。第一及第二透明电极T1、T2分别覆盖源极S的上表面及漏极D的上表面。像素电极PE连接漏极D。氧化物半导体层SE接触第一及第二透明电极T1、T2。栅介电层120夹设于氧化物半导体层SE与栅极G之间。在本实施方式中，栅介电层120位于源极S及漏极D的上方，而像素电极PE覆盖并接触基板110。

类似于上述实施方式，第一及第二透明电极T1、T2除了分别覆盖源极S的上表面及漏极D的上表面之外，还分别覆盖源极S的内侧边缘I2及漏极D的内侧边缘I4。因此，源极S及漏极D完全被第一透明电极T1及第二透明电极T2所保护，故在形成氧化物半导体层SE时，源极S及漏极D不会氧化，也就不会发生接触阻抗变大的情形。

综合上述，由于第一及第二透明电极可分别保护源极及漏极，故在后续形成氧化物半导体层时，源极及漏极不易氧化进而影响接触阻抗。另外，第一透明电极、第二透明电极及像素电极可由同一道光罩的微影蚀刻制程所形成，故不会增加制程时间及制程成本。

虽然本实用新型已以实施方式公开如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰，因此本实用新型的保护范围当视前述的申请专利范围所界定者为准。

Claims

1.一种氧化物半导体薄膜晶体管基板,其特征在于，包含：

一基板；

一源极及一漏极，位于该基板上；

一图案化透明导电层，包含一第一透明电极、一第二透明电极及一像素电极，该第一及该第二透明电极分别覆盖该源极的上表面及该漏极的上表面，该像素电极连接该漏极；

一氧化物半导体层，接触该第一及该第二透明电极；

一栅极；以及

一栅介电层，夹设于该氧化物半导体层与该栅极之间。

2.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该第一透明电极的内侧边缘与该源极的内侧边缘实质上对齐。

3.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该第一透明电极的上视轮廓与该源极的上视轮廓不同。

4.如权利要求3所述的氧化物半导体薄膜晶体管基板，其特征在于，该第一透明电极更覆盖该源极的内侧边缘，该氧化物半导体层未与该源极接触。

5.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该第二透明电极的内侧边缘与该漏极的内侧边缘实质上对齐。

6.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该第二透明电极的上视轮廓与该漏极的上视轮廓不同。

7.如权利要求6所述的氧化物半导体薄膜晶体管基板，其特征在于，该第二透明电极还覆盖该漏极的内侧边缘，该氧化物半导体层未与该漏极接触。

8.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该氧化物半导体层未与该第一及该第二透明电极的任何边缘对齐。

9.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该第二透明电极连接该像素电极。

10.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该栅介电层位于该源极及该漏极的下方，该像素电极覆盖并接触该栅介电层。

11.如权利要求1所述的氧化物半导体薄膜晶体管基板，其特征在于，该栅介电层位于该源极及该漏极的上方，该像素电极覆盖并接触该基板。