CN203850306U - 薄膜晶体管及像素结构 - Google Patents

Abstract

一种薄膜晶体管，配置于基板的承载面上。薄膜晶体管包括栅极、第一绝缘层、信道、源极、第二绝缘层与漏极。栅极与信道在承载面的法线方向上相重叠。第一绝缘层配置于信道与栅极之间。源极覆盖信道的一部份且与信道的一部份电性连接。在法线方向上信道位于源极与第一绝缘层之间。源极配置于第二绝缘层与信道之间。第二绝缘层具有暴露信道的另一部份的第一开口。漏极填入第一开口而与信道的另一部份电性连接。此外，一种像素结构被提出。

Description

薄膜晶体管及像素结构

技术领域

本实用新型是有关于一种电子元件，且特别是有关于一种薄膜晶体管及像素结构。

背景技术

随着显示科技的发展，高分辨率的显示面板已成为现今显示产品的主流。为制作出高分辨率的显示面板，每一像素结构所占的面积需缩小，且基于显示面板透光度的考量，每一像素结构的薄膜晶体管所占的面积越小越好，以提升显示面板的开口率(aperture ratio)。在公知技术中，薄膜晶体管包括栅极、源极、漏极以及信道。栅极与信道重叠。源极、漏极属于同一膜层且分别设置于信道的相对二侧。然而，受限于制程能力，源极与漏极之间的最小间距无法进一步缩减，而使得薄膜晶体管所占的面积不易更进一步缩小。

实用新型内容

本实用新型提供一种薄膜晶体管及像素结构，其所占面积小。

本实用新型的薄膜晶体管配置于基板的承载面上。薄膜晶体管包括栅极、信道、第一绝缘层、源极、第二绝缘层以及漏极。栅极配置于基板的承载面上。承载面具有通过栅极的法线方向。信道配置于基板的承载面上且在法线方向上与栅极重叠。第一绝缘层配置于信道与栅极之间。源极覆盖信道的一部份且与信道的一部份电性连接。在法线方向上信道位于源极与第一绝缘层之间。源极配置于第二绝缘层与信道之间。第二绝缘层具有第一开口。第一开口暴露信道的另一部份。漏极填入第二绝缘层的第一开口而与信道的另一部份电性连接。第二绝缘层位于漏极与源极之间。

本实用新型的像素结构包括上述的薄膜晶体管以及与薄膜晶体管的漏极电性连接的像素电极。

在本实用新型的一实施例中，上述的信道位于源极与基板之间，而栅极位于信道与基板之间。

在本实用新型的一实施例中，上述的源极和漏极的集合与栅极分别位于信道的不同二侧，而栅极较源极和漏极的集合靠近基板。

在本实用新型的一实施例中，上述的源极在承载面上的正投影与漏极在承载面上的正投影实质上接触。

在本实用新型的一实施例中，上述的信道的材质包括非晶硅或金属氧化物半导体。

在本实用新型的一实施例中，上述的像素结构更包括一第三绝缘层。第三绝缘层位于像素电极与漏极之间。第三绝缘层具有第二开口。像素电极填入第三绝缘层的第二开口而与漏极电性连接。

在本实用新型的一实施例中，上述的第一开口与第二开口实质上对齐。

在本实用新型的一实施例中，上述的第二绝缘层为单一个膜层，像素电极直接覆盖漏极以及第二绝缘层，且像素电极超出漏极的部份与第二绝缘层接触。

基于上述，在本实用新型一实施例的薄膜晶体管及像素结构中，源极与漏极是配置在信道的同一侧且分属二个不同的膜层，因此源极与漏极在水平方向上的最短距离能够不受制程能力限制。如此一来，源极与漏极在水平方向上的最短距离便能够小于目前制程能力所能达成的同一膜层内的最小间距，从而薄膜晶体管的尺寸能够明显缩减，而有助于像素结构应用于高分辨率的显示面板。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1G为本实用新型一实施例的像素结构制造流程的上视示意图。

图2A至图2G为分别对应于图1A至图1G的剖线A-A’所绘的像素结构制造流程的剖视示意图。

图3A为本实用新型另一实施例的像素结构的上视示意图。

图3B为对应于图3A的剖线B-B’的像素结构的剖视示意图。

【主要组件符号说明】

10：基板

10a：承载面

100、100’：像素结构

A-A’、B-B’：剖线

D：漏极

DL：数据线

d1：法线方向

d2：水平方向

G：栅极

GI1：第一绝缘层

GI2：第二绝缘层

GI3：第三绝缘层

H1：第一开口

H2：第二开口

L：距离

P：像素电极超出漏极的部份

PE、PE’：像素电极

S：源极

SE-1：信道的一部份

SE-2：信道的另一部份

SE：信道

SL：扫描线

TFT：薄膜晶体管。

具体实施方式

图1A至图1G为本实用新型一实施例的像素结构制造流程的上视示意图。图2A至图2G为分别对应于图1A至图1G的剖线A-A’所绘的像素结构制造流程的剖视示意图。需说明的是，为清楚起见，图1A至图1G省略图2A至图2G的基板10的绘示。请参照图1A及图2A，首先，提供基板10(标示于图2A)。就光学特性而言，基板10可为透光基板或不透光/反射基板。透光基板的材质可选自玻璃、石英、有机聚合物、其他适当材料或其组合。不透光/反射基板的材质可选自导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。需说明的是，若基板10选用导电材料时，则需在基板10搭载像素结构的构件之前，于基板10上形成一绝缘层(未绘示)，以避免基板10与像素结构的构件之间发生短路的问题。就机械特性而言，基板10可为刚性基板或可挠性基板。刚性基板的材质可选自玻璃、石英、导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。可挠性基板的材质可选自超薄玻璃、有机聚合物(例如：塑胶)、其他适当材料或其组合。

接者，在基板10上形成栅极G。如图1B所示，在本实施例中，可利用扫描线SL的一部分做为栅极G，但本实用新型不限于此，在其他实施例中，栅极G亦可呈其他适当样态，例如：由扫描线SL向外扩展的导电区块。栅极G一般是使用金属材料，但本实用新型不限于此，在其他实施例中，栅极G亦可以使用其他导电材料(例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等)、或是金属材料与其它导电材料的堆栈层。接着，形成第一绝缘层GI1(标示于图2A)。第一绝缘层GI1的材质可选自无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层)、有机材料、其它合适的材料、或上述的组合。

请参照图1B及图2B，接着，在第一绝缘层GI1上形成信道SE。详言之，在本实施例中，可先在第一绝缘层GI1上形成一预信道(未绘示)，然后再对此预信道进行回火(annealing)制程，以形成信道SE。藉由回火制程，信道SE的电气特性，例如：载子迁移率(mobility)，可大幅提升。信道SE可为单层或多层结构，其材质可选自非晶硅、多晶硅、微晶硅、单晶硅、金属氧化物半导体材料[例如：氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZO)、氧化锌(ZnO)、氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide, IZO)、氧化镓锌(Gallium-Zinc Oxide, GZO)、氧化锌锡(Zinc-Tin Oxide, ZTO)、氧化铟锡(Indium-Tin Oxide, ITO)等]、其它合适的材料、或上述的组合。

请参照图1C及图2C，接着，在信道SE上形成源极S。源极S覆盖信道SE的一部份SE-1(标示于图2C)且与信道SE的一部份SE-1电性连接。在本实施例中，如图1C所示，可利用数据线DL的一部分做为源极S，但本实用新型不限于此，在其他实施例中，源极S亦可呈其他适当样态，例如：由数据线DL向信道SE延伸的导电区块。源极S一般是使用金属材料，然而，本实用新型不限于此，在其他实施例中，源极S亦可以使用其他导电材料(例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等)、或是金属材料与其它导电材料的堆栈层。

请参照图1D及图2D，接着，在源极S上形成第二绝缘层GI2(标示于图2D)。第二绝缘层GI2覆盖源极S、信道SE的一部份SE-1以及第一绝缘层GI1，且具有暴露出信道SE的另一部份SE-2的第一开口H1。第二绝缘层GI2的材质可选自无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层)、有机材料、其它合适的材料、或上述的组合。

请参照图1E及图2E，接着，在第二绝缘层GI2(标示于图2D)上形成漏极D。漏极D填入第二绝缘层GI2的第一开口H1，而与信道SE的另一部份SE-2电性连接。于此便完成本实施例的薄膜晶体管TFT(标示于图2D)。漏极D一般是使用金属材料，但本实用新型不限于此，在其他实施例中，漏极D亦可以使用其他导电材料(例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等)、或是金属材料与其它导电材料的堆栈层。

请参照图1F及图2F，接着，在本实施例中，可选择性地在漏极D上形成第三绝缘层GI3(标示于图2F)。第三绝缘层GI3覆盖部分的漏极D以及第二绝缘层GI2。第三绝缘层GI3具有一第二开口H2。第二开口H2暴露另一部分的漏极D。第三绝缘层GI3的材质可选自无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层)、有机材料、其它合适的材料、或上述的组合。

请参照图1G及图2G，接着，在漏极D上形成像素电极PE。在本实施例中，像素电极PE可填入第三绝缘层GI3的第二开口H2而与漏极D电性连接。于此便完成了本实施例的像素结构100。像素电极PE可依实际需求设计为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、其它合适的氧化物、或者是上述至少二者的堆栈层。反射式像素电极的材质包括具有高反射率的导电材料，例如：金属等。半穿透半反射式像素电极的材质包括高反射率导电材料与高透光率导电材料的组合。

像素结构100配置于基板10的承载面10a(标示于图2G)上。像素结构100包括薄膜晶体管TFT以及与薄膜晶体管TFT的漏极D电性连接的像素电极PE。薄膜晶体管TFT包括栅极G、第一绝缘层GI1、信道SE、源极S、第二绝缘层GI2以及漏极D。基板10的承载面10a具有通过栅极G的法线方向d1。详言之，若承载面10a为平面，则法线方向d1是指与承载面10a垂直的方向。若承载面10a为曲面，则法线方向d1是指与一参考切平面(未绘示)垂直的一方向，其中参考切平面与承载面10a相切且通过栅极G所在处。

栅极G与信道SE皆配置在基板10的承载面10a上。信道SE与栅极G在法线方向d1上重叠。第一绝缘层GI1(标示于图2G)配置于信道SE与栅极G之间。在本实施例中，第一绝缘层GI1可全面性覆盖栅极G以及基板10，而呈现一完整的绝缘图形。然而，本实用新型不限于此，第一绝缘层GI1的图形可视实际的需求做其他适当设计。

源极S覆盖信道SE的一部份SE-1且与信道SE的一部份SE-1电性连接。在法线方向d1上信道SE位于源极S与第一绝缘层GI1之间。在本实施例中，源极S可直接覆盖信道SE的一部份SE-1，而与信道SE的一部份SE-1电性接触。然而，本实用新型不限于此，在其他实施例中，源极S亦可透过一欧姆接触层(未绘示)或其他适当方式与信道SE的一部份SE-1电性连接。

第二绝缘层GI2覆盖源极S与信道SE的一部分SE-1。源极S配置于第二绝缘层GI2与信道SE之间。第二绝缘层GI2具有第一开口H1。第一开口H1暴露信道SE的另一部份SE-2。漏极D填入第二绝缘层GI2的第一开口H1而与信道SE的另一部份SE-2电性连接。在本实施例中，部分的漏极D可直接覆盖信道SE的另一部份SE-2，而与信道SE的另一部份SE-2电性接触。然而，本实用新型不限于此，在其他实施例中，漏极D亦可透过一欧姆接触层(未绘示)或其他适当方式与信道SE的另一部份SE-2电性连接。

在本实施例中，信道SE可选择性地位于源极S与基板10之间，且栅极G可选择性地位于信道SE与基板10之间。源极S和与漏极D的集合与栅极G分别位于信道SE的不同二侧，而栅极G可选择性地较源极S和漏极D的集合靠近基板10。换言之，本实施例的薄膜晶体管TFT可选择性地设计为底部栅极(Bottom gate)型薄膜晶体管。然而，本实用新型不限于此，在其他实施中，薄膜晶体管亦可设计为顶部栅极(Top gate)型或其他适当形式。

在本实施例中，像素结构100可选择性包括第三绝缘层GI3。第三绝缘层GI3位于像素电极PE与漏极D之间。第三绝缘层GI3具有第二开口H2。像素电极PE填入第二开口H2而与漏极D电性连接。值得一提的是，在本实施例中，第一开口H1与第二开口H2实质上可对齐。换言之，第一开口H1与第二开口H2可配置在基板10的同一区块的上方，而不需配置在二个不同位置，从而薄膜晶体管TFT的尺寸能够更进一步地缩减。

值得注意的是，在像素结构100及薄膜晶体管TFT中，源极S配置于第二绝缘层GI2与信道SE之间，且第二绝缘层GI2配置于漏极D与源极S之间。换言之，源极S与漏极D是位在信道SE的同一侧且分属二个不同的膜层，因此源极S与漏极D在垂直于法线方向d1的水平方向d2上的最短距离L能够不受目前制程能力所能达到的同一膜层内最小间隙的限制。此时，源极S与漏极D在水平方向d2上的最短距离L能够明显地小于目前制程能力所能达成的同一膜层内最小间距，从而薄膜晶体管TFT所占的面积能够显著地缩减，而有助于像素结构100应用于高分辨率的显示面板中。

举例而言，在本实施例中，源极S在承载面10a上的正投影与漏极D在承载面10a上的正投影实质上可接触。更进一步地说，如图1G所示，在本实施例中，源极S在承载面10a上的正投影与漏极D在承载面10a上的正投影可刚好相接而不重叠。意即，源极S与漏极D在水平方向d2上的最短距离L可缩减至0。需说明的是，本实用新型并不限制源极S在承载面10a上的正投影与漏极D在承载面10a上的正投影一定要刚好相接，在其他实施例中，源极S在承载面10a上的正投影与漏极D在承载面10a上的正投影亦可分离或相重叠。凡其源极与漏极是位在信道的同一侧且分属二个不同的膜层而使源极与漏极在水平方向上的最短距离能够缩减的薄膜晶体管及像素结构均在本实用新型所欲保护的范畴内。

此外，更值得一提的是，如图2B至图2E所示，在本实用新型一实施例中，源极S与漏极D是在信道SE制作完成后才形成，因此当预信道(未绘示)进行回火制程以形成信道SE时，源极S与漏极D并不会受到回火制程中的高温影响，而产生氧化问题，从而本实施例的薄膜晶体管TFT及像素结构100更具有质量优良稳定的优点。

图3A为本实用新型另一实施例的像素结构的上视示意图。图3B为对应于图3A的剖线B-B’的像素结构的剖视示意图。需说明的是，为清楚起见，图3A省略图3B的基板10的绘示。请参照图3A及图3B，图3A及图3B的像素结构100’与图1G及图2G的像素结构100类似，因此相同或相对应的元件以相同或相对应的标号表示。像素结构100’与像素结构100主要的差异在于：像素结构100’较像素结构100少了第三绝缘层GI3。以下主要就此差异处做说明，二者相同之处便不再重述。

请参照图3A及图3B，像素结构100’配置于基板10的承载面10a上。像素结构100’包括薄膜晶体管TFT以及与薄膜晶体管TFT漏极D电性连接的像素电极PE’。薄膜晶体管TFT包括栅极G、第一绝缘层GI1、信道SE、源极S、第二绝缘层GI2以及漏极D。栅极G配置于基板10的承载面10a上。承载面10a具有通过栅极G的法线方向d1。信道SE配置于基板10的承载面10a上且在承载面10a的法线方向d1上与栅极G重叠。第一绝缘层GI1配置于信道SE与栅极G之间。源极S覆盖信道SE的一部份SE-1且与信道SE的一部份SE-1电性连接。在法线方向d1上信道SE位于源极S与第一绝缘层GI1之间。源极S配置于第二绝缘层GI2与信道SE之间。第二绝缘层GI2具有第一开口H1。第一开口H1暴露信道SE的另一部份SE-2。在图3B的实施例中，第二绝缘层GI2例如为单一个膜层，但本实用新型不以此为限，在其他实施例中，第二绝缘层亦可由多个绝缘膜层堆栈而成。漏极D填入第二绝缘层GI2的第一开口H1而与信道SE的另一部份SE-2电性连接。第二绝缘层GI2位于漏极D与源极S之间。与像素结构100不同是，像素结构100’可不包括第三绝缘层GI3，而像素电极PE’可直接覆盖漏极D以及第二绝缘层GI2。更进一步地说，像素电极PE’超出漏极D的部份P(标示于图3B)可与第二绝缘层GI2接触。

像素结构100’除了具有与像素结构100相同的优点之外，由于像素结构100’可省略第三绝缘层GI3，因此像素结构100’制程所需的光罩数量较像素结构100制程所需的光罩数量减少一个，从而像素结构100’更具有低制造成本的优势。

综上所述，在本实用新型一实施例的薄膜晶体管及像素结构中，源极与漏极是配置在信道的同一侧且分属二个不同的膜层，因此源极与漏极在水平方向上的最短距离能够不受制程能力限制。如此一来，源极与漏极在水平方向上的最短距离便能够小于目前制程能力所能达成的同一膜层内的最小间距，从而薄膜晶体管的所占的面积能够明显缩减，而有助于像素结构应用于高分辨率的显示面板。

虽然本实用新型已以实施例公开如上，然其并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，故本实用新型的保护范围当视前述的申请专利范围所界定者为准。

Claims (10)

1.一种薄膜晶体管，配置于一基板的一承载面上，该薄膜晶体管包括：

一栅极，配置于该基板的该承载面上，该承载面具有通过该栅极的一法线方向；

一信道，配置于该基板的该承载面上且在该法线方向上与该栅极重叠；

一第一绝缘层，配置于该信道与该栅极之间；

一源极，覆盖该信道的一部份且与该信道的该部份电性连接，在该法线方向上该信道位于该源极与该第一绝缘层之间；

一第二绝缘层，该源极配置于该第二绝缘层与该信道之间，该第二绝缘层具有一第一开口，该第一开口暴露该信道的另一部份；以及

一漏极，填入该第二绝缘层的该第一开口而与该信道的该另一部份电性连接，该第二绝缘层位于该漏极与该源极之间。

2.如权利要求1所述的薄膜晶体管，其特征在于，该信道位于该源极与该基板之间，而该栅极位于该信道与该基板之间。

3.如权利要求1所述的薄膜晶体管，其特征在于，该源极和该漏极的集合与该栅极分别位于该信道的不同二侧，而该栅极较该源极和该漏极的集合靠近该基板。

4.如权利要求1所述的薄膜晶体管，其特征在于，该源极在该承载面上的正投影与该漏极在该承载面上的正投影实质上接触。

5.如权利要求1所述的薄膜晶体管，其特征在于，该信道的材质包括非晶硅或金属氧化物半导体。

6.一种像素结构，配置于一基板的一承载面上，该像素结构包括：

一薄膜晶体管，包括：

一栅极，配置于该基板的该承载面上，该承载面具有通过该栅极的一法线方向；

一信道，配置于该基板的该承载面上且在该承载面的一法线方向上与该栅极重叠；

一第一绝缘层，配置于该信道与该栅极之间；

一源极，覆盖该信道的一部份且与该信道的该部份电性连接，在该法线方向上该信道位于该源极与该第一绝缘层之间；

一第二绝缘层，该源极配置于该第二绝缘层与该信道之间，该第二绝缘层具有一第一开口，该第一开口暴露该信道的另一部份；以及

一漏极，填入该第二绝缘层的该第一开口而与该信道的该另一部份电性连接，该第二绝缘层位于该漏极与该源极之间；以及

一像素电极，与该薄膜晶体管的该漏极电性连接。

7.如权利要求6所述的像素结构，其特征在于，还包括：

一第三绝缘层，位于该像素电极与该漏极之间，该第三绝缘层具有一第二开口，该像素电极填入该第三绝缘层的该第二开口而与该漏极电性连接。

8.如权利要求7所述的像素结构，其特征在于，该第一开口与该第二开口实质上对齐。

9.如权利要求6所述的像素结构，其特征在于，该第二绝缘层为单一个膜层，该像素电极直接覆盖该漏极以及该第二绝缘层，且该像素电极超出该漏极的部份与该第二绝缘层接触。

10.如权利要求6所述的像素结构，其特征在于，该源极和该漏极的集合与该栅极分别位于该信道的不同二侧，而该栅极较该源极和该漏极的集合靠近该基板。