CN104992949A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN104992949A
CN104992949A CN201510303435.8A CN201510303435A CN104992949A CN 104992949 A CN104992949 A CN 104992949A CN 201510303435 A CN201510303435 A CN 201510303435A CN 104992949 A CN104992949 A CN 104992949A
Authority
CN
China
Prior art keywords
pattern
electrode
electrode protection
electrode pattern
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510303435.8A
Other languages
English (en)
Other versions
CN104992949B (zh
Inventor
孔祥永
辛龙宝
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510303435.8A priority Critical patent/CN104992949B/zh
Publication of CN104992949A publication Critical patent/CN104992949A/zh
Priority to US15/313,141 priority patent/US9847400B2/en
Priority to PCT/CN2016/077489 priority patent/WO2016192447A1/zh
Application granted granted Critical
Publication of CN104992949B publication Critical patent/CN104992949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开了一种阵列基板及其制备方法、显示装置，该阵列基板包括：衬底基板、设置在所述衬底基板上的第一电极图案、第二电极图案、设置在所述第一电极图案和所述第二电极图案之间的有源层图案、包覆所述第一电极图案的第一电极保护图案，以及包覆所述第二电极图案的第二电极保护图案，所述第一电极保护图案和所述第二电极保护图案分别与所述有源层图案的两侧连接。避免了由于第一电极图案和第二电极图案采用低电阻特性的材料时，因其表面氧化导致有源层图案无法与第一电极图案和第二电极图案连接的问题，提高了产品的良率。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
近年来，显示技术得到了快速的发展，在以液晶显示器(LiquidCrystal Display，简称LCD)为代表的显示技术领域中，由于分辨率的提高和显示尺寸的增大、以及显示装置中驱动器电路的集成需要进行低电阻布线，因此，具有低电阻特性的金属例如铜(Cu)所制得的栅线和数据线、以及薄膜晶体管(Thin Film Transistor，简称TFT)中的栅极、源极和漏极已经应用于显示装置。
然而由于具有低电阻特性的金属例如铜或铜合金的活性比较强，在刻蚀形成连接源极和漏极的有源层时，Cu表面容易发生氧化，并且Cu表面的氧化厚度随着时间的增加而不断增加，这样造成Cu材质的源极和漏极的接触电阻增加，从而导致有源层图案与源极图案和漏极图案连接电阻过高，进而影响产品的良率。
发明内容
针对现有技术中的缺陷，本发明提供了一种阵列基板及其制备方法、显示装置，避免了由于第一电极图案和第二电极图案采用低电阻特性的材料时，因其表面氧化导致有源层图案与第一电极图案和第二电极图案连接电阻过高的问题。
第一方面，本发明提供一种阵列基板，包括：衬底基板、设置在所述衬底基板上的第一电极图案、第二电极图案、设置在所述第一电极图案和所述第二电极图案之间的有源层图案、包覆所述第一电极图案的第一电极保护图案，以及包覆所述第二电极图案的第二电极保护图案，所述第一电极保护图案和所述第二电极保护图案分别与所述有源层图案的两侧连接。
可选的，所述第一电极图案和所述第二电极图案的材质为铜或铜合金。
可选的，所述第一电极图案除下表面外被所述第一电极保护图案所覆盖，且所述第一电极保护图案向所述有源层图案延伸出第一延伸部，所述第一延伸部被所述有源层图案的第一侧覆盖；
所述第二电极图案除下表面外被所述第二电极保护图案所覆盖，且所述第二电极保护图案向所述有源层图案延伸出第二延伸部，所述第二延伸部被所述有源层图案的第二侧覆盖。
可选的，所述阵列基板还包括：设置在所述第一电极图案和所述第一电极保护图案之间的第一缓冲层图案，和设置在所述第二电极图案和所述第二电极保护图案之间的第二缓冲层图案。
可选的，所述第一电极保护图案、所述第二电极保护图案、所述第一缓冲层图案和/或所述第二缓冲层图案的材质为钼铌合金或钛。
可选的，所述阵列基板还包括：设置在所述第一电极保护图案、第二电极保护图案和有源层图案上方的栅绝缘层图案，以及设置在所述栅绝缘层图案上方的栅极图案和像素电极图案；
所述栅绝缘层图案包括过孔，所述过孔用于使所述像素电极图案与所述第一电极保护图案或所述第二电极保护图案电连接。
第二方面，本发明还提供了一种阵列基板的制备方法，包括：
在衬底基板上形成第一电极图案和第二电极图案；
形成包覆所述第一电极图案的第一电极保护图案和包覆所述第二电极图案的第二电极保护图案；
在所述第一电极保护图案和所述第二电极保护图案之间形成有源层图案；
其中，所述第一电极保护图案和所述第二电极保护图案分别与所述有源层图案的两侧连接。
可选的，所述在衬底基板上形成第一电极图案和第二电极图案包括：
在衬底基板上形成电极材料层；
在形成所述电极材料层之后，形成缓冲材料层，通过一次构图工艺形成所述第一电极图案、所述第二电极图案以及覆盖在所述第一电极图案表面上的第一缓冲层图案和覆盖在所述第二电极图案表面上的第二缓冲层图案，
其中，所述第一电极保护图案包覆所述第一缓冲层图案以及第一电极图案，所述第二电极保护图案包覆所述第二缓冲层图案以及第二电极图案。
可选的，所述方法还包括：
在所述第一电极保护图案、第二电极保护图案、有源层图案上形成包括过孔的栅绝缘层图案；
在所述栅绝缘层图案上通过同一次构图工艺形成栅极图案和像素电极图案；
其中，所述像素电极图案通过所述过孔与所述第一电极保护图案或第二电极保护图案电连接。
可选的，所述第一电极保护图案、所述第二电极保护图案、所述第一缓冲层图案和/或所述第二缓冲层图案的材质为钼铌合金或钛。
可选的，所述第一电极图案和所述第二电极图案的材质为铜或铜合金。
第三方面，本发明还提供了一种显示装置，包括上述的阵列基板。
由上述技术方案可知，本发明提供的一种阵列基板及其制备方法、显示装置，通过在采用低电阻特性的材料制成的第一电极图案和第二电极图案上形成包覆第一电极图案的第一电极保护图案，以及包覆第二电极图案的第二电极保护图案，在第一电极保护图案和第二电极保护图案之间形成有源层图案，避免了由于第一电极图案和第二电极图案采用低电阻特性的材料时，因其表面氧化导致有源层图案与第一电极图案和第二电极图案连接电阻过高的问题，提高了产品的良率。
附图说明
图1为本发明一实施例提供的阵列基板的制备方法的流程示意图；
图2至图7为本发明一实施例提供的制备阵列基板的过程示意图；
其中附图标记说明：
1、电极材料层；2、缓冲材料层；3、第一电极保护图案；4、第二电极保护图案；5、有源层图案；6、栅绝缘层图案；7、栅极图案；8、像素电极图案；9、衬底基板；11、第一电极图案；12、第二电极图案；21、第一缓冲层图案；22、第二缓冲层图案；31、第一延伸部；41、第二延伸部。
具体实施方式
下面结合附图，对发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明提供了一种阵列基板，如图7所示，该阵列基板包括衬底基板9、设置在衬底基板9上的第一电极图案11、第二电极图案12、设置在第一电极图案11和第二电极图案12之间的有源层图案5、包覆第一电极图案11的第一电极保护图案3，以及包覆第二电极图案12的第二电极保护图案4，第一电极保护图案3和第二电极保护图案4分别与有源层图案5的两侧连接。
上述阵列基板通过在采用低电阻特性的材料制成的第一电极图案11和第二电极图案12上形成包覆第一电极图案11的第一电极保护图案3，以及包覆第二电极图案12的第二电极保护图案4，在第一电极保护图案3和第二电极保护图案4之间形成有源层图案5，避免了由于第一电极图案11和第二电极图案12采用低电阻特性的材料时，因其表面氧化导致有源层图案5与第一电极图案11和第二电极图案12连接电阻过高的问题，提高了产品的良率。
上述第一电极图案11和第二电极图案12的材质为低电阻特性且活性较强的材质，例如铜或铜合金，本实施例均以铜进行举例说明；有源层图案5的材质可以采用铟镓锌氧化物(Indium Gallium ZincOxide，简称IGZO)、铟锡锌氧化物(Indium Tin Zinc Oxide，简称ITZO)、氧化铟(In2O3)、以及氧化锌(ZnO)等透明金属氧化物半导体材料中的至少一种。
上述第一电极图案11除下表面外被第一电极保护图案3所覆盖，且第一电极保护图案3向有源层图案5延伸出第一延伸部31，第一延伸部31被有源层图案5的第一侧覆盖；
第二电极图案12除下表面外被第二电极保护图案4所覆盖，且第二电极保护图案4向有源层图案5延伸出第二延伸部41，第二延伸部41被有源层图案5的第二侧覆盖。为了防止在形成包覆第一电极图案11的第一电极保护图案3，和形成包覆第二电极图案12的第二电极保护图案4时，导致第一电极图案11和第二电极图案12的Cu在形成第一电极保护图案3和第二电极保护图案4的时候被氧化，故上述阵列基板还包括：设置在第一电极图案11和第一电极保护图案3之间的第一缓冲层图案21，和设置在第二电极图案12和第二电极保护图案4之间的第二缓冲层图案22。该第一缓冲层图案21和第二缓冲层图案22分别覆盖在第一电极图案11和第二电极图案12的上方，有效的防止了再形成第一电极保护图案3和第二电极保护图案4时，第一电极图案11和第二电极图案12表面的Cu被氧化。
可理解的是，上述第一电极保护图案3、第二电极保护图案4、第一缓冲层图案21和/或第二缓冲层图案22的材质为防止Cu氧化以及Cu扩散的材质，例如：钼铌合金(MoNb)或钛(Ti)。
上述阵列基板还包括：设置在第一电极保护图案3、第二电极保护图案4和有源层图案5上方的栅绝缘层图案6，以及设置在栅绝缘层图案6上方的栅极图案7和像素电极图案8。
其中，栅绝缘层图案6包括过孔，该过孔用于使像素电极图案8与第一电极保护图案3或第二电极保护图案4电连接。
在本实施例中，上述的第一电极图案11和第二电极图案12可以为源极图案和漏极图案，也就是说，在第一电极图案11代表源极图案时，则第二电极图案12代表漏极图案，相应的，包覆第一电极图案11的第一电极保护图案3相当于与源极图案电连接，以及包覆第二电极图案12的第二电极保护图案4相当于与漏极图案电连接，像素电极图案8则与与漏极图案电连接的第二电极保护图案4电连接，相反的，若第一电极图案11代表漏极图案，第二电极图案12代表源极图案时，则像素电极图案8则与与漏极图案电连接的第一电极保护图案3电连接；应当理解的是，本实施例附图7中是以第一电极图案11代表源极图案，第二电极图案12代表漏极图案进行举例说明的。
本发明实施例还提供了一种阵列基板的制备方法的流程示意图，如图1所示，该方法包括以下步骤：
步骤101、在衬底基板9上形成第一电极图案11和第二电极图案12；
步骤102、形成包覆第一电极图案11的第一电极保护图案3和包覆第二电极图案12的第二电极保护图案4；
步骤103、在第一电极保护图案3和第二电极保护图案4之间形成有源层图案5；
其中，第一电极保护图案和第二电极保护图案分别与有源层图案的两侧连接。
上述方法通过先采用低电阻特性的材料制成的第一电极图案11和第二电极图案12，然后分别在第一电极图案11和第二电极图案12上形成包覆第一电极图案11的第一电极保护图案3，以及包覆第二电极图案12的第二电极保护图案4，通过第一电极保护图案3以及第二电极保护图案4有效保护了第一电极图案11和第二电极图案12的Cu扩散；在第一电极保护图案3和第二电极保护图案4之间形成有源层图案5相对于直接在第一电极图案11和第二电极图案12之间形成有源层图案5，有效避免了刻蚀有源层图案5的过程中导致Cu氧化，进而避免了有源层图案5与第一电极图案11和第二电极图案12之间电阻过高的问题。
下面对上述阵列基板的制备方法的流程进行详细说明，该阵列基板的制备方法的流程可以包括以下步骤：
步骤201、在衬底基板9上形成电极材料层1，在形成电极材料层1之后，形成缓冲材料层2，如图2所示；
举例来说，上述的衬底基板9可以为玻璃基板、石英基板或有机树脂基板；电极材料层1材质为低电阻特性且活性较强的材质，例如铜或铜合金，本实施例均以Cu进行举例说明；第一缓冲层图案21和第二缓冲层图案22的材质为防止Cu氧化以及Cu扩散的材质，例如：钼铌合金(MoNb)或钛(Ti)等。
步骤202、通过一次构图工艺形成第一电极图案11、第二电极图案12以及覆盖在第一电极图案11表面上的第一缓冲层图案21和覆盖在第二电极图案12表面上的第二缓冲层图案22，如图3所示。
步骤203、形成包覆第一缓冲层图案21和第一电极图案11的第一电极保护图案3，以及形成包覆第二缓冲层图案22和第二电极图案12的第二电极保护图案4。
如图4所示，上述第一电极保护图案3包覆除与衬底基板9贴覆部分的第一电极图案11，且第一电极保护图案3的两端包括设置在衬底基板9上的第一延伸部31；
第二电极保护图案4包覆除与衬底基板9贴覆部分的第二电极图案12，且第二电极图案12的两端包括设置在衬底基板9上的第二延伸部41。
其中，第一电极保护图案3的第一延伸部31与第二电极保护图案4的第二延伸部41分别与有源层图案5的两侧连接。
上述步骤103中形成第一电极保护图案3和第二电极保护图案4可以理解为在第一电极图案11、第一缓冲层图案21、第二电极图案12、第二缓冲层图案22上沉积电极保护材料层，然后通过刻蚀的构图工艺形成第一电极保护图案3和第二电极保护图案4。该实施方式仅用于举例说明，本实施例不对其具体的实施方式进行限定。
上述第一电极保护图案3和第二电极保护图案4的材质为防止Cu氧化以及Cu扩散的材质，例如：钼铌合金(MoNb)或钛(Ti)等。
在上述步骤201至步骤203中，采用低电阻特性的电极材料层1可以制造出分辨率更高、性能更好，且尺寸较大的阵列基板；另外在电极材料层上形成缓冲材料层2，可以有效的防止电极材料层的Cu扩散，以及在后续刻蚀形成第一电极保护图案3和第二电极保护图案4的过程中，防止大面积的Cu被氧化；通过一次构图工艺形成第一电极图案11、第二电极图案12以及覆盖在第一电极图案表面上的第一缓冲层图案21和覆盖在第二电极图案表面上的第二缓冲层图案22，在简化形成第一电极图案11和第二电极图案12的工艺的同时还有效的保护了第一电极图案11和第二电极图案12的Cu扩散和氧化的问题。
步骤204、在第一电极保护图案3和第二电极保护图案4之间形成分别与第一电极保护图案3和第二电极保护图案4相连的有源层图案5，如图5所示。
步骤205、在第一电极保护图案3、第二电极保护图案4、有源层图案5上沉积栅绝缘层，并对所述栅绝缘层做图案化处理形成包括过孔的栅绝缘层图案6，如图6所示；
步骤206、在栅绝缘层图案6上沉积透明导电层(例如：ITO)，并对该透明导电层通过同一次构图工艺形成栅极图案7和像素电极图案8，如图7所示。
其中，像素电极图案8通过过孔与所述第一电极保护图案3或第二电极保护图案4电连接。
可理解的是，采用上述第一电极保护图案3对第一电极图案11进行保护并且第一电极保护图案3与第一电极图案11电连接，以及采用第二电极保护图案4对第二电极图案12进行保护并且第二电极保护图案4与第二电极图案12电连接，从而使像素电极图案8在与第一电极保护图案3或第二电极保护图案4电连接，相当于与第一电极图案11或第二电极图案12电连接，同时防止了在第一电极图案11或第二电极图案12上的Cu扩散或氧化时，导致像素电极图案8无法与第一电极图案11或第二电极图案12电连接的问题，进而提高了产品的良率。
上述栅极图案7和像素电极图案8的材质相同，且通过同一次构图工艺形成，相对于单独形成栅极图案7和像素电极图案8简化了工艺。
在本实施例中，上述的第一电极图案11和第二电极图案12可以为源极图案和漏极图案，也就是说，在第一电极图案11代表源极图案时，则第二电极图案12代表漏极图案，相应的，包覆第一电极图案11的第一电极保护图案3相当于与源极图案电连接，以及包覆第二电极图案12的第二电极保护图案4相当于与漏极图案电连接，像素电极图案8则与与漏极图案电连接的第二电极保护图案4电连接，相反的，若第一电极图案11代表漏极图案，第二电极图案12代表源极图案时，则像素电极图案8则与与漏极图案电连接的第一电极保护图案3电连接；应当理解的是，本实施例附图7中是以第一电极图案11代表源极图案，第二电极图案12代表漏极图案进行举例说明的。
上述步骤201至步骤206中，上述电极材料层1、缓冲材料层2、电极保护层、栅绝缘层、透明导电层均可以通过真空沉积或磁控溅射的方式形成；上述第一电极图案、第二电极图案、第一缓冲层图案、第二缓冲层图案、第一电极保护图案、第二电极保护图案、栅绝缘层图案、栅极图案和像素电极图案均可以通过刻蚀的构图工艺形成，本实施例不再进行详细说明。
另外，需要说明的是，电极材料层1可以理解为包括像素电极图案8或预形成像素电极图案8的层，缓冲材料层2可以理解为包括第一缓冲层图案21和第二缓冲层图案22或预形成第一缓冲层图案21和第二缓冲层图案22的层。
本实施例还提供了一种显示装置，包括如上述的阵列基板。
本实施例中的显示装置可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (12)

1.一种阵列基板，其特征在于，包括：衬底基板、设置在所述衬底基板上的第一电极图案、第二电极图案、设置在所述第一电极图案和所述第二电极图案之间的有源层图案、包覆所述第一电极图案的第一电极保护图案，以及包覆所述第二电极图案的第二电极保护图案，所述第一电极保护图案和所述第二电极保护图案分别与所述有源层图案的两侧连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一电极图案和所述第二电极图案的材质为铜或铜合金。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一电极图案除下表面外被所述第一电极保护图案所覆盖，且所述第一电极保护图案向所述有源层图案延伸出第一延伸部，所述第一延伸部被所述有源层图案的第一侧覆盖；
所述第二电极图案除下表面外被所述第二电极保护图案所覆盖，且所述第二电极保护图案向所述有源层图案延伸出第二延伸部，所述第二延伸部被所述有源层图案的第二侧覆盖。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述第一电极图案和所述第一电极保护图案之间的第一缓冲图案，和设置在所述第二电极图案和所述第二电极保护图案之间的第二缓冲层图案。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一电极保护图案、所述第二电极保护图案、所述第一缓冲层图案和/或所述第二缓冲层图案的材质为钼铌合金或钛。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述第一电极保护图案、第二电极保护图案和有源层图案上方的栅绝缘层图案，以及设置在所述栅绝缘层图案上方的栅极图案和像素电极图案；
所述栅绝缘层图案包括过孔，所述过孔用于使所述像素电极图案与所述第一电极保护图案或所述第二电极保护图案电连接。
7.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成第一电极图案和第二电极图案；
形成包覆所述第一电极图案的第一电极保护图案和包覆所述第二电极图案的第二电极保护图案；
在所述第一电极保护图案和所述第二电极保护图案之间形成有源层图案；
其中，所述第一电极保护图案和所述第二电极保护图案分别与所述有源层图案的两侧连接。
8.根据权利要求7所述的方法，其特征在于，所述在衬底基板上形成第一电极图案和第二电极图案包括：
在衬底基板上形成电极材料层；
在形成所述电极材料层之后，形成缓冲材料层，通过一次构图工艺形成所述第一电极图案、所述第二电极图案以及覆盖在所述第一电极图案表面上的第一缓冲层图案和覆盖在所述第二电极图案表面上的第二缓冲层图案；
其中，所述第一电极保护图案包覆所述第一缓冲层图案以及第一电极图案，所述第二电极保护图案包覆所述第二缓冲层图案以及第二电极图案。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在所述第一电极保护图案、第二电极保护图案、有源层图案上形成包括过孔的栅绝缘层图案；
在所述栅绝缘层图案上通过同一次构图工艺形成栅极图案和像素电极图案；
其中，所述像素电极图案通过所述过孔与所述第一电极保护图案或第二电极保护图案电连接。
10.根据权利要求8所述的方法，其特征在于，所述第一电极保护图案、所述第二电极保护图案、所述第一缓冲层图案和/或所述第二缓冲层图案的材质为钼铌合金或钛。
11.根据权利要求7-10其中任一项所述的方法，其特征在于，所述第一电极图案和所述第二电极图案的材质为铜或铜合金。
12.一种显示装置，其特征在于，包括如权利要求1-6中任一项所述的阵列基板。
CN201510303435.8A 2015-06-04 2015-06-04 一种阵列基板及其制备方法、显示装置 Active CN104992949B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510303435.8A CN104992949B (zh) 2015-06-04 2015-06-04 一种阵列基板及其制备方法、显示装置
US15/313,141 US9847400B2 (en) 2015-06-04 2016-03-28 Array substrate and manufacturing method thereof, and display device
PCT/CN2016/077489 WO2016192447A1 (zh) 2015-06-04 2016-03-28 一种阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510303435.8A CN104992949B (zh) 2015-06-04 2015-06-04 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN104992949A true CN104992949A (zh) 2015-10-21
CN104992949B CN104992949B (zh) 2018-03-09

Family

ID=54304738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510303435.8A Active CN104992949B (zh) 2015-06-04 2015-06-04 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US9847400B2 (zh)
CN (1) CN104992949B (zh)
WO (1) WO2016192447A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016192447A1 (zh) * 2015-06-04 2016-12-08 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW474020B (en) * 2000-02-10 2002-01-21 Fujitsu Ltd Thin film transistor and method for fabricating the same
CN1351371A (zh) * 2000-10-31 2002-05-29 朱承基 含多晶有源层的薄膜晶体管及其制造方法
US20060267014A1 (en) * 2004-12-06 2006-11-30 Samsung Electronics Co., Ltd. Signal line for display device and thin film transistor array panel including the signal line
US20110084278A1 (en) * 2009-10-09 2011-04-14 Yong-Soo Cho Thin film transistor and method for fabricating the same
CN202443974U (zh) * 2012-02-29 2012-09-19 北京京东方光电科技有限公司 一种阵列基板及应用其的显示装置
CN203423181U (zh) * 2013-08-23 2014-02-05 华映视讯（吴江）有限公司 氧化物半导体薄膜晶体管基板
CN104022076A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN104300008B (zh) * 2014-10-30 2017-06-30 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN104992949B (zh) * 2015-06-04 2018-03-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW474020B (en) * 2000-02-10 2002-01-21 Fujitsu Ltd Thin film transistor and method for fabricating the same
CN1351371A (zh) * 2000-10-31 2002-05-29 朱承基 含多晶有源层的薄膜晶体管及其制造方法
US20060267014A1 (en) * 2004-12-06 2006-11-30 Samsung Electronics Co., Ltd. Signal line for display device and thin film transistor array panel including the signal line
US20110084278A1 (en) * 2009-10-09 2011-04-14 Yong-Soo Cho Thin film transistor and method for fabricating the same
CN202443974U (zh) * 2012-02-29 2012-09-19 北京京东方光电科技有限公司 一种阵列基板及应用其的显示装置
CN203423181U (zh) * 2013-08-23 2014-02-05 华映视讯（吴江）有限公司 氧化物半导体薄膜晶体管基板
CN104022076A (zh) * 2014-05-27 2014-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016192447A1 (zh) * 2015-06-04 2016-12-08 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
US10790309B2 (en) 2017-04-20 2020-09-29 Boe Technology Group Co., Ltd. Conductive pattern structure, manufacturing method thereof, array substrate and display device

Also Published As

Publication number Publication date
US20170194448A1 (en) 2017-07-06
CN104992949B (zh) 2018-03-09
WO2016192447A1 (zh) 2016-12-08
US9847400B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
CN101814455B (zh) 制造阵列基板的方法
US9209308B2 (en) Thin film transistor, array substrate and method for manufacturing the same, display device
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
CN102033343B (zh) 阵列基板及其制造方法
US9553158B2 (en) Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
US10204936B2 (en) Array substrate and method for manufacturing the same, display device
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
EP2743984A2 (en) Array substrate and the method for manufacturing the same, and liquid crystal display device
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
US20140284574A1 (en) Display apparatus and method of manufacturing the same
CN103383945A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
CN104992950A (zh) 一种阵列基板及其制备方法、显示装置
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN103022083A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN104992949A (zh) 一种阵列基板及其制备方法、显示装置
CN105575977B (zh) 显示基板、制备方法及显示装置
CN203983289U (zh) 薄膜晶体管、阵列基板及显示装置
US6440783B2 (en) Method for fabricating a thin film transistor display
CN103700670A (zh) 阵列基板及其制作方法、显示装置
CN203760478U (zh) 一种阵列基板及显示装置
CN105047610A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant