CN104392918A - 肖特基势垒制作方法及肖特基势垒 - Google Patents
肖特基势垒制作方法及肖特基势垒 Download PDFInfo
- Publication number
- CN104392918A CN104392918A CN201410758156.6A CN201410758156A CN104392918A CN 104392918 A CN104392918 A CN 104392918A CN 201410758156 A CN201410758156 A CN 201410758156A CN 104392918 A CN104392918 A CN 104392918A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- barrier
- metal
- schottky barrier
- low barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 120
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 230000008020 evaporation Effects 0.000 claims description 14
- 238000001704 evaporation Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000005036 potential barrier Methods 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 10
- 239000012530 fluid Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 229910008332 Si-Ti Inorganic materials 0.000 description 2
- 229910006749 Si—Ti Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004339 Ti-Si Inorganic materials 0.000 description 1
- 229910010978 Ti—Si Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000010814 metallic waste Substances 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基势垒制作方法，该方法包括如下步骤a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；c.对所述硅片-低势垒金属-电极金属层结构进行热处理。本发明还公开了一种肖特基势垒。根据本发明的肖特基势垒制作方法和肖特基势垒利用外部的电极金属层对内部的低势垒金属层形成保护，防止低势垒金属层氧化而引起势垒参数不稳定的问题。另外，形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积处理。
Description
技术领域
本发明涉及金属-半导体结，尤其涉及一种肖特基势垒制作方法和肖特基势垒。
背景技术
肖特基势垒二极管又称热载流子二极管。是利用金属与半导体接触形成的金属－半导体结原理制作的。通常用蒸镀、溅射、电镀等方法在洁净的半导体表面上淀积一层纯金属膜，形成面接触肖特基结。势垒结构的形成是制造肖特基产品的关键步骤。肖特基势垒二极管的制作中为了获得具有低正向导通电压的肖特基二极管，一般采用低势垒的Ti做势垒金属，在硅片上形成Ti-Si势垒层。目前一般通过蒸镀的方法在硅片上蒸镀金属Ti，为了势垒结构的长期稳定，使接触良好、减小接触电阻，须在蒸镀Ti金属层后进行适当热处理。但Ti容易氧化，这使得热处理步骤的难度大，制作出的Ti势垒产品的参数控制不稳定。
发明内容
本发明的目的是提供一种肖特基势垒制作方法，可以解决上述势垒金属容易氧化、造成热处理步骤难度大或势垒参数控制不稳定的问题。
根据本发明的一个方面，提供了一种肖特基势垒制作方法，包括如下步骤a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；c.对所述硅片-低势垒金属-电极金属层结构进行热处理。
本发明肖特基势垒制作方法通过先蒸镀低势垒金属层，后蒸镀电极金属层，使电极金属层覆盖在低势垒金属层外，进行热处理时，利用外部的电极金属层对内部的低势垒金属层形成保护，防止低势垒金属层氧化而引起势垒参数不稳定的问题。另外，形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积的步骤。
在一些实施方式中，所述低势垒金属层为Ti金属层。
在一些实施方式中，所述电极金属层为Ag金属层或Al金属层。电极金属层能够防止低势垒金属层氧化。
在一些实施方式中，在所述步骤a、b中，分别采用真空蒸镀法形成所述低势垒金属层和所述电极金属层。使得形成的金属层厚度均匀，性质稳定。
在一些实施方式中，在所述步骤c中，在H2和N2的气氛内进行热处理，所述热处理的温度为400摄氏度，热处理时间为30分钟。使热处理后的Si-Ti势垒结构接触良好、减小接触电阻，长期稳定。
在一些实施方式中，在所述步骤a之前还包括对所述硅片进行清洗的步骤，防止杂质对后续步骤产生不良影响。
在一些实施方式中，所述对所述硅片进行清洗的步骤包括：采用H2SO4：H2O2体积比为5：1的清洗液清洗硅片10分钟；用HF:H2O体积比为10:1的清洗液清洗硅片30秒；冲水，甩干。由此，可以将硅片表面清洁干净，不会对后续步骤产生影响，使所得的势垒结构参数稳定。
采用本发明的方法制得的势垒正向导通压降VF＝0.46V±0.02V，整片良率均能达到90％以上，明显高于采用现有技术方法只用Ti金属的75％的整片良率。
根据本发明的了另一方面，提供了一种肖特基势垒，包括硅片、低势垒金属层及电极金属层，所述低势垒金属层蒸镀在所述硅片上，所述电极金属层蒸镀在所述低势垒金属层上并包覆所述低势垒金属层。利用外部的电极金属层对内部的低势垒金属层形成保护，防止对势垒的热处理过程中低势垒金属层被氧化而引起势垒参数不稳定的问题。形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积的步骤。
在一些实施方式中，低势垒金属层为Ti金属层。
在一些实施方式中，所述Ti金属层的厚度为200纳米。该厚度的Ti金属层性质稳定，势垒不容易有缺陷，同时又不浪费金属。
在一些实施方式中，电极金属层为Ag金属层或Al金属层。
在一些实施方式中，所述Ag金属层或Al金属层的厚度为3微米。该厚度的Ag金属层可靠性好，既能起到保护下面势垒层的作用，产品可靠性好，又不浪费金属。
附图说明
图1为跟据本发明一实施方式的流程框图；
图2为根据本发明一实施方式的肖特基势垒结构示意图。
具体实施方式
图1为跟据本发明一实施方式的流程框图。图2为根据本发明一实施方式的的肖特基势垒结构示意图。下面结合附图说明本发明的方法，如图所示，本发明的肖特基势垒制作方法包括如下步骤：
a.在硅片1上形成低势垒金属层2；
b.在低势垒金属层2上形成包覆所述低势垒金属层2的电极金属层3，形成硅片-低势垒金属-电极金属层结构；
c.对所述硅片-低势垒金属-电极金属层结构进行热处理。
实施例中采用的低势垒金属是Ti，采用的外层电极金属是Ag，采用真空蒸镀方法形成Ti金属层和Ag金属层。下面以Si-Ti-Ag的组合为例具体说明本发明的肖特基势垒制作方法。本发明的方法可以采用美国CHA公司的MARK50型蒸发台。
首先，准备好待处理的硅片1，采用H2SO4：H2O2体积比为5：1的清洗液清洗硅片1十分钟，用水冲洗；然后用HF:H2O体积比为10:1的清洗液清洗硅片1，清洗时间为30秒；最后用水冲洗硅片1，将残留在硅片1上的清洗液冲洗干净后，将硅片1甩干。
然后，将上述步骤中清洗好的硅片1放入蒸发台。
a.在硅片1蒸镀Ti金属层，其中Ti金属层的厚度为200纳米，该厚度的Ti金属层金属稳定，势垒不容易有缺陷，同时又不浪费金属。在硅片1上蒸镀Ti金属层的速率为5埃/秒。
b.在Ti金属层上蒸镀Ag金属层，Ag金属层包覆Ti金属层。Ag金属层的厚度为3微米，形成硅片-低势垒金属-电极金属层结构，即Si-Ti-Ag多层结构。在Ti金属层上蒸镀Ag金属层的速率为20埃/秒。该厚度的Ag金属层可靠性好，既能起到保护下面势垒层的作用，产品可靠性好，也不会因为太厚而浪费金属。
c.热处理:将由上述步骤得到的Si-Ti-Ag多层结构在H2和N2气氛中进行热处理，其中H2和N2的体积比为1:5，热处理压力为常压，热处理温度为400摄氏度，时间为30分钟。
由上述方法制得的Si-Ti势垒正向导通压降在VF＝0.46V，整片良率达到90％，明显高于采用现有技术方法只用Ti金属的75％的整片良率。
在其它的实施例中Ti金属层的厚度可以为200±20纳米内的其它值。超过上述范围最高值会造成金属浪费，低于上述范围最低值势垒金属层不稳定，势垒容易有缺陷。
根据封装形式的不同，外层电极金属也可以为Al，采用本发明的方法同样能得到性质稳定的Ti势垒。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (10)
1.肖特基势垒制作方法，其特征在于，包括如下步骤：
a.在硅片上形成低势垒金属层；
b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；
c.对所述硅片-低势垒金属-电极金属层结构进行热处理。
2.根据权利要求1所述的肖特基势垒制作方法，其特征在于，所述低势垒金属层为Ti金属层。
3.根据权利要求1所述的肖特基势垒制作方法，其特征在于，所述电极金属层为Ag金属层或Al金属层。
4.根据权利要求1所述的肖特基势垒制作方法，其特征在于，在所述步骤a、b中，分别采用真空蒸镀法形成所述低势垒金属层和所述电极金属层。
5.根据权利要求1所述的肖特基势垒制作方法，其特征在于，在所述步骤c中，在H2和N2的气氛内进行热处理，所述热处理的温度为400摄氏度，热处理时间为30分钟。
6.一种肖特基势垒，其特征在于，包括硅片、低势垒金属层及电极金属层，所述低势垒金属层蒸镀在所述硅片上，所述电极金属层蒸镀在所述低势垒金属层上并包覆所述低势垒金属层。
7.根据权利要求6所述的肖特基势垒，其特征在于，低势垒金属层为Ti金属层。
8.根据权利要求7所述的肖特基势垒，其特征在于，所述Ti金属层的厚度为200纳米。
9.根据权利要求6所述的肖特基势垒，其特征在于，所述电极金属层为Ag金属层或Al金属层。
10.根据权利要求9所述的肖特基势垒，其特征在于，所述Ag金属层或Al金属层的厚度为3微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410758156.6A CN104392918A (zh) | 2014-12-10 | 2014-12-10 | 肖特基势垒制作方法及肖特基势垒 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410758156.6A CN104392918A (zh) | 2014-12-10 | 2014-12-10 | 肖特基势垒制作方法及肖特基势垒 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104392918A true CN104392918A (zh) | 2015-03-04 |
Family
ID=52610800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410758156.6A Pending CN104392918A (zh) | 2014-12-10 | 2014-12-10 | 肖特基势垒制作方法及肖特基势垒 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392918A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935486A (zh) * | 2017-05-05 | 2017-07-07 | 天津中环半导体股份有限公司 | 一种改善肖特基势垒层均匀性的清洗方法 |
| CN108183072A (zh) * | 2017-12-19 | 2018-06-19 | 中国电子科技集团公司第四十七研究所 | 芯片表层蒸发锡工艺 |
| CN109638072A (zh) * | 2017-10-06 | 2019-04-16 | 丰田自动车株式会社 | 制造半导体装置的方法和半导体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040169191A1 (en) * | 2002-01-30 | 2004-09-02 | Showa Denko K.K. | Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode |
| CN101916723A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种肖特基二极管的制备方法 |
| CN102800570A (zh) * | 2011-05-27 | 2012-11-28 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| US20130308667A1 (en) * | 2011-01-26 | 2013-11-21 | Panasonic Corporation | Semiconductor light emitting device and light emitting apparatus |
| CN204332964U (zh) * | 2014-12-10 | 2015-05-13 | 中国电子科技集团公司第四十七研究所 | 肖特基势垒 |
-
2014
- 2014-12-10 CN CN201410758156.6A patent/CN104392918A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040169191A1 (en) * | 2002-01-30 | 2004-09-02 | Showa Denko K.K. | Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode |
| CN101916723A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种肖特基二极管的制备方法 |
| US20130308667A1 (en) * | 2011-01-26 | 2013-11-21 | Panasonic Corporation | Semiconductor light emitting device and light emitting apparatus |
| CN102800570A (zh) * | 2011-05-27 | 2012-11-28 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN204332964U (zh) * | 2014-12-10 | 2015-05-13 | 中国电子科技集团公司第四十七研究所 | 肖特基势垒 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935486A (zh) * | 2017-05-05 | 2017-07-07 | 天津中环半导体股份有限公司 | 一种改善肖特基势垒层均匀性的清洗方法 |
| CN109638072A (zh) * | 2017-10-06 | 2019-04-16 | 丰田自动车株式会社 | 制造半导体装置的方法和半导体装置 |
| CN108183072A (zh) * | 2017-12-19 | 2018-06-19 | 中国电子科技集团公司第四十七研究所 | 芯片表层蒸发锡工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106683994B (zh) | 一种p型碳化硅欧姆接触的制作方法 | |
| CN206672951U (zh) | 一种SiC雪崩光电二极管 | |
| CN104392918A (zh) | 肖特基势垒制作方法及肖特基势垒 | |
| JP2013528947A5 (zh) | ||
| US9780228B2 (en) | Oxide semiconductor device and method for manufacturing same | |
| US8791003B2 (en) | Methods for fabricating integrated circuits with fluorine passivation | |
| US9214436B2 (en) | Etching of under bump mettallization layer and resulting device | |
| CN107706093A (zh) | 一种铝衬垫的制造方法 | |
| CN204332964U (zh) | 肖特基势垒 | |
| CN102381718B (zh) | 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法 | |
| TW201714318A (en) | Solar cell structure and method for manufacturing the same | |
| CN105869992A (zh) | 一种新型铪硅钽氧氮高介电常数栅介质的制备方法 | |
| CN102723268A (zh) | 一种制备自对准镍硅化物的方法 | |
| CN203456486U (zh) | 一种具有双层钝化膜的AlGaN基紫外探测器 | |
| CN104241191B (zh) | 一种金属线成膜工艺方法 | |
| CN105244267B (zh) | 一种碳化硅PiN器件的欧姆接触方法 | |
| CN103871860A (zh) | 双层栅介质层结构及其制备方法 | |
| CN203386762U (zh) | 台面型玻璃钝化二极管芯片 | |
| CN114023664A (zh) | 低成本稳定的晶圆级金属扩散键合方法及半导体晶圆 | |
| CN102629630A (zh) | 背接触层及将其制作在碲化镉薄膜太阳能电池上的方法 | |
| TW201537759A (zh) | 半導體光電元件及其製造方法 | |
| CN109950317A (zh) | 半导体器件及制作方法 | |
| CN101894740A (zh) | 一种抗反射膜的沉积方法 | |
| KR102397844B1 (ko) | 투명 산화물 전극을 형성하기 위한 스퍼터링 방법 및 이에 의해 제조된 투명 산화물 전극 | |
| JP2014173595A5 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150304 |