CN101916723A

CN101916723A - 一种肖特基二极管的制备方法

Info

Publication number: CN101916723A
Application number: CN2010102357015A
Authority: CN
Inventors: 汪洋; 吴亚贞
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-07-23
Filing date: 2010-07-23
Publication date: 2010-12-15
Anticipated expiration: 2030-07-23
Also published as: CN101916723B

Abstract

本发明公开了一种肖特基二极管的制备方法，该方法利用未加射频偏压的IMP溅镀法生长钛金属层，用传统PVD溅镀法生长氮化钛金属层，从而降低了电镀金属对肖特基接触表面造成金属损伤，提高了肖特基二极管的表面态质量，降低了肖特基二极管的反向漏电流，并进一步降低了肖特基二极管的能耗。

Description

一种肖特基二极管的制备方法

技术领域

本发明涉及半导体集成电路器件制造领域，尤其涉及一种可降低器件源漏泄露电流的肖特基二极管的制备方法。

背景技术

在半导体集成电路的制备过程中，薄膜沉积是一项非常重要的工艺。所谓沉积是指一种以物理方式沉积薄膜在晶片表面上的工艺过程，薄膜沉积的方法包括化学气相沉积(CVD，Chemical Vapor Deposition)法和物理气相沉积(PVD，Physical Vapor Deposition)法两大类。其中，由于PVD比CVD环保，对环境造成的伤害较低，因此PVD被广泛的运用于集成电路的制备中，尤其被广泛运用于金属镀膜。在现今的金属化制程中，Ti、TiN、TiW等所谓的反扩散层(barrier layer)，或是黏合层(glue layer)；Al之栓塞(plug)及导线连接(inter connect)，以及高温金属如WSi、W、Co等，都可使用PVD法来完成。

一般来说，PVD法包含下列三种不同技术：蒸镀(Evaporation)、分子束外延(MBE，Molecular Beam Epitaxy)以及溅镀(Sputter)。其中，蒸镀是通过将蒸镀源加热，使其蒸发成蒸气，到被镀物上沉积。该方法的缺点在于被镀物的成分不易控制。分子束外延是在超高真空系统中，使分子或原子束连续不断地撞击到被加热的衬底表面上而获得均匀外延层。由于分子束外延存在实际执行上的困难度，不常在工业中使用。而溅镀是利用辉光放电(glow discharge)使氩气(Ar)离子撞击靶材(target)表面，靶材的原子被弹出而堆积在基板表面形成薄膜。由于溅镀获得的电镀层与基板的附着力远远高于真空蒸镀法，因此，溅镀成为半导体技术中一种主要的金属镀膜方法。

然而，传统的溅镀由于受到溅射原子、多元散射方向的影响，不易得到在接触洞(contact hole)连续且均匀覆盖(conformal)的金属膜，进而影响填洞(hole filling)或栓塞(plug-in)的能力。为了改进填洞时的台阶覆盖率(step coverage)，对传统的溅镀进行了改进，发展了离子化金属电浆(IMP，Ionized Metal Plasma)溅镀，关于IMP溅镀请参考图1，图1为现有的加射频偏压的IMP溅镀的镀膜腔的结构示意图，如图1所示，现有的IMP溅镀的镀膜腔的结构包括腔体1、设置在所述腔体1顶部的靶座2以及设置在所述腔体1底部的晶片台座3，所述靶座2上固定有靶材4，所述晶片台座3上固定有晶片5，所述靶座2与直流电源6相连，所述直流电源6的输出功率为12KW，所述靶座2与所述晶片台座4之间设置有射频线圈7，所述射频线圈7与射频电源8相连，所述射频电源8的频率为2MHz，其输出功率为3KW，并且，所述晶片台座3还连接有射频偏压9。

在进行溅镀时，所述直流电源6用于产生电浆，将靶材4上的金属原子溅射出来；当这些金属原子行经腔体1中的空间时，若通入较高的制程气压，则这些金属原子便有大幅的机会，与气体产生大量碰撞，因而首先被“热激化”(Thermally Activated)；并且，射频电源8提供的电磁震荡会加速这些金属原子与气体及电子间的碰撞，便有大量的金属原子可被“离子化”(Ionized)，而不再是传统溅镀中的中性原子，也因此IMP电浆密度会较一般溅镀高，大约是在10¹¹～10¹²cm^-3之间。这些离子化的溅镀金属，会因晶片台座3上由电浆而形成的自生负偏压(Self-Bias)，而被直线加速往晶片5的表面前进。如此一来，便可获得方向性极佳的原子流量与不错的沉积速率。此外，射频偏压9也进一步使溅镀金属加速往晶片5的表面前进，从而获得更佳的底部覆盖率，并且可改变沉积薄膜的晶体结构。

因此，目前集成电路半导体器件的金属镀膜大多采用IMP溅镀，对于肖特基二极管来说，其金属镀膜包括钛金属层及氮化钛金属层，其中钛金属层的作用是与半导体衬底形成肖特基接触，氮化钛金属层在制备其它器件时起阻挡作用，钛金属层的制备采用IMP溅镀法，氮化钛金属层的制备采用传统的PVD法。肖特基二极管典型地包括一种具有高功函数的金属，它与一个在N型导电性基片材料上生长的N型导电外延层相接触。请参考图2，图2为现有的肖特基二极管的制备流程图，如图2所示，现有的肖特基二极管的制备步骤为：(1)提供一半导体衬底；(2)在所述半导体衬底上生长外延层；(3)在所述外延层上淀积阻隔氧化层；(3)涂光刻胶、曝光、显影并进行光刻；(4)刻蚀；(5)去除光刻胶；(6)用加射频偏压的IMP溅镀法生长钛金属层，用传统的PVD溅镀法生长氮化钛金属层；(7)退火。由于在肖特基二极管的制备过程中，钛金属层是通过加射频偏压的IMP溅镀法生长的，在IMP溅镀法中，镀膜腔内除了加有直流电源和射频电源外，还在晶片台座上加有射频偏压，所述射频偏压加速了电镀金属的沉积速率，优化了台阶覆盖率，然而过大的沉积速率使得电镀金属对硅片表面轰击过大，对肖特基接触表面造成金属损伤，使得制备的肖特基二极管的表面态差，从而增大了肖特基二极管的反向漏电流，并进一步增大了肖特基二极管的能耗。

因此，如何提高肖特基二极管的表面态质量，降低其反向漏电流已经成为业界亟需解决的问题。

发明内容

本发明的目的在于提供一种肖特基二极管的制备方法，以解决现有的肖特基二极管的制备过程中，采用加射频偏压的IMP溅镀法生长钛金属层，造成电镀金属对硅片表面轰击过大，对肖特基接触表面造成金属损伤，使得制备的肖特基二极管的表面态差，从而增大了肖特基二极管的反向漏电流，并进一步增大了肖特基二极管的能耗的问题。

为解决上述问题，本发明提出一种肖特基二极管的制备方法，该方法包括如下步骤：

提供一半导体衬底；

在所述半导体衬底上生长外延层；

在所述外延层上淀积阻隔氧化层；

涂光刻胶、曝光、显影并进行光刻；

刻蚀；

去除光刻胶；

用未加射频偏压的IMP溅镀法生长钛金属层，用传统的PVD溅镀法生长氮化钛金属层；以及

退火。

可选的，所述半导体衬底为N型硅片。

可选的，所述外延层为N型外延层。

可选的，所述阻隔氧化层为二氧化硅。

可选的，所述钛金属层的厚度为100～600埃。

可选的，所述氮化钛金属层的厚度为1000～2000埃。

可选的，所述射频偏压的频率为13.56MHz，功率为600W。

与现有技术相比，本发明提供的肖特基二极管的制备方法利用未加射频偏压的IMP溅镀法生长钛金属层，用传统的PVD溅镀法生长氮化钛金属层，从而降低了电镀金属对肖特基接触表面造成金属损伤，提高了肖特基二极管的表面态质量，降低了肖特基二极管的反向漏电流，并进一步降低了肖特基二极管的能耗。

附图说明

图1为现有的加射频偏压的IMP溅镀的镀膜腔的结构示意图；

图2为现有的肖特基二极管的制备流程图；

图3为本发明实施例提供的肖特基二极管的制备流程图；

图4为本发明实施例提供的未加射频偏压的IMP溅镀的镀膜腔的结构示意图；

图5为采用现有的方法制备的肖特基二极管的正向I-V特性曲线；

图6为采用本发明提供的方法制备的肖特基二极管的正向I-V特性曲线；

图7为采用现有的方法制备的肖特基二极管的反向I-V特性曲线；

图8为采用本发明提供的方法制备的肖特基二极管的反向I-V特性曲线。

具体实施方式

以下结合附图和具体实施例对本发明提出的肖特基二极管的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种肖特基二极管的制备方法，该方法利用未加射频偏压的IMP溅镀法生长钛金属层，用传统的PVD溅镀法生长氮化钛金属层，从而降低了电镀金属对肖特基接触表面造成金属损伤，提高了肖特基二极管的表面态质量，降低了肖特基二极管的反向漏电流，并进一步降低了肖特基二极管的能耗。

请参考图3，图3为本发明实施例提供的肖特基二极管的制备流程图，如图3所示，本发明实施例提供的肖特基二极管的制备方法包括如下步骤：

提供一半导体衬底；

在所述半导体衬底上生长外延层；

在所述外延层上淀积阻隔氧化层；

涂光刻胶、曝光、显影并进行光刻；

刻蚀；

去除光刻胶；

退火。

进一步地，所述半导体衬底为N型硅片。

进一步地，所述外延层为N型外延层。

进一步地，所述阻隔氧化层为二氧化硅。

进一步地，所述钛金属层的厚度为100～600埃。

进一步地，所述氮化钛金属层的厚度为1000～2000埃。

其中，加射频偏压的IMP溅镀的镀膜腔的结构请参考图1，未加射频偏压的IMP溅镀的镀膜腔的结构请参考图4，图4为本发明实施例提供的未加射频偏压的IMP溅镀的镀膜腔的结构示意图，如图4所示，未加射频偏压的IMP溅镀的镀膜腔的结构包括腔体1、设置在所述腔体1顶部的靶座2以及设置在所述腔体1底部的晶片台座3，所述靶座2上固定有靶材4，所述晶片台座3上固定有晶片5，所述靶座2与直流电源6相连，所述直流电源6的输出功率为12KW，所述靶座2与所述晶片台座4之间设置有射频线圈7，所述射频线圈7与射频电源8相连，所述射频电源8的频率为2MHz，其输出功率为3KW，所述晶片台座3未连接有射频偏压。

请继续参考图5至图6，其中图5为采用现有的方法制备的肖特基二极管的正向I-V特性曲线，图6为采用本发明提供的方法制备的肖特基二极管的正向I-V特性曲线，如图5至图6所示，采用本发明提供的方法制备的肖特基二极管的正向I-V特性曲线与采用现有的方法制备的肖特基二极管的正向I-V特性曲线相差不大，这是因为对肖特基二极管来说，金属层的台阶覆盖性对其性能的影响不大，因此，虽然本发明提供的肖特基二极管的制备方法采用未加射频偏压的IMP溅镀法制备钛金属层，制备得到的钛金属层的台阶覆盖性比现有的加射频偏压的IMP溅镀法制备得到的钛金属层的台阶覆盖性差，但是其正向I-V特性曲线却相差不大。

请继续参考图7至图8，其中图7为采用现有的方法制备的肖特基二极管的反向I-V特性曲线，图8为采用本发明提供的方法制备的肖特基二极管的反向I-V特性曲线，如图7至图8所示，采用现有方法制备的肖特基二极管的反向漏电流的数量级为10^-4，采用本发明提供的方法制备的肖特基二极管的反向漏电流的数量级为10^-5。因此，采用本发明提供的方法制备的肖特基二极管的反向漏电流的值比采用现有技术制备的肖特基二极管的反向漏电流的值降低了一个数量级，从而其能耗也降低。

在本发明的一个具体实施例中，所述半导体衬底为N型硅片，然而应该认识到，根据实际情况，所述半导体衬底还可以为其它材料，例如砷化镓等。

综上所述，本发明提供了一种肖特基二极管的制备方法，该方法利用未加射频偏压的IMP溅镀法生长钛金属层，用传统的PVD溅镀法生长氮化钛金属层，从而降低了电镀金属对肖特基接触表面造成金属损伤，提高了肖特基二极管的表面态质量，降低了肖特基二极管的反向漏电流，并进一步降低了肖特基二极管的能耗。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种肖特基二极管的制备方法，其特征在于，包括如下步骤：

提供一半导体衬底；

在所述半导体衬底上生长外延层；

在所述外延层上淀积阻隔氧化层；

涂光刻胶、曝光、显影并进行光刻；

刻蚀；

去除光刻胶；

用未加射频偏压的IMP溅镀法生长钛金属层，用传统PVD溅镀法生长氮化钛金属层；以及

退火。

2.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述半导体衬底为N型硅片。

3.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述外延层为N型外延层。

4.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述阻隔氧化层为二氧化硅。

5.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述钛金属层的厚度为100～600埃。

6.如权利要求5所述的肖特基二极管的制备方法，其特征在于，所述氮化钛金属层的厚度为1000～2000埃。

7.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述射频偏压的频率为13.56MHz，功率为600W。