CN103295885A - 碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN103295885A
CN103295885A CN2012105222381A CN201210522238A CN103295885A CN 103295885 A CN103295885 A CN 103295885A CN 2012105222381 A CN2012105222381 A CN 2012105222381A CN 201210522238 A CN201210522238 A CN 201210522238A CN 103295885 A CN103295885 A CN 103295885A
Authority
CN
China
Prior art keywords
silicon carbide
carried out
film forming
metal film
described metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105222381A
Other languages
English (en)
Other versions
CN103295885B (zh
Inventor
近森大亮
西尾康彦
油谷直毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103295885A publication Critical patent/CN103295885A/zh
Application granted granted Critical
Publication of CN103295885B publication Critical patent/CN103295885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/0435—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种碳化硅半导体装置的制造方法，能抑制在溅射金属材料且在碳化硅基体上对金属膜进行成膜时在碳化硅与金属之间的界面产生的损伤，并能稳定制造具有一定的电气特性的碳化硅半导体装置。溅射由金属材料构成的靶材（23），在碳化硅基体（10）上对金属膜进行成膜。此时，从靶材（23）溅射的金属材料及从气体导入口（27）流入的溅射用气体的对碳化硅基体（10）的入射能在变为比碳化硅的结合能小的条件下，具体而言，在变为比4.8eV小的条件下，对金属膜进行成膜。例如，将施加于阴极（21）与阳极（22）之间的高频电压设为20V以上300V以下，对金属膜进行成膜。

Description

碳化硅半导体装置的制造方法
技术领域
本发明涉及碳化硅半导体装置的制造方法，更详细而言，涉及利用由半导体与金属之间的结界面（junction interface）的肖特基势垒产生的整流作用的碳化硅肖特基势垒二极管等的碳化硅半导体装置的制造方法。
背景技术
二极管是限制电流的流动方向的电子零件。二极管允许电流向一个方向流动，并阻止向反方向流动。因此，能将二极管看作机械单向阀（mechanical one-way valve）的电子版。在需要电流只向一个方向流动的电路中，包含1个以上的二极管。
肖特基势垒二极管（下面，有时称为“肖特基二极管”）与使两个不同种类半导体接合而形成的pn结二极管不同，其是使金属和半导体接合而形成的二极管。
碳化硅（SiC）半导体是非常稳定的IV－IV族半导体，与硅（Si）半导体相比，具有禁带（bandgap）宽、导热率及绝缘破坏电场大的特征。因此，使用了SiC的碳化硅半导体装置可进行高温条件下的工作，并且作为高耐压、低损耗的大功率器件而备受关注。
在利用由碳化硅与金属之间的结势垒产生的整流作用的肖特基二极管的制作中，肖特基金属材料的选择和其反向特性的稳定化是重要的要素。作为肖特基金属材料，可使用钛（Ti）、镍（Ni）、钼（Mo）或钨（W）等。
对半导体接合产生肖特基势垒的材料时，在热释放占主导地位的情况下，电流密度J用下面的公式（1）表示。
J=J0｛exp（qV／kT）－1｝                           …（1）
在此，J0表示饱和电流密度，q表示电荷量，V表示施加电压，k表示玻耳兹曼常数，T表示温度。饱和电流密度J0用下面的公式（2）表示。
J0＝A＊T2exp｛－q（φb）／kT｝                      …（2）
在此，φb表示肖特基势垒高度，A＊表示理查森常数。
如从公式（2）可知，当肖特基势垒高度φb变高时，由于饱和电流密度J0变小，所以，能抑制反向电流。
但是，在肖特基金属层与碳化硅衬底之间的肖特基结的现有的成膜方法中，在工艺中产生的结界面的损伤，例如，由于晶格混乱的影响，实际的肖特基势垒高度φb比理论上的肖特基势垒高度φb低。例如，相对理论上的肖特基势垒高度φb为1.25eV，实际的肖特基势垒高度φb为稍低的1.19eV～1.23eV程度，另外，在晶圆面内具有偏差。存在由于该偏差，在晶圆面内反向电流特性及正向电流特性中产生较大的偏差，并且反向电流特性及正向电流特性不稳定的问题。
例如，专利文献1及2中公开有用于抑制工艺中结界面产生的损伤的技术。在专利文献1所公开的技术中，为了防止溅射损伤到半导体层，在通过加热蒸镀法蒸镀金属膜之后，通过溅射法在其上形成金属膜（例如，参照专利文献1（第3页））。在专利文献2所公开的技术中，为了减少以直流（DC）溅射法堆积金属膜时的溅射损伤，控制DC功率（例如，参照专利文献2（第6页））。
另外，在专利文献3中公开有通过控制电极金属／半导体界面的平坦度，控制肖特基势垒高度的技术。在专利文献3所公开的技术中，在电极金属的蒸镀前，实施使半导体衬底的表面平坦的处理（例如，参照专利文献3（第7－8页））。
专利文献1：日本特开平10－308358号公报
专利文献2：日本特开2008－103705号公报
专利文献3：日本特开平9－129901号公报
碳化硅肖特基势垒二极管的器件特性中，晶圆及外延层的缺陷以及工艺缺陷较大地影响反向电流特性及耐压特性。另外，形成肖特基结时的前处理条件及肖特基金属的成膜条件较大地影响正向电流特性。
如上所述，在现有技术的碳化硅半导体装置的制造方法中，存在肖特基势垒高度φb在晶圆面内有偏差，并且反向电流特性及正向电流特性不稳定的问题。
作为用于解决这样的问题的技术，列举出上述专利文献1～3所公开的技术。但是，专利文献1所公开的技术由于不是改良溅射法本身的技术，所以，即使使用专利文献1所公开的技术，也不能减少以溅射法形成金属膜时产生的损伤本身。
另外，在专利文献2所公开的技术中虽然使用DC溅射法，但在DC溅射法中，由于在样品附近形成等离子，所以，作为样品的碳化硅基体可能受到损伤。
另外，专利文献3所公开的技术是涉及在形成成为电极的金属膜之前进行的前处理的技术，不是涉及电极的形成的技术。即使使用专利文献3所公开的技术，也不能减少以溅射法形成电极时产生的损伤。
发明内容
本发明的目的在于，提供一种碳化硅半导体装置的制造方法，能抑制在溅射金属材料且在碳化硅基体上对金属膜进行成膜时在碳化硅与金属之间的界面产生的损伤，并能稳定制造具有一定的电气特性的碳化硅半导体装置。
本发明提供一种碳化硅半导体装置的制造方法，其特征在于，具备：在由真空泵抽气的腔室内，对由相互对向配置的阳极及阴极构成的一对电极间施加高频电压，使所述一对电极间发生溅射用气体的等离子，以发生的所述等离子中的离子溅射配置于所述阴极上的金属材料，使溅射的所述金属材料堆积于与所述金属材料对向配置于所述阳极上的碳化硅基体上，对金属膜进行成膜的工序，在对所述金属膜进行成膜的工序中，所述金属材料及所述溅射用气体的对所述碳化硅基体的入射能在变为比碳化硅的结合能小的条件下，对所述金属膜进行成膜。
根据本发明的碳化硅半导体装置的制造方法，金属材料及溅射用气体的对碳化硅基体的入射能在变为比碳化硅的结合能小的条件下，溅射金属材料，在碳化硅基体上对金属膜进行成膜。由此，由于能抑制金属材料及溅射用气体产生的对碳化硅基体的损伤，所以，能抑制在碳化硅与金属之间的界面产生的损伤。因此，能稳定制造具有一定的电气特性的碳化硅半导体装置。
附图说明
图1是表示本发明第一实施方式中的碳化硅半导体装置1的结构的剖面图；
图2是表示本发明第一实施方式中使用的溅射成膜装置20的剖面图；
图3是表示利用透射式电子显微镜观察由本发明第一实施方式形成的肖特基界面的晶格而得到的TEM图像的图；
图4是示意性地表示图3所示的区域A的SiC晶格的图；
图5是表示由现有的碳化硅半导体装置的制造方法形成的肖特基界面的晶格的TEM图像的图；
图6是示意性地表示图5所示的区域B的SiC晶格的图；
图7是表示溅射电压与肖特基势垒高度φb之间的关系的一个例子的图；
图8是表示溅射电压与肖特基势垒高度φb的偏差σ之间的关系的一个例子的图；
图9是表示肖特基势垒二极管的反向泄漏电流值与溅射电压之间的关系的一个例子的图；
图10是表示本发明第四实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置30的结构的剖面图；
图11是表示本发明第五实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置40的结构的剖面图；
图12是表示本发明第五实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置40的结构的剖面图；
图13是放大表示限制板42的剖面图；
图14是表示本发明第六实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置50的结构的剖面图；
图15是表示图14所示的电磁铁51的结构的平面图；
图16是表示本发明第七实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置55的结构的剖面图；
图17是表示图16所示的电磁铁51的结构的平面图。
具体实施方式
〈第一实施方式〉
图1是表示本发明第一实施方式中的碳化硅半导体装置1的结构的剖面图。碳化硅半导体装置1通过本发明第一实施方式的碳化硅半导体装置的制造方法制造。本实施方式的碳化硅半导体装置1是肖特基势垒二极管（Schottky Barrier Diode；简称：SBD）。
碳化硅半导体装置1具备碳化硅衬底11、外延层12、金属层13、表面电极14及背面电极15而构成。碳化硅衬底11和外延层12构成碳化硅基体10。
碳化硅衬底11是具有n型导电性的n型半导体衬底。在本实施方式中，碳化硅衬底11是具有4H型多晶型物的n型4H－碳化硅衬底。
外延层12设于碳化硅衬底11的厚度方向一方侧的表面上。具体而言，外延层12设于n型4H－碳化硅衬底即碳化硅衬底11的（0001）硅面上。外延层12具有n型导电性。外延层12作为漂移层发挥作用。
金属层13设于外延层12的厚度方向一方侧的表面上。本实施方式的金属层13是使用溅射成膜装置将肖特基金属即钛（Ti）成膜而形成的Ti层。
表面电极14设于金属层13的厚度方向一方侧的表面上。背面电极15设于碳化硅衬底11的厚度方向另一方侧的表面上，即设于设置外延层12的一侧的相反侧的表面上。
在本实施方式的碳化硅半导体装置的制造方法中，如下制造碳化硅半导体装置1。首先，在碳化硅衬底11的厚度方向一方侧的表面上，具体而言，在n型4H－碳化硅衬底11的（0001）硅面上，作为n型漂移层使n型外延层12外延生长。由此，得到碳化硅基体10。
接着，在碳化硅基体10的厚度方向一方侧的表面上，即外延层12的厚度方向一方侧的表面上形成金属层13。在本实施方式中，通过使用溅射成膜装置对成为金属层13的肖特基金属材料进行成膜，形成金属层13。作为肖特基金属材料，例如使用钛（Ti）。作为溅射成膜装置，例如使用图2所示的溅射成膜装置20。
图2是表示本发明第一实施方式中使用的溅射成膜装置20的剖面图。溅射成膜装置20具备一对电极21、22、电源24、腔室25及真空泵26而构成。一对电极21、22由阴极21及阳极22构成。阴极21和阳极22相互对向地配置。在阴极21上设置由肖特基金属材料构成的靶材23。以与靶材23对向的方式，在阳极22上设置作为样品的碳化硅基体10。一对电极21、22、靶材23及碳化硅基体10收容于腔室25内。
在溅射成膜装置20中，用真空泵26对腔室25内进行抽气，由电源24在一对电极21、22间施加高频交流电压（下面称为“高频电压”），并从气体导入口27导入溅射用气体，由此，使一对电极21、22间发生溅射用气体的等离子。通过发生的等离子中的离子，溅射由肖特基金属材料构成的靶材23。作为溅射的成膜材料的靶材23的离子（下面有时称为“成膜材料离子”）在碳化硅基体10上堆积，成为金属层13的金属膜被成膜。作为溅射用气体，例如使用氩（Ar）等的惰性气体。
以溅射成膜装置20进行成膜时，需要溅射且从靶材23释放的成膜材料离子及惰性气体等的溅射用气体的对碳化硅基体10的入射能比碳化硅的结合能小。由于碳化硅的结合能约为4.8eV，所以，具体而言，需要上述入射能比4.8eV小。
为了实现它，在本实施方式中，将在阴极21和阳极22之间施加的施加电压（下面，有时称为“溅射电压”）设定为溅射中所需要的照射离子的加速电压的阈值以上、确认不到碳化硅的晶格混乱的电压以下。具体而言，确认不到碳化硅的晶格混乱的电压值为300V。例如在作为溅射用气体使用Ar的情况下，由于溅射中所需要的照射离子即Ar的加速电压的阈值为20V，所以，溅射电压设定为20V以上300V以下。
这样，通过将溅射电压设定为20V以上300V以下，能使成膜材料离子及惰性气体等的溅射用气体的对碳化硅基体10的入射能比碳化硅的结合能小，具体而言，能比4.8eV小。
由此，能使成膜材料离子即金属材料及惰性气体等的溅射用气体以低损伤入射到碳化硅基体10。换言之，能抑制基于金属材料及溅射用气体的对碳化硅基体10的损伤。因此，由于能抑制在碳化硅与金属之间的界面产生的损伤，所以，能稳定制造具有一定的电气特性的碳化硅半导体装置1。
如上那样，形成金属层13之后，将金属层13图案形成为希望的器件形状。然后，在金属层13的厚度方向一方侧的表面上形成表面电极14。另外，在碳化硅基体10的厚度方向另一方侧的表面上，即在碳化硅衬底11的厚度方向另一方侧的表面上，形成背面电极15。这样，得到肖特基势垒二极管即碳化硅半导体装置1。
图3是表示用透射式电子显微镜（Transmission Electron Microscope；简称：TEM）观察由本发明第一实施方式形成的肖特基界面的晶格而得到的TEM图像的图。在图3中，示出根据本实施方式的碳化硅半导体装置的制造方法，在SiC层即外延层12上，将溅射电压设为300V以下，且形成金属层13即Ti层时的肖特基界面。图3所示的肖特基界面是SiC层即外延层12与Ti层即金属层13之间的界面。图4是示意性地表示图3所示的区域A的SiC晶格的图。
图5是表示由现有的碳化硅半导体装置的制造方法形成的肖特基界面的晶格的TEM图像的图。在图5中，示出在SiC层即外延层12上将溅射电压设为360V，且形成金属层13即Ti层时的肖特基界面。图6是示意性地表示图5所示的区域B的SiC晶格的图。
由图5及图6可知，在由现有的碳化硅半导体装置的制造方法形成的肖特基界面中，在界面的晶格中产生混乱。与此相对，在图3及图4所示的本实施方式的情况下，可知在界面的晶格中没有混乱。
由此可知，在由本实施方式的碳化硅半导体装置的制造方法制造的肖特基势垒二极管即碳化硅半导体装置1中，SiC层即外延层12与肖特基势垒电极即金属层13之间的界面的晶格的混乱被减轻，形成理想的肖特基界面。
图7是表示溅射电压与肖特基势垒高度φb之间的关系的一个例子的图。在图7中，横轴表示溅射电压值［V］，纵轴表示肖特基势垒高度φb。由图7可知，当溅射电压变高时，肖特基势垒高度φb变小。
图8是表示溅射电压与肖特基势垒高度φb之间的偏差σ的关系的一个例子的图。在图8中，横轴表示溅射电压值［V］，纵轴表示肖特基势垒高度φb的偏差σ。由图8可知，通过降低溅射电压，肖特基势垒高度φb的偏差σ变小。
图9是表示肖特基势垒二极管的反向泄漏电流值与溅射电压之间的关系的一个例子的图。在图9中，横轴表示溅射电压值［V］，纵轴表示反向泄漏电流值［A］。由图9可知，当溅射电压变高时，反向泄漏电流值变大。
由以上结果，如本实施方式的碳化硅半导体装置的制造方法，通过将溅射电压设为20V以上300V以下，对肖特基金属即金属层13进行成膜，与将溅射电压设为例如360V的现有技术相比，能提高肖特基势垒高度φb。另外，能减少肖特基势垒高度φb的偏差σ。由此，可提供具备正向电流特性及反向电流特性的肖特基势垒二极管。
在本实施方式中，虽然通过将溅射电压设为20V以上300V以下，使金属材料及溅射用气体的对碳化硅基体10的入射能比碳化硅的结合能小，但是，使上述入射能比碳化硅的结合能小的方法不限定于此。
例如，也可以通过将一对电极21、22间的距离设为10cm即0.1m以上，使上述入射能比碳化硅的结合能小，对成为金属层13的金属膜进行成膜。由此，能得到与本实施方式相同的效果。
另外，例如，也可以将溅射用气体的流量设为不足10sccm，使上述入射能比碳化硅的结合能小，对成为金属层13的金属膜进行成膜。由此，能得到与本实施方式相同的效果。在此，sccm是0℃、1气压（atm）下的平均1分钟（min）的流量（cc），1sccm＝1.69×10﹣4Pa·m3／sec。
〈第二实施方式〉
在本发明第二实施方式的碳化硅半导体装置的制造方法中，与第一实施方式一样，在形成金属层13之后，以构成金属层13的肖特基金属材料的再结晶化温度附近的温度即结晶恢复温度进行热处理。下面，有时将该热处理称为“再结晶化热处理”。通过进行再结晶化热处理，能促进金属层13中的结晶缺陷的恢复。结晶恢复温度，例如是再结晶化温度±50℃。
例如，在制造金属层13具有由Ti构成的Ti／n型碳化硅肖特基结的碳化硅半导体装置的情况下，在以上述第一实施方式的处理条件成膜Ti之后，作为再结晶化热处理，以Ti的再结晶化温度附近的温度即450℃±50℃进行热处理。由此，能促进Ti膜中的结晶缺陷的恢复。
在再结晶化热处理后的工序中，使热处理温度，例如用于器件保护的聚酰亚胺烧成温度比再结晶化热处理中的热处理温度低50℃以上。由此，能防止在再结晶化热处理中稳定的金属层13的结晶再次变得不稳定。
例如，在制造具有上述的Ti／n型碳化硅肖特基结的碳化硅半导体装置的情况下，使再结晶化热处理之后的工序中的热处理温度比Ti膜中的结晶缺陷恢复处理的热处理温度低50℃以上。由此，能防止在再结晶化热处理中稳定的Ti膜的结晶再次变得不稳定。
如上，根据本实施方式的碳化硅半导体装置的制造方法，在金属层13成膜之后，通过以金属层13的再结晶化温度附近的温度进行再结晶化热处理，能促进金属层13中的结晶缺陷的恢复。由此，与第一实施方式相比，能进一步减少肖特基势垒高度φb的偏差。因此，能得到进一步具备正向电流特性及反向电流特性的肖特基势垒二极管即碳化硅半导体装置。
〈第三实施方式〉
在上述第一实施方式的碳化硅半导体装置的制造方法中，直到形成由肖特基金属构成的金属层13的整体，都将溅射电压设为20V以上300V以下，因此，肖特基金属的成膜速度变慢。因此，到成膜为希望的膜厚的金属层13要花费时间，生产性变差。
在此，在本发明第三实施方式的碳化硅半导体装置的制造方法中，从对溅射用气体进行等离子点火的时刻（下面有时称为“等离子点火时”），到经过预先规定的低压成膜时间，将施加于一对电极21、22间的高频电压设为20V以上300V以下，对成为金属层13的金属膜进行成膜。当经过低压成膜时间时，使施加于一对电极21、22间的高频电压比300V大，对成为金属层13的金属膜进行成膜。
即，在本实施方式中，金属层13中，将溅射电压设为20V以上300V以下，成膜为对肖特基界面有影响的10nm程度，然后，将溅射电压上升到超过300V的电压，形成金属层13的剩余部分。由此，能提高成膜速度，因此，能缩短到成膜为希望的膜厚所需要的时间，而提高生产性。
上述的低压成膜时间，例如为10秒钟。通过将低压成膜时间设为10秒钟，如上所述，在金属层13中，能在将溅射电压设为20V以上300V以下的条件下，对肖特基界面有影响的10nm程度的部分进行成膜。
在本实施方式中，虽然通过将溅射电压设为20V以上300V以下，使金属材料及溅射用气体的对碳化硅基体10的入射能比碳化硅的结合能小，但是，使上述入射能比碳化硅的结合能小的方法不限定于此。
例如，如上所述，通过将一对电极21、22间的距离设为10cm以上即0.1m以上，也可以使上述入射能比碳化硅的结合能小，对成为金属层13的金属膜进行成膜。
在该情况下，从等离子点火时，到经过预先规定的远距离成膜时间，将一对电极21、22间的距离设为0.1m以上，对金属膜进行成膜。当经过远距离成膜时间时，将一对电极21、22间的距离设为不足0.lm，对金属膜进行成膜。由此，能得到与本实施方式相同的效果。
远距离成膜时间也可以与上述低压成膜时间同程度，例如为10秒钟。通过将远距离成膜时间设为10秒钟，如上所述，在金属层13中，能在将一对电极21、22间的距离设为0.1m以上的条件下，对肖特基界面有影响的10nm程度的部分进行成膜。
另外，例如，如上所述，也可以将溅射用气体的流量设为不足10sccm，使上述入射能比碳化硅的结合能小，对成为金属层13的金属膜进行成膜。在该情况下，从等离子点火时到经过预先规定的低流量成膜时间，将溅射用气体的流量设为不足10sccm，对金属膜进行成膜。当经过低流量成膜时间时，将溅射用气体的流量设为10sccm以上，对金属膜进行成膜。由此，能得到与本实施方式相同的效果。
低流量成膜时间也可以与上述低压成膜时间及远距离成膜时间同程度，例如为10秒钟。通过将低流量成膜时间设为10秒钟，如上所述，在金属层13中，能在溅射用气体的流量设为不足10sccm的条件下，对肖特基界面有影响的10nm程度的部分进行成膜。
〈第四实施方式〉
图10是表示本发明第四实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置30的结构的剖面图。在本发明第四实施方式的碳化硅半导体装置的制造方法中，使用图10所示的溅射成膜装置30，形成金属层13。溅射成膜装置30与上述第一实施方式中使用的图2所示的溅射成膜装置20类似，对相同的结构，标注相同的参照符号，并省略说明。
本实施方式中使用的溅射成膜装置30在上述第一实施方式中使用的图2所示的溅射成膜装置20的结构的基础上，还具备遮挡板31。遮挡板31沿与阴极21及阳极22的厚度方向垂直的箭头标记32所示的方向可位移地设置。
遮挡板31通过沿箭头标记32所示的方向位移，可切换打开阴极21和阳极22之间的通路的开状态和关闭上述通路的闭状态地设置。遮挡板31在闭状态下，介于阴极21和阳极22之间，在开状态下，存在于从阴极21和阳极22之间退避的位置。在闭状态下，碳化硅基体10被遮挡板31覆盖。即，闭状态是以在一对电极21、22间覆盖碳化硅基体10的方式设置遮挡板31的状态，开状态是使遮挡板31从覆盖碳化硅基体10的位置退避的状态。
在溅射成膜装置30的等离子点火时，在一对电极21、22间产生高电压，由被该高电压加速的成膜材料的离子及溅射用气体，可能对碳化硅基体10造成损伤。
为了避免该损伤，在本实施方式中，在溅射成膜装置30的等离子点火时，如图10所示，将遮挡板31设为闭状态，由遮挡板31保护碳化硅基体10。这样，将遮挡板31设为闭状态，对溅射用气体进行等离子点火。
然后，当电极21、22间的溅射电压在300V以下稳定时，打开遮挡板31，形成开状态，开始向碳化硅基体10的成为金属层13的金属膜的成膜。具体而言，当从等离子点火时，经过预先规定的关闭时间时，打开遮挡板31，形成开状态，开始金属膜的成膜。
由此，与第一及第二实施方式相比，能进一步减少对碳化硅基体10的损伤。因此，能得到更进一步具备正向电流特性及反向电流特性的肖特基势垒二极管即碳化硅半导体装置。
上述的关闭时间，例如为10秒钟。当从等离子点火时经过10秒钟以上时，溅射电压在300V以下稳定。因此，通过将关闭时间设为10秒钟，能实现减少对碳化硅基体10的损伤。
〈第五实施方式〉
图11及图12是表示本发明第五实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置40的结构的剖面图。在本发明第五实施方式的碳化硅半导体装置中，使用图11及图12所示的溅射成膜装置40，形成金属层13。溅射成膜装置40与上述第一实施方式中使用的图2所示的溅射成膜装置20类似，对相同的结构标注相同的参照符号，并省略说明。
在本实施方式中使用的溅射成膜装置40在上述第一实施方式中使用的图2所示的溅射成膜装置20的结构的基础上，还具备角度可变准直仪41。如图12所示，角度可变准直仪41具备多个限制板42而构成。各限制板42限制成膜材料的离子及溅射用气体的照射方向。角度可变准直仪41可变更各限制板42相对于连结阴极21和阳极22的线（下面，称为“基准线”）的角度地构成。在本实施方式中，阴极21及阳极22为平板状，由于以相互平行的方式配置，所以，基准线在阴极21及阳极22的厚度方向上是平行的，成为与阴极21及阳极22垂直的线。
图13是放大表示限制板42的剖面图。限制板42以支轴43为回动中心，可回动地构成。限制板42通过绕支轴43进行回动，可变更相对于基准线的角度。在图13中，用实线表示限制板42的角度相对于基准线为0°的状态，用双点划线表示限制板42的角度相对于基准线为90°的状态。
图11相当于限制板42的角度相对于基准线为90°的状态。图12相当于限制板42的角度相对于基准线为0°的状态。在图11中，为了容易理解，汇总多个限制板42，记载为1个板状。
如图11所示，在限制板42的角度相对于基准线为90°的状态的情况下，构成角度可变准直仪41的多个限制板42并排成大致一条直线，从而关闭从阴极21向阳极22的通路。如图12所示，当限制板42的角度相对于基准线为0°的状态时，打开从阴极21向阳极22的通路。
即，角度可变准直仪41具有与上述第四实施方式中使用的溅射成膜装置30的遮挡板31同样的功能。限制板42的角度相对于基准线为0°的状态相当于开状态，限制板42的角度相对于基准线为90°的状态相当于闭状态。
在本实施方式中，与上述第四实施方式一样，在溅射成膜装置40的等离子点火时，如图11所示，将限制板42的角度相对于基准线设为90°，将角度可变准直仪41形成闭状态，而由角度可变准直仪41保护碳化硅基体10。这样，在将限制板42相对于基准线倾斜，且将限制板42的角度相对于基准线设为90°的状态下，对溅射用气体进行等离子点火。
然后，当电极21、22间的溅射电压在300V以下稳定时，限制板42的角度相对于基准线设为0°以上不足90°，在本实施方式中设为0°，将角度可变准直仪41设为开状态，开始对碳化硅基体10的金属层13的成膜。
由此，能得到与第四实施方式相同的效果。具体而言，与第一及第二实施方式相比，能进一步减少对碳化硅基体10的损伤。因此，能得到更进一步具备正向电流特性及反向电流特性的肖特基势垒二极管即碳化硅半导体装置。
〈第六实施方式〉
图14是表示本发明第六实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置50的结构的剖面图。在本发明第六实施方式的碳化硅半导体装置的制造方法中，使用图14所示的溅射成膜装置50，形成金属层13。溅射成膜装置50与上述第一实施方式中使用的图2所示的溅射成膜装置20类似，对相同的结构标注相同的参照符号，并省略说明。
本实施方式中使用的溅射成膜装置50在上述第一实施方式中使用的图2所示的溅射成膜装置20的结构的基础上，还具备电磁铁51。图15是表示图14所示的电磁铁51的结构的平面图。在图15中，为了容易理解，在图14所示的溅射成膜装置50中，只表示阴极21及电磁铁51。图14所示的剖面结构相当于从图15所示的剖面切线S1－S1观察到的剖面结构。
溅射成膜装置50在阴极21的设置靶材23的一侧的相反侧的表面上，即在与阳极22对向的一侧的相反侧的表面上具备多个电磁铁51。各电磁铁51形成棒状，且以一端部朝向圆板状的阴极21的中心部，另一端部朝向阴极21的外周端部的方式设置。换言之，多个电磁铁51从阴极21的中心部放射状地设置。
在溅射成膜装置50中，通过在电磁铁51中流动电流，可以在阴极21的周围发生磁场，进行成膜。这样，通过进行成膜，能使阴极21的周围集中发生溅射用气体的等离子，而使阴极21上的靶材23集中溅射。因此，能防止溅射用气体的等离子形成于样品即碳化硅基体10的附近，抑制对碳化硅基体10的损伤。
在本实施方式中使用的溅射成膜装置50中，在等离子点火时，成膜材料离子及惰性气体等的溅射用气体有时在局部集中。为了避免此情况，在本实施方式中，如下进行。
在溅射成膜装置50的等离子点火时，停止向安装在阴极21上的电磁铁51的电流的流入，以使不发生基于电磁铁51的磁场。这样，在电磁铁51的磁力消失的状态下，对溅射用气体进行等离子点火。
然后，当电极21、22间的溅射电压在300V以下稳定时，电流依次向多个电磁铁51流动，开始对碳化硅基体10的成为金属层13的金属膜的成膜。具体而言，当从等离子点火时，经过预先规定的消磁时间时，电流依次向多个电磁铁51流动，而产生磁力，开始金属膜的成膜。
由此，能进一步减少对碳化硅基体10的损伤。因此，能得到更进一步具备正向电流特性及反向电流特性的肖特基势垒二极管即碳化硅半导体装置。
上述的消磁时间，例如为10秒钟。当从等离子点火时经过10秒钟以上时，溅射电压在300V以下稳定。因此，通过将消磁时间设为10秒钟，能实现减少对碳化硅基体10的损伤。
〈第七实施方式〉
图16是表示本发明第七实施方式的碳化硅半导体装置的制造方法中使用的溅射成膜装置55的结构的剖面图。在本发明第七实施方式的碳化硅半导体装置的制造方法中，使用图16所示的溅射成膜装置55，形成金属层13。溅射成膜装置55与上述第六实施方式中使用的图14所示的溅射成膜装置50类似，对相同的结构标注相同的参照符号，并省略说明。
代替在上述第六实施方式中使用的图14所示的溅射成膜装置50中具备多个电磁铁51，本实施方式中使用的溅射成膜装置55具备一个电磁铁51。图17是表示图16所示的电磁铁51的结构的平面图。在图17中，为了容易理解，在图16所示的溅射成膜装置55中，只表示阴极21及电磁铁51。图16所示的剖面结构相当于从图17所示的剖面切线S2－S2观察的剖面结构。
与第六实施方式的电磁铁51一样，本实施方式的电磁铁51设于阴极21的设置靶材23的一侧的相反侧的表明上，即与阳极22对向的一侧的相反侧的表面上。电磁铁51形成棒状，且以将一端部朝向圆板状的阴极21的中心部，另一端部朝向阴极21的外周端部的方式设置。
在本实施方式中，电磁铁51以规定阴极21的圆的中心为轴线，沿箭头标记56表示的阴极21的周方向可旋转地设置。在溅射成膜装置55中，电流向电磁铁51流动，并且，使电磁铁51向箭头标记56方向旋转，由此，可以在阴极21周围发生磁场，进行成膜。
通过这样进行成膜，与上述第六实施方式一样，能在阴极21周围集中发生溅射用气体的等离子，而使阴极21上的靶材23集中溅射。因此，能防止溅射用气体的等离子形成于样品即碳化硅基体10的附近，能抑制对碳化硅基体10的损伤。
即使在本实施方式中使用的溅射成膜装置55中，也与上述第六实施方式中使用的的溅射成膜装置50一样，在等离子点火时，成膜材料离子及惰性气体等的溅射用气体有时集中。为了避免该情况，在本实施方式中，如下进行。
在溅射成膜装置55的等离子点火时，停止向安装于阴极21上的电磁铁51的电流的流入，同时停止电磁铁51的旋转，以使不发生基于电磁铁51的磁场。这样，在电磁铁51的磁力消失的状态下，对溅射用气体进行等离子点火。
然后，当电极21、22间的溅射电压在300V以下稳定时，电流向电磁铁51流动，并且，使电磁铁51沿箭头标记56方向旋转，开始对碳化硅基体10的成为金属层13的金属膜的成膜。具体而言，当从等离子点火时，经过预先规定的消磁时间时，电流向电磁铁51流动，产生磁力，并且，使电磁铁51旋转，开始金属膜的成膜。
由此，得到与第六实施方式相同的效果。具体而言，能进一步减少对碳化硅基体10的损伤。因此，能得到更进一步具备正向电流特性及反向电流特性的肖特基势垒二极管即碳化硅半导体装置。
与上述第六实施方式一样，上述的消磁时间，例如为10秒钟。如上所述，当从等离子点火时经过10秒钟以上时，溅射电压在300V以下稳定，因此，通过将消磁时间设为10秒钟，能实现减少对碳化硅基体10的损伤。
在以上叙述的各实施方式中，虽然示出了使用溅射成膜装置20、30、40、50、55，在一个碳化硅基体10上对成为金属层13的金属膜进行成膜的情况，但不限定于此，也可以在多个碳化硅基体10上依次对成为金属层13的金属膜进行成膜。
在该情况下，例如，与上述第一实施方式一样，将施加于一对电极21、22间的高频电压设为20V以上300V以下，在多个碳化硅基体10上依次对金属膜进行成膜。在对金属膜进行成膜后的多个碳化硅基体10中，除去第一个对金属膜进行成膜后的碳化硅基体10，使用第二个以后的对金属膜进行成膜后的碳化硅基体10，制造碳化硅半导体装置1。即，将第一个碳化硅基体10设为虚设，对第二个以后成为产品的碳化硅基体10进行处理。
由此，在可能产生损伤的等离子点火时，由于变为对虚设的碳化硅基体10进行处理，所以，与虚设的碳化硅基体10相比，能减少对成为产品的碳化硅基体10的损伤。因此，能减少对成为产品的碳化硅半导体装置1中的碳化硅基体10与金属层13之间的界面的基于溅射而产生的损伤。
在交换多个碳化硅基体10时，例如，在对一对电极21、22间施加了高频电压的状态下，交换对金属膜进行成膜之后的碳化硅基体10和对金属膜进行成膜之前的碳化硅基体10。由此，在碳化硅基体10的交换后，由于不需要重新进行等离子的点火，所以，能减少对碳化硅基体10的损伤。
另外，代替在对一对电极21、22间施加了高频电压的状态下进行交换，也可以在使溅射用气体流入腔室25内的状态下，交换对金属膜进行成膜之后的碳化硅基体10和对金属膜进行成膜之前的碳化硅基体10。由此，能得到与在对一对电极21、22间施加了高频电压的状态下进行交换的情况相同的效果。具体而言，在碳化硅基体10的交换后，由于不需要重新进行等离子的点火，所以，能减少对碳化硅基体10的损伤。
另外，在上述各实施方式中，作为溅射用气体，使用惰性气体，具体而言，使用作为稀有气体的Ar，但不限定于此，也可以使用其它稀有气体，例如，氦（He）、氖（Ne）、氪（Kr）、氙（Xe）。例如，将这些稀有气体中一种或两种以上作为溅射用气体来使用。
在使用稀有气体作为溅射用气体的情况下，在金属膜的成膜中，优选从质量小的稀有气体变化为质量大的稀有气体。换言之，优选使溅射用气体从质量小的稀有气体变化为质量大的稀有气体，同时对金属膜进行成膜。在该情况下，例如，以He、Ne、Ar、Kr、Xe的顺序切换溅射用气体。
由此，由于能减少易于产生损伤的等离子点火时的对溅射用气体的碳化硅基体10的碰撞能量，所以，能减少基于溅射用气体的对碳化硅基体10的损伤。
符号说明
1  碳化硅半导体装置、10  碳化硅基体、11  碳化硅衬底、12  外延层、13  金属层、14表面电极、15  背面电极、20、30、40、50、55  溅射成膜装置、21  阴极、22  阳极、23靶材、24  电源、25  腔室、26  真空泵、27  气体导入口、31  遮挡板、41  角度可变准直仪、42  限制板、51  电磁铁。

Claims (15)

1.一种碳化硅半导体装置的制造方法，其特征在于，具备：
在由真空泵抽气的腔室内，对由相互对向配置的阳极及阴极构成的一对电极间施加高频电压，使所述一对电极间发生溅射用气体的等离子，以发生的所述等离子中的离子溅射配置于所述阴极上的金属材料，使溅射的所述金属材料堆积于与所述金属材料对向配置于所述阳极上的碳化硅基体上，对金属膜进行成膜的工序，
在对所述金属膜进行成膜的工序中，所述金属材料及所述溅射用气体的对所述碳化硅基体的入射能在变为比碳化硅的结合能小的条件下，对所述金属膜进行成膜。
2.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，作为所述入射能变为比所述碳化硅的结合能小的条件，将施加于所述一对电极间的所述高频电压设为20V以上300V以下，对所述金属膜进行成膜。
3.如权利要求2所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，从对所述溅射用气体进行等离子点火的时刻，到经过预先规定的低压成膜时间，将施加于所述一对电极间的所述高频电压设为20V以上300V以下，对所述金属膜进行成膜，当经过所述低压成膜时间时，使施加于所述一对电极间的所述高频电压比300V大，对所述金属膜进行成膜。
4.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，作为所述入射能变为比所述碳化硅的结合能小的条件，将所述一对电极间的距离设为0.1m以上，对所述金属膜进行成膜。
5.如权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，从对所述溅射用气体进行等离子点火的时刻，到经过预先规定的远距离成膜时间，将所述一对电极间的距离设为0.1m以上，对所述金属膜进行成膜，当经过所述远距离成膜时间时，将所述一对电极间的距离设为不足0.1m，对所述金属膜进行成膜。
6.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，作为所述入射能变为比所述碳化硅的结合能小的条件，将所述溅射用气体的流量设为不足10sccm，对所述金属膜进行成膜。
7.如权利要求6所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，从对所述溅射用气体进行等离子点火的时刻，到经过预先规定的低流量成膜时间，将所述溅射用气体的流量设为不足10sccm，对所述金属膜进行成膜，当经过所述低流量成膜时间时，将所述溅射用气体的流量设为10sccm以上，对所述金属膜进行成膜。
8.如权利要求2所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，将施加于所述一对电极间的所述高频电压设为20V以上300V以下，依次在多个所述碳化硅基体对所述金属膜进行成膜，
对所述金属膜进行成膜后的多个所述碳化硅基体中，除去第一个对所述金属膜进行成膜后的碳化硅基体，使用第二个以后对所述金属膜进行成膜后的碳化硅基体，来制造碳化硅半导体装置。
9.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，依次在多个所述碳化硅基体对所述金属膜进行成膜时，在对所述一对电极间施加所述高频电压的状态下，交换对所述金属膜进行成膜之后的所述碳化硅基体和对所述金属膜进行成膜之前的所述碳化硅基体。
10.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，依次在多个所述碳化硅基体对所述金属膜进行成膜时，在使所述溅射用气体流入所述腔室内的状态下，交换对所述金属膜进行成膜之后的所述碳化硅基体和对所述金属膜进行成膜之前的所述碳化硅基体。
11.如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，以覆盖所述碳化硅基体的方式，在所述一对电极间设置遮挡板的闭状态下，在所述溅射用气体进行等离子点火，当从在所述溅射用气体进行等离子点火的时刻，经过预先规定的关闭时间时，形成使所述遮挡板从覆盖所述碳化硅基体的位置退避的开状态，对所述金属膜进行成膜。
12.如权利要求2所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，在所述一对电极间设置准直仪，在将构成所述准直仪的限制板的角度相对于连结构成所述一对电极的所述阳极和所述阴极的基准线设为90°的状态下，在所述溅射用气体进行等离子点火之后，将所述限制板的角度相对于所述基准线设为0°以上不足90°，对所述金属膜进行成膜。
13.如权利要求2所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，在隔着所述阴极且与所述金属材料相反侧设置磁铁，在所述磁铁的磁力消失的状态下，在所述溅射用气体进行等离子点火，当从在所述溅射用气体进行等离子点火的时刻，经过预先规定的消磁时间时，使所述磁铁产生磁力，对所述金属膜进行成膜。
14.如权利要求2所述的碳化硅半导体装置的制造方法，其特征在于，
在对所述金属膜进行成膜的工序中，使所述溅射用气体从质量小的稀有气体变化为质量大的稀有气体，同时对所述金属膜进行成膜。
15.如权利要求1～14中任一项所述的碳化硅半导体装置的制造方法，其特征在于，
具备：
在对所述金属膜进行成膜的工序之后，
以所述金属材料的结晶恢复温度，将对所述金属膜进行成膜后的所述碳化硅基体进行热处理的工序。
CN201210522238.1A 2012-02-01 2012-12-07 碳化硅半导体装置的制造方法 Active CN103295885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012019760A JP5885521B2 (ja) 2012-02-01 2012-02-01 炭化珪素半導体装置の製造方法
JP2012-019760 2012-02-01

Publications (2)

Publication Number Publication Date
CN103295885A true CN103295885A (zh) 2013-09-11
CN103295885B CN103295885B (zh) 2016-06-08

Family

ID=48783927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210522238.1A Active CN103295885B (zh) 2012-02-01 2012-12-07 碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9685566B2 (zh)
JP (1) JP5885521B2 (zh)
KR (1) KR101418731B1 (zh)
CN (1) CN103295885B (zh)
DE (1) DE102013201235B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015101966B4 (de) 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
KR102709907B1 (ko) * 2016-11-07 2024-09-27 삼성디스플레이 주식회사 증착장치 및 그를 이용한 증착방법
CN114946037A (zh) * 2020-03-27 2022-08-26 新电元工业株式会社 宽带隙半导体装置及宽带隙半导体装置的制造方法
JP7505402B2 (ja) * 2020-12-25 2024-06-25 株式会社デンソー 炭化珪素半導体ウェハおよび炭化珪素半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225219A (ja) * 1990-12-26 1992-08-14 Semiconductor Energy Lab Co Ltd 半導体膜作製方法
JPH10294176A (ja) * 1997-02-18 1998-11-04 Tdk Corp 有機ｅｌ素子の製造方法および有機ｅｌ素子
EP1078111B1 (en) * 1998-05-14 2005-12-28 KAUFMAN & ROBINSON, INC. Sputter deposition method
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
JP2008210938A (ja) * 2007-02-26 2008-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20090057906A1 (en) * 2007-08-29 2009-03-05 Steven Mark Buchoff Encapsulated silicidation for improved SiC processing and device yield
US20100193883A1 (en) * 2009-02-04 2010-08-05 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
CN101916723A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 一种肖特基二极管的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154966A (ja) * 1990-10-16 1992-05-27 Hitachi Ltd プラズマ処理方法および装置
JPH07157872A (ja) * 1993-12-06 1995-06-20 Fujitsu Ltd スパッタ装置
DE19514081A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
JP2995284B2 (ja) 1995-08-25 1999-12-27 工業技術院長 電極作成方法
TW335504B (en) 1996-07-09 1998-07-01 Applied Materials Inc A method for providing full-face high density plasma deposition
JP3719797B2 (ja) * 1996-11-08 2005-11-24 株式会社アルバック 有機薄膜表面への導電性薄膜形成方法
JPH10308358A (ja) * 1997-05-08 1998-11-17 Nec Corp 半導体装置の電極形成方法
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
DE19954866A1 (de) 1999-11-15 2001-05-31 Infineon Technologies Ag Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt
ATE528421T1 (de) 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
JP4734864B2 (ja) * 2004-07-28 2011-07-27 パナソニック株式会社 スパッタリング方法
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008103705A (ja) 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
KR20090106112A (ko) * 2008-04-04 2009-10-08 울산대학교 산학협력단 다결정 탄화규소 버퍼층위에 마이크로 또는 나노전자기계시스템용 질화알루미늄막 증착방법
WO2010039284A1 (en) 2008-09-30 2010-04-08 Youngstown State University Silicon carbide barrier diode
WO2011007832A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置
KR101040539B1 (ko) 2009-11-05 2011-06-16 동의대학교 산학협력단 박막 형성 방법 및 발광소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225219A (ja) * 1990-12-26 1992-08-14 Semiconductor Energy Lab Co Ltd 半導体膜作製方法
JPH10294176A (ja) * 1997-02-18 1998-11-04 Tdk Corp 有機ｅｌ素子の製造方法および有機ｅｌ素子
EP1078111B1 (en) * 1998-05-14 2005-12-28 KAUFMAN & ROBINSON, INC. Sputter deposition method
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
JP2008210938A (ja) * 2007-02-26 2008-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20090057906A1 (en) * 2007-08-29 2009-03-05 Steven Mark Buchoff Encapsulated silicidation for improved SiC processing and device yield
US20100193883A1 (en) * 2009-02-04 2010-08-05 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
CN101916723A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 一种肖特基二极管的制备方法

Also Published As

Publication number Publication date
US20130196494A1 (en) 2013-08-01
KR20130089188A (ko) 2013-08-09
KR101418731B1 (ko) 2014-07-11
JP5885521B2 (ja) 2016-03-15
CN103295885B (zh) 2016-06-08
US9685566B2 (en) 2017-06-20
DE102013201235B4 (de) 2024-02-22
DE102013201235A1 (de) 2013-08-01
JP2013161805A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
JP6673903B2 (ja) 高密度高Ｓｐ３含有層を実現するための高電力インパルスマグネトロンスパッタリング処理
CN103295885A (zh) 碳化硅半导体装置的制造方法
TW201402851A (zh) 利用一預穩定電漿之製程的濺鍍方法
CN106480415A (zh) 成膜装置
JP6023722B2 (ja) ＳｒＲｕＯ３膜の成膜方法
WO2022217964A1 (zh) 基于铁电材料的半导体掺杂方法
JP2011146662A (ja) ＳｉＣ半導体素子の製造方法
JP5100313B2 (ja) 酸化ランタン化合物の製造方法
JP6600300B2 (ja) 固体電解質用多重層配置構成
CN102628160A (zh) 成膜装置和成膜方法
US20110079507A1 (en) Manufacturing method of semiconductor element
JP4763674B2 (ja) ＺｎＯ膜形成装置および方法
KR20180030051A (ko) Iii족 질화물 반도체 성장 속도를 증가 및 이온 플럭스 훼손의 감소를 위한 시스템 및 방법
CN102560367A (zh) 一种生长具有金字塔形貌特征的钴薄膜的磁控溅射方法
JP2012216736A (ja) 半導体素子の製造方法
CN106783800B (zh) 芯片的阻挡层及其制备方法
CN110112222A (zh) 一种沟槽肖特基二极管及制作方法
Solovyev et al. Magnetron deposition of yttria-stabilised zirconia electrolyte for solid oxide fuel cells
JP2007137689A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP7298490B2 (ja) ターゲットの製造方法
CN103276443B (zh) 一种快速制备晶体外延薄膜的装置和方法
JP6396223B2 (ja) アーク放電イオンプレーティング装置の制御方法
KR102430700B1 (ko) 강자성체 필름의 제조방법 및 강자성체 필름의 제조장치
JP6188217B2 (ja) 半導体素子の製造方法。
JP5580218B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant