JP2013161805A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2013161805A
JP2013161805A JP2012019760A JP2012019760A JP2013161805A JP 2013161805 A JP2013161805 A JP 2013161805A JP 2012019760 A JP2012019760 A JP 2012019760A JP 2012019760 A JP2012019760 A JP 2012019760A JP 2013161805 A JP2013161805 A JP 2013161805A
Authority
JP
Japan
Prior art keywords
silicon carbide
metal film
semiconductor device
manufacturing
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012019760A
Other languages
English (en)
Other versions
JP5885521B2 (ja
Inventor
Daisuke Chikamori
大亮 近森
Yasuhiko Nishio
康彦 西尾
Naoki Yuya
直毅 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012019760A priority Critical patent/JP5885521B2/ja
Priority to US13/673,349 priority patent/US9685566B2/en
Priority to CN201210522238.1A priority patent/CN103295885B/zh
Priority to KR1020130008381A priority patent/KR101418731B1/ko
Priority to DE102013201235.7A priority patent/DE102013201235B4/de
Publication of JP2013161805A publication Critical patent/JP2013161805A/ja
Application granted granted Critical
Publication of JP5885521B2 publication Critical patent/JP5885521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/0435—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】金属材料をスパッタして炭化珪素基体上に金属膜を成膜するときに炭化珪素と金属との界面に生じるダメージを抑え、一定の電気特性を有する炭化珪素半導体装置を安定して製造することができる炭化珪素半導体装置の製造方法を提供する。
【解決手段】金属材料から成るターゲット２３をスパッタして、炭化珪素基体１０上に金属膜を成膜する。このとき、ターゲット２３からスパッタされた金属材料、およびガス導入口２７から流入されるスパッタ用ガスの炭化珪素基体１０への入射エネルギーが、炭化珪素の結合エネルギーよりも小さくなる条件下、具体的には４．８ｅＶよりも小さくなる条件下で、金属膜を成膜する。たとえば、陰極２１と陽極２２との間に印加される高周波電圧を２０Ｖ以上３００Ｖ以下として、金属膜を成膜する。
【選択図】図２

Description

本発明は、炭化珪素半導体装置の製造方法に関し、より詳細には、半導体と金属との接合界面のショットキ障壁による整流作用を利用する炭化珪素ショットキバリアダイオードなどの炭化珪素半導体装置の製造方法に関する。
ダイオードは、電流の流れる方向を制限する電子部品である。ダイオードは、電流が一方向に流れることを許容し、反対方向に流れることを阻止する。したがって、ダイオードは、機械的逆防止弁の電子版と考えることができる。電流が一方向にのみ流れることを必要とする回路には、１個以上のダイオードが含まれる。
ショットキバリアダイオード（以下「ショットキダイオード」という場合がある）は、半導体同士を接合させて形成されるｐｎ接合ダイオードとは異なり、金属と半導体とを接合させて形成されるダイオードである。
炭化珪素（ＳｉＣ）半導体は、非常に安定なＩＶ−ＩＶ族半導体であり、珪素（Ｓｉ）半導体に比べて、禁制帯が幅広く、熱伝導率および絶縁破壊電界が大きいという特徴を有している。したがって、ＳｉＣを用いた炭化珪素半導体装置は、高温条件での動作が可能であり、高耐圧で低損失な大電力デバイスとして注目されている。
炭化珪素と金属との接合障壁による整流作用を利用するショットキダイオードの作製において、ショットキ金属材料の選択とその逆方向特性の安定化は、重要な要素である。ショットキ金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などが用いられる。
半導体に対してショットキ障壁を生じる材料を接合したとき、熱放出が支配的な場合、電流密度Ｊは、以下の式（１）で表される。
Ｊ＝Ｊ０｛ｅｘｐ（ｑＶ／ｋＴ）−１｝ …（１）
ここで、Ｊ０は飽和電流密度を示し、ｑは電荷量を示し、Ｖは印加電圧を示し、ｋはボルツマン定数を示し、Ｔは温度を示す。飽和電流密度Ｊ０は、以下の式（２）で表される。
Ｊ０＝Ａ＊Ｔ２ｅｘｐ｛−ｑ（φｂ）／ｋＴ｝ …（２）
ここで、φｂはショットキ障壁高さを示し、Ａ＊はリチャードソン定数を示す。
式（２）から明らかなように、ショットキ障壁高さφｂが高くなると、飽和電流密度Ｊ０が小さくなるので、逆方向電流を抑えることができる。
しかし、ショットキ金属層と炭化珪素基板とのショットキ接合における従来の成膜方法では、プロセス中に生じた接合界面のダメージ、たとえば格子の乱れの影響で、実際のショットキ障壁高さφｂは、理論的なショットキ障壁高さφｂに比べて、低くなっている。たとえば、理論的なショットキ障壁高さφｂが１．２５ｅＶであるのに対して、実際のショットキ障壁高さφｂは１．１９ｅＶ〜１．２３ｅＶ程度と低く、また、ウェハ面内でばらつきを有する。このばらつきによって、ウェハ面内で逆方向電流特性および順方向電流特性に大きなばらつきが生じ、逆方向電流特性および順方向電流特性が安定しないという問題がある。
プロセス中に接合界面に生じるダメージを抑えるための技術は、たとえば特許文献１および２に開示されている。特許文献１に開示される技術では、半導体層へスパッタダメージが入ることを防ぐために、加熱蒸着法で金属膜を蒸着した後、その上にスパッタ法によって金属膜を形成している（たとえば、特許文献１（第３頁）参照）。特許文献２に開示される技術では、直流（ＤＣ）スパッタ法で金属膜を堆積するときのスパッタダメージを低減するために、ＤＣパワーを制御している（たとえば、特許文献２（第６頁）参照）。
また、電極金属／半導体界面のフラット性を制御することによって、ショットキ障壁高さを制御する技術が、特許文献３に開示されている。特許文献３に開示されている技術では、電極金属の蒸着前に、半導体基板の表面をフラットにする処理を施している（たとえば、特許文献３（第７−８頁）参照）。
特開平１０−３０８３５８号公報 特開２００８−１０３７０５号公報 特開平９−１２９９０１号公報
炭化珪素ショットキバリアダイオードのデバイス特性のうち、逆方向電流特性および耐圧特性は、ウェハおよびエピタキシャル層の欠陥およびプロセス欠陥に大きく影響される。また、順方向電流特性は、ショットキ接合を形成するときの前処理条件、およびショットキ金属の成膜条件に大きく影響される。
前述のように、従来技術の炭化珪素半導体装置の製造方法では、ショットキ障壁高さφｂがウェハ面内でばらつきを有し、逆方向電流特性および順方向電流特性が安定しないという問題がある。
このような問題を解決するための技術としては、前述の特許文献１〜３に開示される技術が挙げられる。しかし、特許文献１に開示される技術は、スパッタ法自体を改良する技術ではないので、特許文献１に開示される技術を用いても、スパッタ法で金属膜を形成するときに生じるダメージ自体を低減することはできない。
また特許文献２に開示される技術では、ＤＣスパッタ法を用いているが、ＤＣスパッタ法では、試料付近にプラズマが形成されるので、試料である炭化珪素基体が損傷を受けるおそれがある。
また特許文献３に開示される技術は、電極となる金属膜を形成する前に行う前処理に関する技術であり、電極の形成に関する技術ではない。特許文献３に開示される技術を用いても、スパッタ法で電極を形成するときに生じるダメージを低減することはできない。
本発明の目的は、金属材料をスパッタして炭化珪素基体上に金属膜を成膜するときに炭化珪素と金属との界面に生じるダメージを抑え、一定の電気特性を有する炭化珪素半導体装置を安定して製造することができる炭化珪素半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、真空ポンプで吸引されたチャンバ内で、互いに対向して配置される陽極および陰極から成る一対の電極間に高周波電圧を印加して、前記一対の電極間にスパッタ用ガスのプラズマを発生させ、発生させた前記プラズマ中のイオンで、前記陰極上に配置される金属材料をスパッタし、スパッタされた前記金属材料を、前記金属材料に対向して前記陽極上に配置される炭化珪素基体上に堆積させて、金属膜を成膜する工程を備え、前記金属膜を成膜する工程では、前記金属材料および前記スパッタ用ガスの前記炭化珪素基体への入射エネルギーが、炭化珪素の結合エネルギーよりも小さくなる条件下で、前記金属膜を成膜することを特徴とする。
本発明の炭化珪素半導体装置の製造方法によれば、金属材料およびスパッタ用ガスの炭化珪素基体への入射エネルギーが、炭化珪素の結合エネルギーよりも小さくなる条件下で、金属材料がスパッタされて、炭化珪素基体上に金属膜が成膜される。これによって、金属材料およびスパッタ用ガスによる炭化珪素基体へのダメージを抑えることができるので、炭化珪素と金属との界面に生じるダメージを抑えることができる。したがって、一定の電気特性を有する炭化珪素半導体装置を安定して製造することができる。
本発明の第１の実施の形態における炭化珪素半導体装置１の構成を示す断面図である。 本発明の第１の実施の形態で用いられるスパッタ成膜装置２０を示す断面図である。 本発明の第１の実施の形態で形成されたショットキ界面の格子を透過型電子顕微鏡で観察して得たＴＥＭ像を示す図である。 図３に示す領域ＡのＳｉＣ格子を模式的に示す図である。 従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面の格子のＴＥＭ像を示す図である。 図５に示す領域ＢのＳｉＣ格子を模式的に示す図である。 スパッタ電圧とショットキ障壁高さφｂとの関係の一例を示す図である。 スパッタ電圧とショットキ障壁高さφｂのばらつきσとの関係の一例を示す図である。 ショットキバリアダイオードの逆方向リーク電流値とスパッタ電圧との関係の一例を示す図である。 本発明の第４の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置３０の構成を示す断面図である。 本発明の第５の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置４０の構成を示す断面図である。 本発明の第５の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置４０の構成を示す断面図である。 規制板４２を拡大して示す断面図である。 本発明の第６の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置５０の構成を示す断面図である。 図１４に示す電磁石５１の構成を示す平面図である。 本発明の第７の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置５５の構成を示す断面図である。 図１６に示す電磁石５１の構成を示す平面図である。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態における炭化珪素半導体装置１の構成を示す断面図である。炭化珪素半導体装置１は、本発明の第１の実施の形態の炭化珪素半導体装置の製造方法によって製造される。本実施の形態の炭化珪素半導体装置１は、ショットキバリアダイオード（Schottky Barrier Diode；略称：ＳＢＤ）である。
炭化珪素半導体装置１は、炭化珪素基板１１、エピタキシャル層１２、金属層１３、表面電極１４および裏面電極１５を備えて構成される。炭化珪素基板１１とエピタキシャル層１２とは、炭化珪素基体１０を構成する。
炭化珪素基板１１は、ｎ型の導電性を有するｎ型半導体基板である。炭化珪素基板１１は、本実施の形態では、４Ｈ型のポリタイプを有するｎ型４Ｈ−炭化珪素基板である。
エピタキシャル層１２は、炭化珪素基板１１の厚み方向一方側の表面上に設けられる。具体的には、エピタキシャル層１２は、ｎ型４Ｈ−炭化珪素基板である炭化珪素基板１１の（０００１）シリコン面上に設けられる。エピタキシャル層１２は、ｎ型の導電性を有する。エピタキシャル層１２は、ドリフト層として機能する。
金属層１３は、エピタキシャル層１２の厚み方向一方側の表面上に設けられる。本実施の形態の金属層１３は、ショットキ金属であるチタン（Ｔｉ）を、スパッタ成膜装置を用いて成膜して形成されたＴｉ層である。
表面電極１４は、金属層１３の厚み方向一方側の表面上に設けられる。裏面電極１５は、炭化珪素基板１１の厚み方向他方側の表面上、すなわちエピタキシャル層１２が設けられる側と反対側の表面上に設けられる。
本実施の形態の炭化珪素半導体装置の製造方法では、以下のようにして、炭化珪素半導体装置１を製造する。まず、炭化珪素基板１１の厚み方向一方側の表面上、具体的にはｎ型４Ｈ−炭化珪素基板１１の（０００１）シリコン面上に、ｎ型ドリフト層としてｎ型エピタキシャル層１２をエピタキシャル成長させる。これによって、炭化珪素基体１０を得る。
次に、炭化珪素基体１０の厚み方向一方側の表面上、すなわちエピタキシャル層１２の厚み方向一方側の表面上に、金属層１３を形成する。本実施の形態では、金属層１３となるショットキ金属材料を、スパッタ成膜装置を用いて成膜することによって、金属層１３を形成する。ショットキ金属材料としては、たとえばチタン（Ｔｉ）が用いられる。スパッタ成膜装置としては、たとえば図２に示すスパッタ成膜装置２０が用いられる。
図２は、本発明の第１の実施の形態で用いられるスパッタ成膜装置２０を示す断面図である。スパッタ成膜装置２０は、一対の電極２１，２２、電源２４、チャンバ２５および真空ポンプ２６を備えて構成される。一対の電極２１，２２は、陰極２１および陽極２２によって構成される。陰極２１および陽極２２は、互いに対向して配置される。陰極２１上には、ショットキ金属材料から成るターゲット２３が設置される。陽極２２上には、ターゲット２３に対向するように、試料である炭化珪素基体１０が設置される。一対の電極２１，２２、ターゲット２３および炭化珪素基体１０は、チャンバ２５に収容される。
スパッタ成膜装置２０では、真空ポンプ２６でチャンバ２５内を吸引し、一対の電極２１，２２間に電源２４によって高周波交流電圧（以下「高周波電圧」という）を印加し、ガス導入口２７からスパッタ用ガスを導入することによって、一対の電極２１，２２間にスパッタ用ガスのプラズマを発生させる。発生したプラズマ中のイオンによって、ショットキ金属材料から成るターゲット２３がスパッタされる。スパッタされた成膜材料であるターゲット２３のイオン（以下「成膜材料イオン」という場合がある）が、炭化珪素基体１０上に堆積して、金属層１３となる金属膜が成膜される。スパッタ用ガスとしては、たとえばアルゴン（Ａｒ）などの不活性ガスが用いられる。
スパッタ成膜装置２０で成膜するときには、スパッタされてターゲット２３から放出された成膜材料イオン、および不活性ガスなどのスパッタ用ガスの炭化珪素基体１０への入射エネルギーが、炭化珪素の結合エネルギーに比べて、十分に小さくなっている必要がある。炭化珪素の結合エネルギーは約４．８ｅＶであるので、前記入射エネルギーは、具体的には、炭化珪素の結合エネルギーである約４．８ｅＶに比べて、十分に小さくなっている必要がある。
これを実現するために、本実施の形態では、陰極２１と陽極２２との間に印加する印加電圧（以下「スパッタ電圧」という場合がある）を、スパッタに必要な照射イオンの加速電圧の閾値以上、炭化珪素の格子の乱れが確認されない電圧以下に設定する。炭化珪素の格子の乱れが確認されない電圧の値は、具体的には３００Ｖである。たとえばスパッタ用ガスとしてＡｒを用いる場合、スパッタに必要な照射イオンであるＡｒの加速電圧の閾値は２０Ｖであるので、スパッタ電圧は、２０Ｖ以上３００Ｖ以下に設定される。
このようにスパッタ電圧を２０Ｖ以上３００Ｖ以下に設定することによって、成膜材料イオンおよび不活性ガスなどのスパッタ用ガスの炭化珪素基体１０への入射エネルギーを、炭化珪素の結合エネルギーよりも小さく、具体的には４．８ｅＶよりも小さくすることができる。
これによって、成膜材料イオンである金属材料、および不活性ガスなどのスパッタ用ガスを、低ダメージで炭化珪素基体１０へ入射させることができる。換言すれば、金属材料およびスパッタ用ガスによる炭化珪素基体１０へのダメージを抑えることができる。したがって、炭化珪素と金属との界面に生じるダメージを抑えることができるので、一定の電気特性を有する炭化珪素半導体装置１を安定して製造することができる。
以上のようにして金属層１３を形成した後、金属層１３を所望のデバイス形状へとパターニングする。その後、金属層１３の厚み方向一方側の表面上に表面電極１４を形成する。また炭化珪素基体１０の厚み方向他方側の表面上、すなわち炭化珪素基板１１の厚み方向他方側の表面上に、裏面電極１５を形成する。このようにして、ショットキバリアダイオードである炭化珪素半導体装置１が得られる。
図３は、本発明の第１の実施の形態で形成されたショットキ界面の格子を透過型電子顕微鏡（Transmission Electron Microscope；略称：ＴＥＭ）で観察して得たＴＥＭ像を示す図である。図３では、本実施の形態の炭化珪素半導体装置の製造方法に従って、ＳｉＣ層であるエピタキシャル層１２上に、スパッタ電圧を３００Ｖ以下として、金属層１３であるＴｉ層を形成した場合のショットキ界面を示している。図３に示すショットキ界面は、ＳｉＣ層であるエピタキシャル層１２と、Ｔｉ層である金属層１３との界面である。図４は、図３に示す領域ＡのＳｉＣ格子を模式的に示す図である。
図５は、従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面の格子のＴＥＭ像を示す図である。図４では、ＳｉＣ層であるエピタキシャル層１２上に、スパッタ電圧を３６０Ｖとして、金属層１３であるＴｉ層を形成した場合のショットキ界面を示している。図６は、図５に示す領域ＢのＳｉＣ格子を模式的に示す図である。
図５および図６から、従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面では、界面の格子に乱れが生じていることが分かる。これに対し、図３および図４に示す本実施の形態の場合は、界面の格子に乱れがないことが分かる。
このことから、本実施の形態の炭化珪素半導体装置の製造方法で製造されたショットキバリアダイオードである炭化珪素半導体装置１では、ＳｉＣ層であるエピタキシャル層１２と、ショットキバリア電極である金属層１３との界面の格子の乱れが軽減され、理想的なショットキ界面が形成されていることが分かる。
図７は、スパッタ電圧とショットキ障壁高さφｂとの関係の一例を示す図である。図７において、横軸はスパッタ電圧値［Ｖ］を示し、縦軸はショットキ障壁高さφｂを示す。図７から、スパッタ電圧が高くなると、ショットキ障壁高さφｂが小さくなることが分かる。
図８は、スパッタ電圧とショットキ障壁高さφｂのばらつきσとの関係の一例を示す図である。図８において、横軸はスパッタ電圧値［Ｖ］を示し、縦軸はショットキ障壁高さφｂのばらつきσを示す。図８から、スパッタ電圧を低くすることによって、ショットキ障壁高さφｂのばらつきσが小さくなることが分かる。
図９は、ショットキバリアダイオードの逆方向リーク電流値とスパッタ電圧との関係の一例を示す図である。図９において、横軸はスパッタ電圧値［Ｖ］を示し、縦軸は逆方向リーク電流値［Ａ］を示す。図９から、スパッタ電圧が高くなると、逆方向リーク電流値が大きくなることがわかる。
以上の結果から、本実施の形態の炭化珪素半導体装置の製造方法のように、スパッタ電圧を２０Ｖ〜３００Ｖに設定して、ショットキメタルである金属層１３を成膜することによって、スパッタ電圧をたとえば３６０Ｖとする従来技術に比べて、ショットキ障壁高さφｂを高くすることができる。また、ショットキ障壁高さφｂのばらつきσを低減することができる。これによって、順方向電流特性および逆方向電流特性が揃ったショットキバリアダイオードを提供することが可能となる。
本実施の形態では、スパッタ電圧を２０Ｖ以上３００Ｖ以下にすることによって、金属材料およびスパッタ用ガスの炭化珪素基体１０への入射エネルギーを炭化珪素の結合エネルギーよりも小さくしているが、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくする方法は、これに限定されない。
たとえば、一対の電極２１，２２間の距離を１０ｃｍ、すなわち０．１ｍ以上とすることによって、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層１３となる金属膜を成膜してもよい。これによって、本実施の形態と同様の効果を得ることができる。
また、たとえば、スパッタ用ガスの流量を１０ｓｃｃｍ未満として、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層１３となる金属膜を成膜してもよい。これによって、本実施の形態と同様の効果を得ることができる。ここで、ｓｃｃｍは、０℃、１気圧（ａｔｍ）における１分間（ｍｉｎ）あたりの流量（ｃｃ）であり、１ｓｃｃｍ＝１．６９×１０−４Ｐａ・ｍ３／ｓｅｃである。
＜第２の実施の形態＞
本発明の第２の実施の形態の炭化珪素半導体装置の製造方法では、第１の実施の形態と同様にして金属層１３を形成した後、金属層１３を構成するショットキ金属材料の再結晶化温度付近の温度である結晶回復温度で熱処理を行う。この熱処理を、以下では「再結晶化熱処理」という場合がある。再結晶化熱処理を行うことによって、金属層１３中の結晶欠陥の回復を促進することができる。結晶回復温度は、たとえば、再結晶化温度±５０℃である。
たとえば、金属層１３がＴｉから成るＴｉ／ｎ型炭化珪素ショットキ接合を有する炭化珪素半導体装置を製造する場合は、前述の第１の実施の形態における処理条件でＴｉを成膜した後、再結晶化熱処理として、Ｔｉの再結晶化温度付近の温度である４５０℃±５０℃で熱処理を行う。これによって、Ｔｉ膜中の結晶欠陥の回復を促進することができる。
再結晶化熱処理の後の工程では、熱処理温度、たとえばデバイス保護のためのポリイミド焼成温度を、再結晶化熱処理における熱処理温度よりも５０℃以上低温にする。これによって、再結晶化熱処理で安定化された金属層１３の結晶が再び不安定になることを防ぐことができる。
たとえば、前述のＴｉ／ｎ型炭化珪素ショットキ接合を有する炭化珪素半導体装置を製造する場合には、再結晶化熱処理の後の工程での熱処理温度を、Ｔｉ膜中の結晶欠陥回復処理の熱処理温度よりも５０℃以上低温にする。これによって、再結晶化熱処理で安定化されたＴｉ膜の結晶が再び不安定になることを防ぐことができる。
以上のように、本実施の形態の炭化珪素半導体装置の製造方法によれば、金属層１３を成膜した後、金属層１３の再結晶化温度付近の温度で再結晶化熱処理を行うことによって、金属層１３中の結晶欠陥の回復を促進することができる。これによって、第１の実施の形態に比べて、ショットキ障壁高さφｂのばらつきをさらに低減することができる。したがって、順方向電流特性および逆方向電流特性が一層揃ったショットキバリアダイオードである炭化珪素半導体装置を得ることができる。
＜第３の実施の形態＞
前述の第１の実施の形態の炭化珪素半導体装置の製造方法では、ショットキ金属から成る金属層１３の全体を形成するまで、スパッタ電圧を２０Ｖ以上３００Ｖ以下とするので、ショットキ金属の成膜速度が遅くなる。したがって、所望の膜厚の金属層１３を成膜するまでには時間がかかり、生産性が悪くなる。
そこで、本発明の第３の実施の形態の炭化珪素半導体装置の製造方法では、スパッタ用ガスにプラズマが着火された時点（以下「プラズマ着火時」という場合がある）から、予め定める低圧成膜時間が経過するまでは、一対の電極２１，２２間に印加される高周波電圧を２０Ｖ以上３００Ｖ以下として、金属層１３となる金属膜を成膜する。低圧成膜時間が経過すると、一対の電極２１，２２間に印加される高周波電圧を３００Ｖよりも大きくして、金属層１３となる金属膜を成膜する。
すなわち、本実施の形態では、金属層１３のうち、ショットキ界面に影響のある１０ｎｍ程度を、スパッタ電圧を２０Ｖ以上３００Ｖ以下として成膜し、その後、スパッタ電圧を、３００Ｖを超える電圧に上げて、金属層１３の残りの部分を形成する。これによって、成膜速度を上げることができるので、所望の膜厚を成膜するまでに要する時間を短縮し、生産性を向上させることができる。
前述の低圧成膜時間は、たとえば１０秒間である。低圧成膜時間を１０秒間とすることによって、前述のように金属層１３のうち、ショットキ界面に影響のある１０ｎｍ程度の部分を、スパッタ電圧を２０Ｖ以上３００Ｖ以下とした条件下で成膜することができる。
本実施の形態では、スパッタ電圧を２０Ｖ以上３００Ｖ以下にすることによって、金属材料およびスパッタ用ガスの炭化珪素基体１０への入射エネルギーを炭化珪素の結合エネルギーよりも小さくしているが、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくする方法は、これに限定されない。
たとえば、前述のように、一対の電極２１，２２間の距離を１０ｃｍ以上、すなわち０．１ｍ以上とすることによって、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層１３となる金属膜を成膜してもよい。
この場合、プラズマ着火時から、予め定める遠距離成膜時間が経過するまでは、一対の電極２１，２２間の距離を０．１ｍ以上として金属膜を成膜する。遠距離成膜時間が経過すると、一対の電極２１，２２間の距離を０．１ｍ未満として、金属膜を成膜する。これによって、本実施の形態と同様の効果を得ることができる。
遠距離成膜時間は、前述の低圧成膜時間と同程度でよく、たとえば１０秒間である。遠距離成膜時間を１０秒間とすることによって、前述のように金属層１３のうち、ショットキ界面に影響のある１０ｎｍ程度の部分を、一対の電極２１，２２間の距離を０．１ｍ以上とした条件下で成膜することができる。
また、たとえば、前述のように、スパッタ用ガスの流量を１０ｓｃｃｍ未満として、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層１３となる金属膜を成膜してもよい。この場合、プラズマ着火時から、予め定める低流量成膜時間が経過するまでは、スパッタ用ガスの流量を１０ｓｃｃｍ未満として金属膜を成膜する。低流量成膜時間が経過すると、スパッタ用ガスの流量を１０ｓｃｃｍ以上として、金属膜を成膜する。これによって、本実施の形態と同様の効果を得ることができる。
低流量成膜時間は、前述の低圧成膜時間および遠距離成膜時間と同程度でよく、たとえば１０秒間である。低流量成膜時間を１０秒間とすることによって、前述のように金属層１３のうち、ショットキ界面に影響のある１０ｎｍ程度の部分を、スパッタ用ガスの流量を１０ｓｃｃｍ未満とした条件下で成膜することができる。
＜第４の実施の形態＞
図１０は、本発明の第４の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置３０の構成を示す断面図である。本発明の第４の実施の炭化珪素半導体装置の製造方法では、図１０に示すスパッタ成膜装置３０を用いて、金属層１３を形成する。スパッタ成膜装置３０は、前述の第１の実施の形態で用いられる図２に示すスパッタ成膜装置２０と類似し、同一の構成については同一の参照符号を付して、説明を省略する。
本実施の形態で用いられるスパッタ成膜装置３０は、前述の第１の実施の形態で用いられる図２に示すスパッタ成膜装置２０の構成に加えて、シャッター３１を備える。シャッター３１は、陰極２１および陽極２２の厚み方向に垂直な矢符３２で示される方向に変位可能に設けられる。
シャッター３１は、矢符３２で示される方向に変位することによって、陰極２１と陽極２２との間の通路を開放する開状態と、前記通路を閉鎖する閉状態とに切替え可能に設けられる。シャッター３１は、閉状態では、陰極２１と陽極２２との間に介在し、開状態では、陰極２１と陽極２２との間から退避した位置に存在する。閉状態では、炭化珪素基体１０は、シャッター３１によって覆われる。すなわち、閉状態は、一対の電極２１，２２間に炭化珪素基体１０を覆うようにシャッター３１を設置した状態であり、開状態は、炭化珪素基体１０を覆う位置からシャッター３１を退避させた状態である。
スパッタ成膜装置３０のプラズマ着火時には、一対の電極２１，２２間に高電圧が生じ、この高電圧で加速された成膜材料のイオンおよびスパッタ用ガスによって、炭化珪素基体１０にダメージが生じるおそれがある。
このダメージを避けるために、本実施の形態では、スパッタ成膜装置３０のプラズマ着火時には、図１０に示すようにシャッター３１を閉状態として、シャッター３１で炭化珪素基体１０を保護する。このようにシャッター３１を閉状態として、スパッタ用ガスにプラズマを着火する。
その後、電極２１，２２間のスパッタ電圧が３００Ｖ以下で安定すると、シャッター３１を開いて開状態とし、炭化珪素基体１０への金属層１３となる金属膜の成膜を開始する。具体的には、プラズマ着火時から、予め定める閉鎖時間が経過すると、シャッター３１を開いて開状態とし、金属膜の成膜を開始する。
このようにすることによって、第１および第２の実施の形態に比べて、炭化珪素基体１０へのダメージをさらに低減することができる。したがって、順方向電流特性および逆方向電流特性がより一層揃ったショットキバリアダイオードである炭化珪素半導体装置を得ることができる。
前述の閉鎖時間は、たとえば１０秒間である。プラズマ着火時から１０秒間以上経過すると、スパッタ電圧が３００Ｖ以下で安定する。したがって、閉鎖時間を１０秒間とすることによって、炭化珪素基体１０へのダメージの低減を実現することができる。
＜第５の実施の形態＞
図１１および図１２は、本発明の第５の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置４０の構成を示す断面図である。本発明の第５の実施の形態の炭化珪素半導体装置では、図１１および図１２に示すスパッタ成膜装置４０を用いて、金属層１３を形成する。スパッタ成膜装置４０は、前述の第１の実施の形態で用いられる図２に示すスパッタ成膜装置２０と類似し、同一の構成については同一の参照符号を付して、説明を省略する。
本実施の形態で用いられるスパッタ成膜装置４０は、前述の第１の実施の形態で用いられる図２に示すスパッタ成膜装置２０の構成に加えて、角度可変コリメータ４１を備える。角度可変コリメータ４１は、図１２に示すように、複数の規制板４２を備えて構成される。各規制板４２は、成膜材料のイオンおよびスパッタ用ガスの照射方向を規制する。角度可変コリメータ４１は、陰極２１と陽極２２とを結ぶ線（以下「基準線」という）に対する各規制板４２の角度を変更可能に構成される。本実施の形態では、陰極２１および陽極２２は、平板状であり、互いに平行になるように配置されるので、基準線は、陰極２１および陽極２２の厚み方向に平行であって、陰極２１および陽極２２に垂直な線となる。
図１３は、規制板４２を拡大して示す断面図である。規制板４２は、支軸４３を回動中心として、回動可能に構成される。規制板４２は、支軸４３回りに回動することによって、基準線に対する角度を変更可能である。図１３では、規制板４２の角度が基準線に対して０°の状態を実線で示し、規制板４２の角度が基準線に対して９０°の状態を二点差線で示す。
図１１は、規制板４２の角度が基準線に対して９０°の状態に相当し、図１２は、規制板４２の角度が基準線に対して０°の状態に相当する。図１１では、理解を容易にするために、複数の規制板４２をまとめて、１枚の板状に記載している。
図１１に示すように規制板４２の角度が基準線に対して９０°の状態である場合、角度可変コリメータ４１を構成する複数の規制板４２が略一直線に並び、陰極２１から陽極２２へ向かう通路が閉鎖される。図１２に示すように、規制板４２の角度が基準線に対して０°の状態になると、陰極２１から陽極２２へ向かう通路が開放される。
つまり、角度可変コリメータ４１は、前述の第４の実施の形態で用いられるスパッタ成膜装置３０のシャッター３１と同様の機能を有する。規制板４２の角度が基準線に対して０°である状態が開状態に相当し、規制板４２の角度が基準線に対して９０°である状態が閉状態に相当する。
本実施の形態では、前述の第４の実施の形態と同様に、スパッタ成膜装置４０のプラズマ着火時には、図１１に示すように規制板４２の角度を基準線に対して９０°として角度可変コリメータ４１を閉状態とし、角度可変コリメータ４１で炭化珪素基体１０を保護する。このように規制板４２を基準線に対して傾けて、規制板４２の角度を基準線に対して９０°とした状態で、スパッタ用ガスにプラズマを着火する。
その後、電極２１，２２間のスパッタ電圧が３００Ｖ以下で安定すると、規制板４２の角度を基準線に対して０°以上９０°未満、本実施の形態では０°として角度可変コリメータ４１を開状態とし、炭化珪素基体１０への金属層１３の成膜を開始する。
このようにすることによって、第４の実施の形態と同様の効果を得ることができる。具体的には、第１および第２の実施の形態に比べて、炭化珪素基体１０へのダメージをさらに低減することができる。したがって、順方向電流特性および逆方向電流特性がより一層揃ったショットキバリアダイオードである炭化珪素半導体装置を得ることができる。
＜第６の実施の形態＞
図１４は、本発明の第６の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置５０の構成を示す断面図である。本発明の第６の実施の形態の炭化珪素半導体装置の製造方法では、図１４に示すスパッタ成膜装置５０を用いて、金属層１３を形成する。スパッタ成膜装置５０は、前述の第１の実施の形態で用いられる図２に示すスパッタ成膜装置２０と類似し、同一の構成については同一の参照符号を付して、説明を省略する。
本実施の形態で用いられるスパッタ成膜装置５０は、前述の第１の実施の形態で用いられる図２に示すスパッタ成膜装置２０の構成に加えて、電磁石５１を備える。図１５は、図１４に示す電磁石５１の構成を示す平面図である。図１５では、理解を容易にするために、図１４に示すスパッタ成膜装置５０のうち、陰極２１および電磁石５１のみを示す。図１４に示す断面構成は、図１５に示す切断面線Ｓ１−Ｓ１からみた断面構成に相当する。
スパッタ成膜装置５０は、陰極２１のターゲット３１が設けられる側と反対側の表面上、すなわち陽極２２に対向する側とは反対側の表面上に、複数の電磁石５１を備える。各電磁石５１は、棒状に形成され、一端部を円板状の陰極２１の中心部に向け、他端部を陰極２１の外周端部に向けるように設けられる。換言すれば、複数の電磁石５１は、陰極２１の中心部から放射状に設けられる。
スパッタ成膜装置５０では、電磁石５１に電流を流すことによって、陰極２１の周囲に磁界を発生させて成膜を行うことが可能である。このようにして成膜を行うことによって、スパッタ用ガスのプラズマを陰極２１の周囲に集中的に発生させ、陰極２１上のターゲット３１を集中的にスパッタさせることができる。したがって、スパッタ用ガスのプラズマが、試料である炭化珪素基体１０の付近に形成されることを防ぎ、炭化珪素基体１０へのダメージを抑えることができる。
本実施の形態で用いられるスパッタ成膜装置５０では、プラズマ着火時に、成膜材料イオン、および不活性ガスなどのスパッタ用ガスが局所的に集中することがある。これを避けるために、本実施の形態では、以下のようにする。
スパッタ成膜装置５０のプラズマ着火時には、陰極２１上に取付けた電磁石５１への電流の流入を止めさせて、電磁石５１による磁界を発生させないようにする。このように電磁石５１の磁力を消した状態で、スパッタ用ガスにプラズマを着火する。
その後、電極２１，２２間のスパッタ電圧が３００Ｖ以下で安定すると、複数の電磁石５１に順番に電流を流し、炭化珪素基体１０への金属層１３となる金属膜の成膜を開始する。具体的には、プラズマ着火時から、予め定める消磁時間が経過すると、複数の電磁石５１に順番に電流を流して磁力を生じさせ、金属膜の成膜を開始する。
このようにすることによって、炭化珪素基体１０へのダメージをさらに低減することができる。したがって、順方向電流特性および逆方向電流特性がより一層揃ったショットキバリアダイオードである炭化珪素半導体装置を得ることができる。
前述の消磁時間は、たとえば１０秒間である。プラズマ着火時から１０秒間以上経過すると、スパッタ電圧が３００Ｖ以下で安定する。したがって、消磁時間を１０秒間とすることによって、炭化珪素基体１０へのダメージの低減を実現することができる。
＜第７の実施の形態＞
図１６は、本発明の第７の実施の形態の炭化珪素半導体装置の製造方法で用いられるスパッタ成膜装置５５の構成を示す断面図である。本発明の第７の実施の形態の炭化珪素半導体装置の製造方法では、図１６に示すスパッタ成膜装置５５を用いて、金属層１３を形成する。スパッタ成膜装置５５は、前述の第６の実施の形態で用いられる図１４に示すスパッタ成膜装置５０と類似し、同一の構成については同一の参照符号を付して、説明を省略する。
本実施の形態で用いられるスパッタ成膜装置５５は、前述の第６の実施の形態で用いられる図１４に示すスパッタ成膜装置５０において複数の電磁石５１を備えることに代えて、１つの電磁石５１を備える。図１７は、図１６に示す電磁石５１の構成を示す平面図である。図１７では、理解を容易にするために、図１６に示すスパッタ成膜装置５５のうち、陰極２１および電磁石５１のみを示す。図１６に示す断面構成は、図１７に示す切断面線Ｓ２−Ｓ２からみた断面構成に相当する。
本実施の形態における電磁石５１は、第６の実施の形態における電磁石５１と同様に、陰極２１のターゲット３１が設けられる側と反対側の表面上、すなわち陽極２２に対向する側とは反対側の表面上に設けられる。電磁石５１は、棒状に形成され、一端部を円板状の陰極２１の中心部に向け、他端部を陰極２１の外周端部に向けるように設けられる。
本実施の形態では、電磁石５１は、陰極２１を規定する円の中心を軸線として、矢符５６で示される陰極２１の周方向に回転可能に設けられる。スパッタ成膜装置５５では、電磁石５１に電流を流すとともに、電磁石５１を矢符５６方向に回転させることによって、陰極２１の周囲に磁界を発生させて成膜を行うことが可能である。
このようにして成膜を行うことによって、前述の第６の実施の形態と同様に、スパッタ用ガスのプラズマを陰極２１の周囲に集中的に発生させ、陰極２１上のターゲット３１を集中的にスパッタさせることができる。したがって、スパッタ用ガスのプラズマが、試料である炭化珪素基体１０の付近に形成されることを防ぎ、炭化珪素基体１０へのダメージを抑えることができる。
本実施の形態で用いられるスパッタ成膜装置５５においても、前述の第６の実施の形態で用いられるスパッタ成膜装置５０と同様に、プラズマ着火時には、成膜材料イオン、および不活性ガス等のスパッタ用ガスが、集中することがある。これを避けるために、本実施の形態では、以下のようにする。
スパッタ成膜装置５５のプラズマ着火時には、陰極２１上に取付けた電磁石５１への電流の流入を止めるとともに、電磁石５１の回転を停止させ、電磁石５１による磁界を発生させないようにする。このように電磁石５１の磁力を消した状態で、スパッタ用ガスにプラズマを着火する。
その後、電極２１，２２間のスパッタ電圧が３００Ｖ以下で安定すると、電磁石５１に電流を流すとともに、電磁石５１を矢符５６方向に回転させ、炭化珪素基体１０への金属層１３となる金属膜の成膜を開始する。具体的には、プラズマ着火時から、予め定める消磁時間が経過すると、電磁石５１に電流を流して磁力を生じさせるとともに、電磁石５１を回転させて、金属膜の成膜を開始する。
このようにすることによって、第６の実施の形態と同様の効果が得られる。具体的には、炭化珪素基体１０へのダメージをさらに低減することができる。したがって、順方向電流特性および逆方向電流特性がより一層揃ったショットキバリアダイオードである炭化珪素半導体装置を得ることができる。
前述の消磁時間は、前述の第６の実施の形態と同様に、たとえば１０秒間である。前述のように、プラズマ着火時から１０秒間以上経過すると、スパッタ電圧が３００Ｖ以下で安定するので、消磁時間を１０秒間とすることによって、炭化珪素基体１０へのダメージの低減を実現することができる。
以上に述べた各実施の形態では、スパッタ成膜装置２０，３０，４０，５０，５５を用いて、１つの炭化珪素基体１０に金属層１３となる金属膜を成膜する場合を示したが、これに限定されず、複数の炭化珪素基体１０に順次、金属層１３となる金属膜を成膜してもよい。
この場合、たとえば、前述の第１の実施の形態と同様に、一対の電極２１，２２間に印加される高周波電圧を２０Ｖ以上３００Ｖ以下として、複数の炭化珪素基体に順次、金属膜を成膜する。金属膜が成膜された複数の炭化珪素基体１０のうち、１番目に金属膜が成膜された炭化珪素基体１０を除いて、２番目以降に金属膜が成膜された炭化珪素基体１０を用いて、炭化珪素半導体装置１を製造する。すなわち、１番目の炭化珪素基体１０をダミーとして、２番目以降に製品となる炭化珪素基体１０を処理する。
これによって、ダメージが生じるおそれのあるプラズマ着火時にはダミーの炭化珪素基体１０を処理することになるので、ダミーの炭化珪素基体１０に比べて、製品となる炭化珪素基体１０へのダメージを低減することができる。したがって、製品となる炭化珪素半導体装置１における炭化珪素基体１０と金属層１３との界面へのスパッタによるダメージを低減することができる。
複数の炭化珪素基体１０を交換するときには、たとえば、一対の電極２１，２２間に高周波電圧を印加した状態で、金属膜が成膜された後の炭化珪素基体１０と、金属膜が成膜される前の炭化珪素基体１０とを交換する。これによって、炭化珪素基体１０の交換後に新たにプラズマの着火を行う必要がないので、炭化珪素基体１０へのダメージを低減することができる。
また、一対の電極２１，２２間に高周波電圧を印加した状態で交換することに代えて、チャンバ２５内にスパッタ用ガスを流入させた状態で、金属膜が成膜された後の炭化珪素基体１０と、金属膜が成膜される前の炭化珪素基体１０とを交換するようにしてもよい。これによって、一対の電極２１，２２間に高周波電圧を印加した状態で交換する場合と同様の効果を得ることができる。具体的には、炭化珪素基体１０の交換後に新たにプラズマの着火を行う必要がないので、炭化珪素基体１０へのダメージを低減することができる。
また前述の各実施の形態では、スパッタ用ガスとして、不活性ガス、具体的にはＡｒを用いているが、これに限定されず、他の希ガス、たとえばヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）を用いてもよい。これらの希ガスの中から、１種または２種以上が、スパッタ用ガスとして用いられる。
スパッタ用ガスとして希ガスを用いる場合、金属膜の成膜中に、質量が小さい希ガスから、質量が大きい希ガスに変化させることが好ましい。換言すれば、スパッタ用ガスを、質量が小さい希ガスから、質量が大きい希ガスに変化させるとともに、金属膜を成膜することが好ましい。この場合、たとえば、スパッタ用ガスを、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの順に切り替える。
これによって、ダメージの生じやすいプラズマ着火時のスパッタ用ガスの炭化珪素基体１０への衝突エネルギーを小さくすることができるので、スパッタ用ガスによる炭化珪素基体１０へのダメージを低減することができる。
１ 炭化珪素半導体装置、１０ 炭化珪素基体、１１ 炭化珪素基板、１２ エピタキシャル層、１３ 金属層、１４ 表面電極、１５ 裏面電極、２０，３０，４０，５０，５５ スパッタ成膜装置、２１ 陰極、２２ 陽極、２３ ターゲット、２４ 電源、２５ チャンバ、２６ 真空ポンプ、２７ ガス導入口、３１ シャッター、４１ 角度可変コリメータ、４２ 規制板、５１ 電磁石。

Claims (15)

  1. 真空ポンプで吸引されたチャンバ内で、互いに対向して配置される陽極および陰極から成る一対の電極間に高周波電圧を印加して、前記一対の電極間にスパッタ用ガスのプラズマを発生させ、発生させた前記プラズマ中のイオンで、前記陰極上に配置される金属材料をスパッタし、スパッタされた前記金属材料を、前記金属材料に対向して前記陽極上に配置される炭化珪素基体上に堆積させて、金属膜を成膜する工程を備え、
    前記金属膜を成膜する工程では、前記金属材料および前記スパッタ用ガスの前記炭化珪素基体への入射エネルギーが、炭化珪素の結合エネルギーよりも小さくなる条件下で、前記金属膜を成膜することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記金属膜を成膜する工程では、前記入射エネルギーが前記炭化珪素の結合エネルギーよりも小さくなる条件として、前記一対の電極間に印加される前記高周波電圧を２０Ｖ以上３００Ｖ以下として、前記金属膜を成膜することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記金属膜を形成する工程では、前記スパッタ用ガスにプラズマが着火された時点から予め定める低圧成膜時間が経過するまで、前記一対の電極間に印加される前記高周波電圧を２０Ｖ以上３００Ｖ以下として前記金属膜を成膜し、前記低圧成膜時間が経過すると、前記一対の電極間に印加される前記高周波電圧を３００Ｖよりも大きくして、前記金属膜を成膜することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記金属膜を成膜する工程では、前記入射エネルギーが前記炭化珪素の結合エネルギーよりも小さくなる条件として、前記一対の電極間の距離を０．１ｍ以上として、前記金属膜を成膜することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  5. 前記金属膜を形成する工程では、前記スパッタ用ガスにプラズマが着火された時点から予め定める遠距離成膜時間が経過するまで、前記一対の電極間の距離を０．１ｍ以上として前記金属膜を成膜し、前記遠距離成膜時間が経過すると、前記一対の電極間の距離を０．１ｍ未満として、前記金属膜を成膜することを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記金属膜を形成する工程では、前記入射エネルギーが前記炭化珪素の結合エネルギーよりも小さくなる条件として、前記スパッタ用ガスの流量を１０ｓｃｃｍ未満として、前記金属膜を成膜することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  7. 前記金属膜を形成する工程では、前記スパッタ用ガスにプラズマが着火された時点から予め定める低流量成膜時間が経過するまで、前記スパッタ用ガスの流量を１０ｓｃｃｍ未満として前記金属膜を成膜し、前記低流量成膜時間が経過すると、前記スパッタ用ガスの流量を１０ｓｃｃｍ以上として、前記金属膜を成膜することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記金属膜を成膜する工程では、前記一対の電極間に印加される前記高周波電圧を２０Ｖ以上３００Ｖ以下として、複数の前記炭化珪素基体に順次、前記金属膜を成膜し、
    前記金属膜が成膜された複数の前記炭化珪素基体のうち、１番目に前記金属膜が成膜された炭化珪素基体を除いて、２番目以降に前記金属膜が成膜された炭化珪素基体を用いて炭化珪素半導体装置を製造することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  9. 前記金属膜を成膜する工程では、複数の前記炭化珪素基体に順次、前記金属膜を成膜するとき、前記一対の電極間に前記高周波電圧を印加した状態で、前記金属膜が成膜された後の前記炭化珪素基体と、前記金属膜が成膜される前の前記炭化珪素基体とを交換することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  10. 前記金属膜を成膜する工程では、複数の前記炭化珪素基体に順次、前記金属膜を成膜するとき、前記チャンバ内に前記スパッタ用ガスを流入させた状態で、前記金属膜が成膜された後の前記炭化珪素基体と、前記金属膜が成膜される前の前記炭化珪素基体とを交換することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  11. 前記金属膜を成膜する工程では、前記一対の電極間に前記炭化珪素基体を覆うようにシャッターを設置した閉状態で前記スパッタ用ガスにプラズマを着火し、前記スパッタ用ガスにプラズマが着火された時点から予め定める閉鎖時間が経過すると、前記炭化珪素基体を覆う位置から前記シャッターを退避させた開状態にして、前記金属膜を成膜することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  12. 前記金属膜を成膜する工程では、前記一対の電極間にコリメータを設置し、前記コリメータを構成する規制板の角度を、前記一対の電極を構成する前記陽極と前記陰極とを結ぶ基準線に対して９０°とした状態で、前記スパッタ用ガスにプラズマを着火した後、前記規制板の角度を前記基準線に対して０°以上９０°未満として、前記金属膜を成膜することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  13. 前記金属膜を成膜する工程では、前記陰極を挟んで前記金属材料と反対側に磁石を設置し、前記磁石の磁力を消した状態で前記スパッタ用ガスにプラズマを着火し、前記スパッタ用ガスにプラズマが着火された時点から予め定める消磁時間が経過すると、前記磁石に磁力を生じさせて、前記金属膜を成膜することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  14. 前記金属膜を成膜する工程では、前記スパッタ用ガスを、質量が小さい希ガスから質量が大きい希ガスに変化させるとともに、前記金属膜を成膜することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  15. 前記金属膜を成膜する工程の後に、
    前記金属膜が形成された前記炭化珪素基体を、前記金属材料の結晶回復温度で熱処理する工程を備えることを特徴とする請求項１〜１４のいずれか１つに記載の炭化珪素半導体装置の製造方法。
JP2012019760A 2012-02-01 2012-02-01 炭化珪素半導体装置の製造方法 Active JP5885521B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012019760A JP5885521B2 (ja) 2012-02-01 2012-02-01 炭化珪素半導体装置の製造方法
US13/673,349 US9685566B2 (en) 2012-02-01 2012-11-09 Method of manufacturing silicon carbide semiconductor device
CN201210522238.1A CN103295885B (zh) 2012-02-01 2012-12-07 碳化硅半导体装置的制造方法
KR1020130008381A KR101418731B1 (ko) 2012-02-01 2013-01-25 탄화 규소 반도체장치의 제조방법
DE102013201235.7A DE102013201235B4 (de) 2012-02-01 2013-01-25 Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019760A JP5885521B2 (ja) 2012-02-01 2012-02-01 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013161805A true JP2013161805A (ja) 2013-08-19
JP5885521B2 JP5885521B2 (ja) 2016-03-15

Family

ID=48783927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019760A Active JP5885521B2 (ja) 2012-02-01 2012-02-01 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9685566B2 (ja)
JP (1) JP5885521B2 (ja)
KR (1) KR101418731B1 (ja)
CN (1) CN103295885B (ja)
DE (1) DE102013201235B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149554A (ja) * 2015-02-11 2016-08-18 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ショットキー接触部を有する半導体デバイスを製造するための方法
WO2021193629A1 (ja) * 2020-03-27 2021-09-30 新電元工業株式会社 ワイドギャップ半導体装置及びワイドギャップ半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154966A (ja) * 1990-10-16 1992-05-27 Hitachi Ltd プラズマ処理方法および装置
JPH04225219A (ja) * 1990-12-26 1992-08-14 Semiconductor Energy Lab Co Ltd 半導体膜作製方法
JPH07157872A (ja) * 1993-12-06 1995-06-20 Fujitsu Ltd スパッタ装置
JPH10140344A (ja) * 1996-11-08 1998-05-26 Ulvac Japan Ltd 有機薄膜表面への導電性薄膜形成方法、有機ｅｌ素子
JPH10308358A (ja) * 1997-05-08 1998-11-17 Nec Corp 半導体装置の電極形成方法
JP2006037172A (ja) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd スパッタリング方法
JP2008210938A (ja) * 2007-02-26 2008-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010080965A (ja) * 1997-11-26 2010-04-08 Applied Materials Inc ダメージフリー被覆刻設堆積法
JP2010182822A (ja) * 2009-02-04 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011007832A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19514081A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
JP2995284B2 (ja) 1995-08-25 1999-12-27 工業技術院長 電極作成方法
TW335504B (en) 1996-07-09 1998-07-01 Applied Materials Inc A method for providing full-face high density plasma deposition
JPH10294176A (ja) 1997-02-18 1998-11-04 Tdk Corp 有機ｅｌ素子の製造方法および有機ｅｌ素子
JP2002514685A (ja) 1998-05-14 2002-05-21 カウフマン アンド ロビンソン，インコーポレイテッド スパッタ堆積装置
DE19954866A1 (de) 1999-11-15 2001-05-31 Infineon Technologies Ag Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt
WO2002044444A1 (en) 2000-11-30 2002-06-06 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
JP2008103705A (ja) 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield
KR20090106112A (ko) * 2008-04-04 2009-10-08 울산대학교 산학협력단 다결정 탄화규소 버퍼층위에 마이크로 또는 나노전자기계시스템용 질화알루미늄막 증착방법
US8816356B2 (en) 2008-09-30 2014-08-26 Youngstown State University Silicon carbide barrier diode
KR101040539B1 (ko) 2009-11-05 2011-06-16 동의대학교 산학협력단 박막 형성 방법 및 발광소자
CN101916723B (zh) 2010-07-23 2015-01-07 上海华虹宏力半导体制造有限公司 一种肖特基二极管的制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154966A (ja) * 1990-10-16 1992-05-27 Hitachi Ltd プラズマ処理方法および装置
JPH04225219A (ja) * 1990-12-26 1992-08-14 Semiconductor Energy Lab Co Ltd 半導体膜作製方法
JPH07157872A (ja) * 1993-12-06 1995-06-20 Fujitsu Ltd スパッタ装置
JPH10140344A (ja) * 1996-11-08 1998-05-26 Ulvac Japan Ltd 有機薄膜表面への導電性薄膜形成方法、有機ｅｌ素子
JPH10308358A (ja) * 1997-05-08 1998-11-17 Nec Corp 半導体装置の電極形成方法
JP2010080965A (ja) * 1997-11-26 2010-04-08 Applied Materials Inc ダメージフリー被覆刻設堆積法
JP2006037172A (ja) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd スパッタリング方法
JP2008210938A (ja) * 2007-02-26 2008-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010182822A (ja) * 2009-02-04 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011007832A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149554A (ja) * 2015-02-11 2016-08-18 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ショットキー接触部を有する半導体デバイスを製造するための方法
US10763339B2 (en) 2015-02-11 2020-09-01 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device having a Schottky contact
WO2021193629A1 (ja) * 2020-03-27 2021-09-30 新電元工業株式会社 ワイドギャップ半導体装置及びワイドギャップ半導体装置の製造方法
JPWO2021193629A1 (ja) * 2020-03-27 2021-09-30
JP7333867B2 (ja) 2020-03-27 2023-08-25 新電元工業株式会社 ワイドギャップ半導体装置及びワイドギャップ半導体装置の製造方法

Also Published As

Publication number Publication date
CN103295885A (zh) 2013-09-11
JP5885521B2 (ja) 2016-03-15
DE102013201235B4 (de) 2024-02-22
DE102013201235A1 (de) 2013-08-01
KR20130089188A (ko) 2013-08-09
KR101418731B1 (ko) 2014-07-11
US9685566B2 (en) 2017-06-20
US20130196494A1 (en) 2013-08-01
CN103295885B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP2011236085A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
US9281194B2 (en) Fabrication method of silicon carbide semiconductor apparatus
US20170062192A1 (en) Film forming apparatus
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2011233780A (ja) 半導体素子の製造方法
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
WO2007094421A1 (ja) ショットキー接合型半導体素子およびその製造方法
JP6057292B2 (ja) ＳｉＣ半導体素子の製造方法
JP2015526368A (ja) 多層基板構造およびその製造方法とシステム
JP5885521B2 (ja) 炭化珪素半導体装置の製造方法
JP2013030679A (ja) 成膜装置および成膜方法
JPWO2013094171A1 (ja) ＳｒＲｕＯ３膜の成膜方法
JP2007246350A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP5799458B2 (ja) 半導体素子の製造方法
US10854448B2 (en) Plasma generating device, plasma sputtering device, and plasma sputtering method
JP5497301B2 (ja) 半導体発光素子及びその製造方法
JP2012160544A (ja) 炭化珪素半導体装置の製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP2005335988A (ja) ダイヤモンド膜付き基板とダイヤモンド膜およびそれらの形成方法、半導体装置、光デバイス、マイクロフィルタ、マイクロマシン用部品、装飾表示基板並びに砥粒
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
JP6188217B2 (ja) 半導体素子の製造方法。
JP5709630B2 (ja) 半導体装置とその製造方法
JP5580218B2 (ja) 半導体装置の製造方法
JP2012174993A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160209

R150 Certificate of patent or registration of utility model

Ref document number: 5885521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250