CN1964007A - “l”形电连接晶圆级芯片尺寸封装结构的制造方法 - Google Patents

“l”形电连接晶圆级芯片尺寸封装结构的制造方法 Download PDF

Info

Publication number
CN1964007A
CN1964007A CN 200610098236 CN200610098236A CN1964007A CN 1964007 A CN1964007 A CN 1964007A CN 200610098236 CN200610098236 CN 200610098236 CN 200610098236 A CN200610098236 A CN 200610098236A CN 1964007 A CN1964007 A CN 1964007A
Authority
CN
China
Prior art keywords
chip
wafer
solder mask
compatible pad
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610098236
Other languages
English (en)
Inventor
俞国庆
王宥军
徐琴琴
王庆蔚
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA WLCSP Ltd
Original Assignee
CHINA WLCSP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA WLCSP Ltd filed Critical CHINA WLCSP Ltd
Priority to CN 200610098236 priority Critical patent/CN1964007A/zh
Publication of CN1964007A publication Critical patent/CN1964007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种“L”形电连接晶圆级芯片尺寸封装结构的制造方法。首先提供一晶圆，在芯片和基片的正面设置第一玻璃封装层，在基片的背面构建沟道使外芯片周围密布排列的兼容焊盘部分暴露，然后设置屏蔽焊接掩膜，使其填充沟道并覆盖已暴露的硅坡道和兼容焊盘，接着经过等离子体蚀刻处理，使兼容焊盘的下表面部分暴露，继而金属沉积外引线，使外引线与兼容焊盘构成“L”形连接点，然后再将外引线的外表面包覆保护性焊接掩膜，并附着焊接凸起，从而使兼容焊盘以“L”形连接方式与外引线和焊接凸起电连通。本发明在具有大面积暴露的兼容焊盘和外引线之间产生更可靠的电连接，能够显著提高电连接的可靠性。

Description

“L”形电连接晶圆级芯片尺寸封装结构的制造方法
技术领域
本发明涉及—种晶圆级芯片尺寸封装结构，尤其是一种“L”形电连接的晶圆级芯片尺寸封装结构的制造方法，属于集成电路封装技术领域。
背景技术
目前，随着半导体工业电子器件微型化和电路集成密度的增加，芯片尺寸封装技术(CSP)得到了迅速发展，其封装尺寸与半导体芯片尺寸相似。传统的封装技术如引线结合法、自动带载结合法(TAB)、倒装芯片，都具有各自的缺点。在引线结合法和自动带载结合法中，半导体封装的尺寸要远大于芯片的原始尺寸。倒装芯片封装通过芯片的导电焊料凸起将电子元件面向下，使电路侧朝下，安装在基板/承载体上直接电连通，倒装芯片封装由于晶圆和基板之间大的热膨胀失配，会引起焊球结合处的破裂。芯片尺寸封装可以在单个芯片上直接进行封装；也可以在整片晶圆上进行封装后，再把封装完的晶圆切割得到封装了的芯片。后一种称此为晶圆级芯片尺寸封装(WLCSP)。晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的兼容垫片通过再分布过程分布成面阵排列的大量金属焊球，有时被称为焊料凸起。在WLCSP表面的焊接凸起在直径上更大，凸起之间间距更远，因此WLCSP的印刷电路板组装相应地更为结实。WLCSP技术与其他封装类型相比，具有更优越的电性能和更低的制造成本。
以色列Shellcase公司开发的ShellOP、ShellOC和ShellUT的先进WLCSP技术，主要用来封装光学和图像传感器，例如集成在硅晶片上的电荷耦合器件(CCD)或CMOS成像器。目前，CCD和CMOS图像传感器被大量应用在电子产品中。与其它封装方法不同，Shellcase公司的封装工艺不需要引线框架或引线结合。简而言之，ShellOP制程采用玻璃/硅/玻璃的三明治结构，获得图像传感能力，并且保护图像传感器免受外部环境的污染。ShellOC制程采用相同的三明治结构，但在第一玻璃层上构建了额外的空腔，用于容纳上述图像传感器和其上的微透镜，这样成像质量会进一步提高，因此ShellOC是一种封装带有微透镜的图像传感器的技术方案。在ShellUT封装中，空腔仍被保留，但第二玻璃层被去除，以使相关的封装高度减小。
如图1所示，ShellUT封装芯片的截面示意图。封装中使用了硅工艺中常用的许多技术，如研磨、光刻、等离子蚀刻、开槽、金属溅射沉积、电镀、丝网印刷和切片。封装后，芯片的尺寸与初始芯片尺寸在X/Y方向大小一样，封装厚度小于初始硅厚度。芯片15被置于玻璃20和屏蔽焊接掩膜25之间，芯片15上光学元件30被容纳在空腔35内，从而避免外界污染，通过在连接点处的兼容焊盘55、外引线45电连接至模片迹线50，连接点通常被称为“T”型连接点。外引线45在其上包覆有保护性焊接掩膜65，保护性焊接掩膜65为介电材料，保护引线表面不受腐蚀。焊接凸起70被附着至引线45的底端，焊接凸起70通过诸如丝网印刷之类的方法可以形成。
如图2所示，兼容焊盘55的暴露部分在兼容焊盘的侧面，而不在下表面。兼容焊盘55的暴露侧面电连接到引线45，形成“T”型连接点。兼容焊盘55相当薄，大约为一微米左右，封装期间或封装后在经受应变后，“T”型连接点非常容易碎裂，电连接可靠性不稳定。
发明内容
本发明的目的是提供一种包含光学组件的晶圆级芯片尺寸封装结构的制造方法，以“L”型连接点取代“T”型连接点，使得大面积暴露的兼容焊盘和引线之间产生更可靠的电连接，提高电连接的可靠性，“L”形电连接处的接触电阻要比“T”形电连接处的接触电阻小，显著提高线路的电气性能。
本发明的技术解决方案是：“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个基片上的芯片外围密布排列兼容焊盘；在芯片和基片正面设置第一玻璃封装层，并在基片层构建沟道使兼容焊盘的下侧部分暴露，然后在基片背面设置屏蔽焊接掩膜，屏蔽焊接掩膜填充所述沟道，覆盖已暴露的硅坡道和兼容焊盘；接着，采用等离子体蚀刻工艺处理，使兼容焊盘的下表面被部分暴露，继而进行外引线金属沉积，使外引线与兼容焊盘构成“L”形连接点；然后再将外引线的外表面包覆保护性焊接掩膜，并附着焊接凸起，从而使兼容焊盘以“L”形连接方式与外引线和焊接凸起电连通；最后切割晶圆，获得封装的芯片。
进一步地，上述的“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其中，所述第一玻璃封装层被进一步加工处理、形成空腔壁，该空腔壁与晶体基片构成空腔，空腔内部设置光学/图像部件。
更进一步地，上述的“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其中，所述屏蔽焊接掩膜设置完成之后，先在其下方依次设置第二玻璃封装层和第二焊接掩膜层，然后再采用等离子体蚀刻工艺处理使兼容焊盘的下表面被部分暴露，继而进行外引线金属沉积。
再进一步地，上述的“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其中，所述等离子体蚀刻处理的工艺气体为氧气。
本发明技术方案的突出的实质性特点和显著的进步主要体现在：
①以“L”型连接点取代“T”型连接点，在具有大面积暴露的兼容焊盘和引线之间产生更可靠的电连接，显著提高封装结构电连接的可靠性；
②因更可靠的电连接性，导致“L”形电连接处的接触电阻要比“T”形电连接处的接触电阻小，提高了线路的电气性能。
附图说明
下面结合附图对本发明技术方案作进一步说明：
图1：背景技术中“T”形连接方式的ShellUT封装芯片的截面示意图；
图2：背景技术中“T”形连接方式的ShellUT封装芯片的局部放大视图；
图3：本发明基于ShellUT技术封装芯片的截面示意图；
图4：本发明基于ShellUT技术形成“L”形电连接晶圆级芯片尺寸封装结构截面示意图。
图中各附图标记的含义见下表。
    附图标记 含义     附图标记 含义     附图标记 含义
    15     芯片     20     第一玻璃封装层     25     屏蔽焊接掩膜
    30     光学元件     35     空腔     40     空腔壁
    45     引线     50     模片迹线     55     兼容焊盘
    65     保护性焊接掩膜     70     焊接凸起     75     “T”型连接点
    80     切割道中心线     85     “L”型连接点
具体实施方式
如图3、图4所示，本发明基于ShellUT技术“L”形电连接的晶圆级芯片尺寸封装结构，不同于现有技术的“T”型连接点，图案化再分布金属构造“L”型连接点。在芯片外围密布排列兼容焊盘55，第一玻璃封装层20与芯片15相粘结，芯片和第一玻璃封装层之间设有空腔壁40，芯片上光学/图像部件容纳在空腔35内；芯片主体的背面包覆有屏蔽焊接掩膜25，并形成有开口，开口下面的硅片呈倾斜剖面或沟道，沟道填充有焊接掩膜，兼容焊盘55的下表面部分露出，暴露表面电连接到引线，连接点85呈“L”型，由外引线45、兼容焊盘55电连接至模片迹线50，外引线45在其上包覆有保护性焊接掩膜65，焊接掩膜65为介电材料，保护引线表面不受腐蚀；在引线的低端附着有焊接凸起70。
本发明的一个优选实施例是基于ShellUT技术，其封装工艺流程为：首先，光可成像的焊接掩膜覆盖在玻璃20上，利用光刻技术图案化入空腔壁中，并形成空腔35，具有空腔的玻璃20与具有兼容焊盘的芯片15主体排列粘结，与兼容焊盘55相粘接的空腔壁40对芯片主体提供支撑，芯片上光学元件30容纳在空腔35内；半导体主体通过机械研磨和等离子蚀刻从其背面被削薄至预定厚度，在削薄的半导体主体的背面包覆焊接掩膜，并且被图案化形成若干开口，此后，利用等离子蚀刻开口下面的硅片，使用可调整的等离子参数，得到硅倾斜剖面或沟道，将兼容焊盘的部分露出，沟道填充屏蔽焊接掩膜25，用于隔离硅和后序沉积的引线，焊接掩膜25再次覆盖部分暴露的兼容焊盘55，在经由真空沉积的引线制备之后实施开槽，不直接暴露兼容焊盘，具有有限厚度的焊接掩膜仍旧保持在兼容焊盘，进行气体的等离子蚀刻，以各向同性地去除部分焊接掩膜，直到兼容焊盘的下表面部分被重新露出，构造成“L”型连接点，具有大面积暴露的兼容焊盘和引线之间产生电连接，在此之后，依序实施引线的图案化、球下金属的产生、保护性焊接掩膜的包覆、将焊接凸起附着至球下金属，最后，进行切割，形成单个的晶圆级封装结构。
光可成像的焊接掩膜被应用在干净的玻璃20上，使用光刻技术被图案化入空腔壁中，在其上产生空腔35。每个芯片外围密布排列兼容焊盘，诸如光响应成像器的IC被正确地容纳在空腔内，确保内部的成像器与外部环境相隔离，从而确保在下面封装步骤中不被污染。粘接到兼容焊盘的空腔壁对半导体主体提供机械支撑。半导体主体15通过机械研磨和等离子蚀刻从其背面被削薄到预定厚度。焊接掩膜25被包覆在削薄的半导体主体15的背面，并且被图案化形成若干开口，在理想的情况下，这些开口的中央还是分割晶片上单个芯片的切割道中心线80的位置。此后，使用等离子蚀刻刚好在开口下面的硅片，使用可调整的等离子参数，可以得到理想的硅倾斜剖面或沟道，还将兼容焊盘55的部分露出，形成的沟道被填充屏蔽焊接掩膜25，用于隔离硅和在后面沉积的引线。焊接掩膜25的填充再次完全覆盖了部分暴露的兼容焊盘55。使用“C”所指示的短划线，实施开槽，以使兼容焊盘55没有被直接暴露，具有有限厚度的焊接掩膜25仍旧保持在兼容焊盘55。进行适当气体的等离子蚀刻，以各向同性地去除部分焊接掩膜25，直到兼容焊盘55的下表面部分被重新露出。“L”型连接点被构造，在具有大面积暴露的兼容焊盘55和引线45之间产生更可靠的电连接，显著提高电连接的可靠性。
本发明不仅仅局限于上述构成“L”型连接点的实施例，给出的例子仅是优选的说明性范例。例如，暴露兼容焊盘部分的蚀刻阶段和生成开口下面硅片的倾斜剖面之后，而组合用于生成硅钝化层的等离子增强化学气相淀积和用于去除氧化兼容焊盘部分的蚀刻技术，可同样形成连接点。
需说明的是，以上“L”形电连接构建方式同样适用于ShellOC和ShellOP封装。其封装工艺与ShellUT类似，故不作重复描述。凡包含本发明的技术理念，采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。

Claims (4)

1.“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：提供一个晶圆，所述晶圆包括多个其上设有芯片的晶体基片，每个基片上的芯片外围密布排列兼容焊盘(55)；在芯片和基片正面设置第一玻璃封装层(20)，并在基片层构建沟道使兼容焊盘(55)的下侧部分暴露，然后在基片背面设置屏蔽焊接掩膜(25)，屏蔽焊接掩膜(25)填充所述沟道，覆盖已暴露的硅坡道和兼容焊盘(55)；接着，采用等离子体蚀刻工艺处理，使兼容焊盘(55)的下表面被部分暴露，继而进行外引线(45)金属沉积，使外引线(45)与兼容焊盘(55)构成“L”形连接点(85)；然后再将外引线(45)的外表面包覆保护性焊接掩膜(65)，并附着焊接凸起(70)，从而使兼容焊盘(55)以“L”形连接方式与外引线(45)和焊接凸起(70)电连通；最后切割晶圆，形成单个的晶圆级封装结构。
2.根据权利要求1所述的“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：所述第一玻璃封装层(20)被进一步加工处理、形成空腔壁(40)，该空腔壁(40)与晶体基片构成空腔(35)，空腔(35)内部设置光学/图像部件。
3.根据权利要求1或2所述的“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：所述屏蔽焊接掩膜(25)设置完成之后，先在其下方依次设置第二玻璃封装层和第二焊接掩膜层，然后再采用等离子体蚀刻工艺处理使兼容焊盘(55)的下表面被部分暴露，继而进行外引线(45)金属沉积。
4.根据权利要求1所述的“L”形电连接晶圆级芯片尺寸封装结构的制造方法，其特征在于：所述等离子体蚀刻处理的工艺气体为氧气。
CN 200610098236 2006-12-04 2006-12-04 “l”形电连接晶圆级芯片尺寸封装结构的制造方法 Pending CN1964007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610098236 CN1964007A (zh) 2006-12-04 2006-12-04 “l”形电连接晶圆级芯片尺寸封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610098236 CN1964007A (zh) 2006-12-04 2006-12-04 “l”形电连接晶圆级芯片尺寸封装结构的制造方法

Publications (1)

Publication Number Publication Date
CN1964007A true CN1964007A (zh) 2007-05-16

Family

ID=38083002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610098236 Pending CN1964007A (zh) 2006-12-04 2006-12-04 “l”形电连接晶圆级芯片尺寸封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN1964007A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964313A (zh) * 2010-08-16 2011-02-02 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN101866896B (zh) * 2008-12-09 2013-03-13 马维尔国际贸易有限公司 α屏蔽技术和结构
CN111554585A (zh) * 2020-06-04 2020-08-18 厦门通富微电子有限公司 一种晶圆级封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866896B (zh) * 2008-12-09 2013-03-13 马维尔国际贸易有限公司 α屏蔽技术和结构
CN101964313A (zh) * 2010-08-16 2011-02-02 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN101964313B (zh) * 2010-08-16 2014-02-12 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN111554585A (zh) * 2020-06-04 2020-08-18 厦门通富微电子有限公司 一种晶圆级封装方法

Similar Documents

Publication Publication Date Title
US7394152B2 (en) Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
KR100773843B1 (ko) 반도체 장치 및 그 제조 방법
TWI411068B (zh) 一種使用間隔結合劑封裝圖像感測器之方法與裝置
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
US7262475B2 (en) Image sensor device and method of manufacturing same
US7413925B2 (en) Method for fabricating semiconductor package
US20180083061A1 (en) Electronic device package and fabricating method thereof
CN101355058B (zh) 半导体装置及其制造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
CN100592513C (zh) 芯片组件和制造芯片组件的方法
US10249673B2 (en) Rear-face illuminated solid state image sensors
EP1605513B1 (en) Photodiode array, method for manufacturing same, and radiation detector
CN101414613A (zh) 晶片级封装物及制作晶片级封装物的掩模
CN102496606A (zh) 一种高可靠圆片级柱状凸点封装结构
CN100423250C (zh) 双层引线封装结构及其制造方法
US8053868B2 (en) Wafer level chip scale package of image sensor and manufacturing method thereof
CN100423249C (zh) “n”形电连接晶圆级芯片尺寸封装结构及其制造方法
CN209822643U (zh) 一种光电器件封装结构
US20070158708A1 (en) Photodiode array, method for manufacturing same, and radiation detector
CN1964007A (zh) “l”形电连接晶圆级芯片尺寸封装结构的制造方法
CN100466273C (zh) 光电二极管阵列及其制造方法和放射线检测器
US20090102056A1 (en) Patterned Leads For WLCSP And Method For Fabricating The Same
KR101457883B1 (ko) 플립 칩 구조물 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication