CN101964313A - 封装结构以及封装方法 - Google Patents

Abstract

本发明提供了一种封装方法以及封装结构，其中所述方法包括：提供半封装结构，包括压合的晶圆以及基板，所述晶圆相对于基板的背面形成有暴露部分芯片焊垫的V形沟槽；所述V形沟槽沿晶圆上相邻半导体芯片之间的切割线设置，并关于所述切割线对称；在晶圆背面形成第一绝缘掩模层；在V形沟槽的底部形成穿透第一绝缘掩模层以及芯片焊垫的通孔；在晶圆背面制作外引线、球下金属层以及焊接凸点，所述外引线的一端形成于通孔内，其至少覆盖通孔内壁露出的芯片焊垫，另一端通过球下金属层与焊接凸点电连通。本发明无需采用机械切割对V形沟槽进行半切，简化了工艺步骤，降低了工艺难度，所形成的封装结构简单，成本低廉易于生产制造的特点。

Description

封装结构以及封装方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶圆级的芯片封装结构以及封装方法。

背景技术

晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

中国发明专利申请第200610096807.5号公开了一种基于晶圆级芯片尺寸的封装结构以及封装方法。主要包括如下工艺步骤：

首先如图1所示，将半导体晶圆10与同样尺寸的第一基板20粘接，这样在封装的初始阶段，所述晶圆表面的器件部分将被基板盖住保护，减少了外界的污染和损害。

如图2所示，对半导体晶圆10相对于第一基板20的背面进行减薄，并利用光刻技术以及等离子刻蚀对所述晶圆背面进行选择性刻蚀，形成多个V形沟槽作为切割道，并暴露出部分芯片焊垫11(即芯片电极)。

如图3所示，用绝缘介质填充所述V形沟槽，并在所述晶圆背面压合第二基板30以及电热绝缘焊料40。所述第二基板30用于支撑半导体晶圆10，而电热绝缘焊料40则用于在后续的机械切割工艺中起机械缓冲保护半导体晶圆10的作用。

如图4所示，采用机械切割工艺半切割原V形沟槽所在位置(不穿透分离芯片)，形成新的V形沟槽，且使得芯片焊垫11从侧面暴露。

如图5所示，然后采用溅射工艺沉积金属，并通过光刻对上述金属图案化，形成外引线12以及位于晶圆背面的球下金属层13(Under Ball Metal)，所述外引线12将芯片焊垫11与球下金属层13连接。

如图6所示，在晶圆背面形成绝缘保护层14，并开口定义出制作焊接凸点的位置，然后通过丝网印刷技术形成焊球锡膏，并回流焊料形成焊接凸点15，所述焊接凸点15形成于球下金属层13的表面。将上述晶圆沿其背面的V形沟槽切割分离，最终得到带有球栅阵列的晶圆级尺寸封装(CSP)芯片。

现有的晶圆级芯片封装工艺存在如下问题：由于机械切割需要先沿着V形沟槽进行纵向以及横向的半切，受限于机台的切割精度以及速度等因素，需要较长的时间，对于切割过程中的误差范围也较难把握，变相提高了封装的成本。

发明内容

本发明解决的技术问题是提供一种简单的封装结构以及封装方法，可以减少制造流程、降低成本，以及提高良率。

本发明提供了一种封装方法，包括步骤：

提供半封装结构，所述半封装结构包括压合的晶圆以及基板，所述晶圆相对于基板的背面形成有暴露部分芯片焊垫的V形沟槽；所述V形沟槽沿晶圆上相邻半导体芯片之间的切割线设置，并关于所述切割线对称；在所述晶圆背面形成第一绝缘掩模层；在所述V形沟槽的底部形成穿透第一绝缘掩模层以及芯片焊垫的通孔；在所述晶圆背面制作外引线、球下金属层以及焊接凸点，所述外引线的一端形成于通孔内，其至少覆盖通孔内壁露出的芯片焊垫，另一端通过球下金属层与焊接凸点电连通。

其中，所述制作外引线、球下金属层以及焊接凸点的步骤为：

在所述通孔内以及绝缘掩模层表面形成中介金属层；图形化所述中介金属层形成外引线以及球下金属层，所述外引线一端至少覆盖V形沟槽底部通孔内壁露出的芯片焊垫，另一端延伸至V形沟槽外的晶圆背面与球下金属层连接；在晶圆背面形成覆盖外引线以及球下金属层的第二绝缘掩模层；图形化所述第二绝缘掩模层，形成暴露出球下金属层的开口；在所述开口内制作焊接凸点。

可选的，所述通孔采用激光穿孔工艺形成。所述第一绝缘掩模层的材质为高分子有机聚合物，采用喷涂工艺形成。所述中介金属层采用溅射工艺形成。所述第二绝缘掩模层的材质为高分子有机聚合物，采用喷涂工艺形成。

作为一个可选方案，在V形沟槽的底部，位于切割线的两侧，成对地形成通孔，且使得所述通孔的孔径小于V形沟槽底部宽度的1/2。作为另一个可选方案，在V形沟槽的底部的切割线上形成通孔，且使得所述通孔的孔径小于V形沟槽底部宽度。

本发明所述封装方法还包括采用机械切割工艺沿切割线将晶圆切割成分立的半导体芯片的步骤。

基于上述封装方法，本发明提供了一种封装结构，包括粘接的晶圆以及基板，所述晶圆相对于基板的背面形成有沿相邻半导体芯片之间的切割线设置且关于所述切割线对称的V形沟槽；覆于晶圆背面的第一绝缘掩模层；位于晶圆背面与芯片焊垫电连通的外引线、球下金属层以及焊接凸点；其中，所述V形沟槽底部形成有穿透第一绝缘掩模层以及芯片焊垫的通孔，所述外引线的一端形成于通孔内，其至少覆盖通孔内壁露出的芯片焊垫，另一端通过球下金属层与焊接凸点电连通。

可选的，所述第一绝缘掩模层为高分子有机聚合物。所述外引线、球下金属层的表面还覆有第二绝缘掩模层。所述第二绝缘掩模层材质为高分子有机聚合物。所述通孔为圆形。

作为一个可选方案，所述通孔设置于切割线两侧，且孔径小于V形沟槽底部宽度的1/2。作为另一个可选方案，所述通孔设置于切割线上，且孔径小于V形沟槽底部宽度。

本发明所述封装方法无需采用机械切割对V形沟槽进行半切，简化了工艺步骤，降低了工艺难度，所形成的封装结构简单，成本低廉易于生产制造的特点。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1至图6为现有的一种晶圆级的芯片封装方法各步骤剖面示意图；

图7为本发明封装方法的流程图；

图8至图16为本发明实施例封装方法的剖面示意图；

图17至图20为本发明另一实施例封装方法的剖面示意图；

图19为图18所示封装结构的俯视图。

具体实施方式

现有的晶圆级芯片封装方法，采用机械切割工艺对晶圆背面的V形沟槽进行半切，而从侧面暴露出芯片焊垫用以外连。本发明则采用穿孔工艺代替机械切割，在所述V形沟槽底部形成穿透芯片焊垫的通孔，在通孔内壁露出芯片焊垫用以外连，从而简化了工艺步骤，降低了工艺难度。下面结合附图对本发明进行具体说明。

本实施例提供的一种封装方法的流程示意图如图7所示，基本步骤包括：

S101、提供半封装结构，所述半封装结构包括压合的晶圆以及基板，所述晶圆相对于基板的背面形成有暴露部分芯片焊垫的V形沟槽；

其中，将晶圆形成有半导体器件的一面与基板压合，进一步的，所述基板上可以形成空腔以容纳所述半导体器件。所述晶圆上预先定义有将各半导体芯片区分开的切割线，通常所述切割线之间相互正交或平行，所围成的每一个方格即代表一块半导体芯片。在每块半导体芯片中，芯片焊垫沿晶圆表面向周围延伸出半导体器件所在区域，所述V形沟槽作为后续进行机械切割的切割道，沿相邻芯片之间的切割线设置，并关于其对称。需要指出的是，形成V形沟槽是为了在后续工艺中易于对其沟槽侧壁上的金属层进行图形化操作，以制作外引线。

S102、在所述晶圆背面形成第一绝缘掩模层；

其中，所述绝缘掩模层形成于V形沟槽的底部以及侧壁，并延伸至V形沟槽以外的晶圆背面，对晶圆以及暴露的芯片焊垫起到保护作用，避免受到后续工艺的损害。

S103、在V形沟槽的底部形成穿透第一绝缘掩模层及芯片焊垫的通孔；

其中，所述通孔的深度仅需穿透第一绝缘掩模层以及芯片焊垫即可，而无需穿透整个晶圆至基片。由于V形沟槽关于相邻芯片之间的切割线对称，因此在制作通孔时，所述通孔可以成对地设置于切割线两侧，分别为相邻半导体芯片所用，所述通孔的孔径不大于于V形沟槽的底部宽度的1/2；也可以在V形沟槽底部形成单个通孔，所述通孔位于切割线上，且同时穿透相邻半导体芯片的芯片焊垫。

S104、在所述晶圆背面制作外引线、球下金属层以及焊接凸点，所述外引线的一端形成于通孔内，另一端通过球下金属层与焊接凸点电连通。

经过前述步骤，所形成的通孔内壁已露出芯片焊垫，仅需在整个晶圆背面(包括通孔内)形成连续的金属层，并图形化所述金属层，即可获得所需的外引线以及球下金属层，然后采用常规的凸点制作工艺，在球下金属层表面形成焊接凸点，所述焊接凸点即与芯片焊垫电连通。在制作完焊接凸点后，沿所述切割线机械切割晶圆便可以形成单个已封装的半导体芯片。

为进一步阐述本发明之优点，图8至图15提供了本发明的一个具体实施例封装方法的剖面示意图。

如图8所示，首先提供晶圆100，所述晶圆100表面形成有半导体器件，且被预先定义的切割线区分为多个器件区域，各器件区域分别对应一块半导体芯片101，其中各半导体芯片101的四周形成有芯片焊垫102，所述芯片焊垫102与半导体芯片101电连通，作为输入/输出端。

提供基板200，所述基板200的尺寸与晶圆100相同，表面形成有空腔壁201，所述空腔壁201所围成的空腔与晶圆100上的半导体芯片101相对应的。

将晶圆100形成有半导体器件的一面与基板200形成空腔壁201的一面压合粘接。

具体的，所述基板200可以是玻璃基板，所述空腔壁201通过在基板200表面旋涂光刻胶，并曝光、显影、图形化形成。在基板200形成有空腔壁201的一面滚涂粘结剂，所述粘结剂可以是常用的高分子粘接材料，例如硅胶、环氧树脂、苯并环丁烯等。将基板200与晶圆100压合，并使得晶圆上各半导体芯片101容纳于相对应的由空腔壁201所围成的空腔中。

如图9所示，减薄晶圆100相对于基板200的背面，然后刻蚀所述晶圆100的背面，形成V形沟槽，底部暴露出部分芯片焊垫102。

由于晶圆100的厚度较厚，不方便直接进行背面的刻蚀，因此需要先进行减薄工艺。具体的，可采用化学机械研磨工艺减薄晶圆100的背面，直至所需的晶圆厚度，也即后端封装的半导体芯片101的厚度。然后，定义半导体芯片101中需形成电连通芯片焊垫102的外引线位置；以切割线(图中未示出)为中心线在上述定义位置处形成光刻掩模的开口，并在开口处沿纵向和横向刻蚀晶圆100，直至露出芯片焊垫102，形成V形沟槽，所述V形沟槽沿相邻芯片之间的切割线设置，并关于所述切割线对称，作为后续进行机械切割工艺的切割道。其中，所述刻蚀工艺采用等离子刻蚀，V形沟槽的侧壁倾斜角度和底部宽度可以通过调节等离子刻蚀工艺的参数进行控制。

如图10所示，在晶圆100的背面形成第一绝缘掩模层103。

所述第一绝缘掩模层103用于保护半导体芯片101不受后续工艺的影响。所述第一绝缘掩模层103应当覆盖于V形沟槽的侧壁、底部以及V形沟槽以外的晶圆100背面，无需太厚。具体的，为降低工艺成本以及简化流程，所述第一绝缘掩模层103可以为光阻、硅胶等高分子有机聚合物材料，可以采用喷涂工艺形成薄膜作为第一绝缘掩模层103。但需要另行指出的是，所述第一绝缘掩模层103采用光阻材料时，其化学/物理性质应当与后续光刻工艺中采用的光刻胶形成区别，以避免在进行光刻胶的清洗、去除工艺时被一并去除。

如图11所示，在V形沟槽的底部形成通孔300，所述通孔300成对地设置于切割线的两侧，分别穿透自相邻半导体芯片101延伸出的芯片焊垫102。

具体的，上述通孔300需先穿透第一绝缘掩模层，再穿透芯片焊垫102。而通孔300的深度仅需保证穿透芯片焊垫102即可，无需深穿至基板200，其孔径小于V形沟槽底部宽度的1/2。上述通孔300的位置即后续工艺形成电连通芯片焊垫102的外引线的位置。在形成通孔300后，通孔300的环形内壁即能够露出芯片焊垫102。所述形成通孔300可以采用激光打孔工艺，形成的通孔300形状为圆形。采用激光打孔的好处在于：流程简单，通孔300的尺寸、位置易于精确控制，速度较快，提高了生产效率。此外由于激光打孔的精度较高，对V形沟槽的尺寸要求较低。在前续工艺中，所述在晶圆背面刻蚀形成的V形沟槽可以做的更窄，减少切割道占用晶圆的面积，而扩大半导体芯片的区域，进一步提高了晶圆的利用率。

如图12所示，在所述通孔300内以及第一绝缘掩模层103的表面形成连续的中介金属层104。

所述中介金属层104不宜过厚，以避免堵塞通孔300，在孔内形成空洞，而影响与金属与芯片焊垫102的接触。具体的，所述中介金属层104可以采溅射工艺形成，具有良好的均匀性，材质可以是常规的互连金属，例如铜、铝、钨等。本实施例中，中介金属层104在通孔300内，覆于通孔300的内壁，与内壁上暴露的芯片焊点102构成环形连接。

如图13所示，图形化所述中介金属层104，形成外引线104a以及球下金属层104b。

其中，所述球下金属层104b位于V形沟槽外的晶圆100背面，直接暴露于外界，而易于进行焊接凸点的制作，所述外引线104a将球下金属层104b与芯片焊垫102电连通。外引线104a作为原中介金属层104的一部分，其位于通孔300内的一端与芯片焊垫102构成环形连接。通常，单块半导体芯片101具有多个独立的芯片焊垫102作为其输入输出接口，因此连接于不同芯片焊垫102的外引线104a之间是相互隔绝的，以避免短路。上述图形化中介金属层104的过程，即将同一层中介金属层104，分割成多条相互隔绝的外引线104a的步骤。具体的，可以采用光刻工艺或湿法刻蚀工艺，图形化所述中介金属层104。

作为另一种可选方案，可以先图形化中介金属层104仅形成外引线104a，所述外引线104a包括位于通孔300内电连通芯片焊垫102的一端，以及延伸至V形沟槽外晶圆背面直接暴露的另一端；然后在所述外引线104a暴露的一端进行电镀工艺，以形成球下金属层104b。此外，还需要根据实际的封装情况，蚀刻部分多余的覆盖晶圆背面的金属。在本方案中，所述球下金属层104b可以选用与外引线104a(也即与原中介金属层104)不同的金属材料，以便后续进行焊接凸点的制作工艺。

如图14所示，在晶圆100背面形成覆盖外引线104a以及球下金属层104b的第二绝缘掩模层105，并在第二绝缘掩模层105上形成后续制作焊接凸点的开口。

所述第二绝缘掩模层105一方面可以保护外引线104a以及球下金属层104b不受后续焊接凸点制作工艺的影响，另一方面，由于在半导体芯片的封装中，除焊接凸点外需要减少裸露的金属部分以防止漏电或短路，因此需要将外引线104a以及球下金属层104b与外界绝缘。为简化流程，降低封装成本，所述第二绝缘掩模层105可以选用与第一绝缘掩模层103相同的形成工艺以及材料，也通过喷涂工艺形成，无需形成于整个晶圆100背面，而仅覆盖外引线104a以及球下金属层104b即可。然后定义出制作焊接凸点的位置，并在上述位置形成第二绝缘掩模层105的开口，暴露出球下金属层104b。

如图15所示，在晶圆100背面形成焊接凸点106。所述焊接凸点106通过球下金属层104b以及外引线104a与芯片焊垫102构成电连通。

具体的，可以在晶圆100背面采用丝网印刷技术印刷焊料，所述焊料可以是锡膏，从而在第二绝缘掩模层105的开口内，球下金属层104b的表面形成焊球，然后对上述焊球进行回流，形成所需的焊接凸点106。

经过上述封装方法，形成本实施例所述的封装结构，包括：压合的晶圆100以及基板200，所述晶圆100相对于基板200的背面形成有V形沟槽，位于晶圆100背面与芯片焊垫102电连通的外引线104a、球下金属层104b以及焊接凸点106。其中，所述V形沟槽底部形成有穿透芯片焊垫102的通孔300，且通孔300位于切割线两侧，分别为相邻的半导体芯片101所用，所述外引线104a在通孔300内与芯片焊垫102构成环连接。

此外如图16所示，在形成焊接凸点106后，可以采用机械切割工艺，将晶圆100沿预设的切割线，切割成带有球栅阵列的独立的半导体芯片，最终完成半导体芯片的封装。这些封装后的成品芯片，可以通过焊接凸点106焊接到PCB基板上，实现信号/电流的输入和输出。

与现有技术相比，本实施例采用穿孔工艺以暴露芯片焊垫，能够提高精度以及生产效率。此外相对于现有技术中对V形沟槽先进行半切割暴露出芯片焊垫，再进行第二次切割形成分立的半导体芯片，本发明仅需要进行一次机械切割，减小了切割机台的磨损，具有较大的封装成本优势。此外，本发明中外引线与芯片焊垫之间为环连接，与现有封装工艺中外引线与芯片焊垫的侧连接相比，具有较大的接触面积，因此也增强了可靠性，不容易出现接触不良的坏点。

在前述实施例中，所述通孔300成对的设置于切割线的两侧，而分别为相邻的半导体芯片所用。所述通孔300的孔径一般不超过V形沟槽底部宽度的1/2。为了进一步简化工艺，并降低在通孔300内壁沉积中介金属层的难度，本发明还提供了另一个实施例。

如图17所示，以图10所述半封装结构为基础，在所述V形沟槽的底部形成通孔300’，所述通孔300’位于切割线上，同时穿透自相邻半导体芯片101延伸出的芯片焊垫102。

具体的，上述通孔300’的环形内壁，能够同时露出两侧半导体芯片101的芯片焊垫102。相比于前述实施例，本实施例中所述通孔300’的孔径可以设置得较大，仅需小于V形沟槽底部宽度即可，因此相对而言，后续工艺中在通孔300’内壁上形成的中介金属层更为容易，且所述中介金属层与也即外引线与通孔300’内壁暴露出的芯片焊垫102能构成更大面积的环形连接，并进一步减少了所需通孔300’的数量。

基于图17所述半封装结构，进行与前述实施例相似的外引线104a、球下金属层104b以及焊接凸点106等形成工艺，能够形成图18所示封装结构，而图19为图18所示封装结构的俯视图，其中切割线以虚线所示。

其中，本实施例所述的封装结构与前述实施例区别仅在于：在V形沟槽底部，所述通孔300’位于切割线上，且同时穿透自相邻的半导体芯片101延伸出的芯片焊垫102，为相邻的半导体芯片101所共用。

如图20，所示，在形成焊接凸点106后，采用机械切割工艺，将晶圆100沿切割线，切割成带有球栅阵列的独立的半导体芯片。其中，由于通孔300’位于切割线上，因此经过切割后，所述通孔300’被切割分离成两部分。

本实施例同样具有前述实施例的优异效果，并且由于减少了通孔300’的数目，增大了外引线104a与芯片焊垫102的环形连接的接触面积，进一步提高了封装的可靠性。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种封装方法，其特征在于，包括步骤：

提供半封装结构，所述半封装结构包括压合的晶圆以及基板，所述晶圆相对于基板的背面形成有暴露部分芯片焊垫的V形沟槽；所述V形沟槽沿晶圆上相邻半导体芯片之间的切割线设置，并关于所述切割线对称；

在所述晶圆背面形成第一绝缘掩模层；

在所述V形沟槽的底部形成穿透第一绝缘掩模层以及芯片焊垫的通孔；

在所述晶圆背面制作外引线、球下金属层以及焊接凸点，所述外引线的一端形成于通孔内，其至少覆盖通孔内壁露出的芯片焊垫，另一端通过球下金属层与焊接凸点电连通。

2.如权利要求1所述的封装方法，其特征在于，所述制作外引线、球下金属层以及焊接凸点的步骤为：

在所述通孔内以及绝缘掩模层表面形成中介金属层；

图形化所述中介金属层形成外引线以及球下金属层，所述外引线一端至少覆盖V形沟槽底部通孔内壁露出的芯片焊垫，另一端延伸至V形沟槽外的晶圆背面与球下金属层连接；

在晶圆背面形成覆盖外引线以及球下金属层的第二绝缘掩模层；

图形化所述第二绝缘掩模层，形成暴露出球下金属层的开口；

在所述开口内制作焊接凸点。

3.如权利要求1所述的封装方法，其特征在于，所述通孔采用激光穿孔工艺形成。

4.如权利要求1所述的封装方法，其特征在于，所述第一绝缘掩模层的材质为高分子有机聚合物，采用喷涂工艺形成。

5.如权利要求2所述的封装方法，其特征在于，所述中介金属层采用溅射工艺形成。

6.如权利要求2所述的封装方法，其特征在于，所述第二绝缘掩模层的材质为高分子有机聚合物，采用喷涂工艺形成。

7.如权利要求1所述的封装方法，其特征在于，在所述V形沟槽的底部形成穿透第一绝缘掩模层以及芯片焊垫的通孔包括：在V形沟槽的底部，位于切割线的两侧，成对地形成通孔，且使得所述通孔的孔径小于V形沟槽底部宽度的1/2。

8.如权利要求1所述的封装方法，其特征在于，在所述V形沟槽的底部形成穿透第一绝缘掩模层以及芯片焊垫的通孔包括：在V形沟槽的底部的切割线上形成通孔，且使得所述通孔的孔径小于V形沟槽底部宽度。

9.如权利要求1所述的封装方法，其特征在于，还包括采用机械切割工艺沿切割线将晶圆切割成分立的半导体芯片的步骤。

10.一种封装结构，包括粘接的晶圆以及基板，所述晶圆相对于基板的背面形成有沿相邻半导体芯片之间的切割线设置且关于所述切割线对称的V形沟槽；覆于晶圆背面的第一绝缘掩模层；位于晶圆背面与芯片焊垫电连通的外引线、球下金属层以及焊接凸点；其特征在于：所述V形沟槽底部形成有穿透第一绝缘掩模层以及芯片焊垫的通孔，所述外引线的一端形成于通孔内，其至少覆盖通孔内壁露出的芯片焊垫，另一端通过球下金属层与焊接凸点电连通。

11.如权利要求10所述的封装结构，其特征在于，所述第一绝缘掩模层为高分子有机聚合物。

12.如权利要求10所述的封装结构，其特征在于，所述外引线、球下金属层的表面还覆有第二绝缘掩模层。

13.如权利要求12所述的封装结构，其特征在于，所述第二绝缘掩模层材质为高分子有机聚合物。

14.如权利要求10所述的封装结构，其特征在于，所述通孔为圆形。

15.如权利要求10所述的封装结构，其特征在于，所述通孔设置于切割线两侧，且孔径小于V形沟槽底部宽度的1/2。

16.如权利要求10所述的封装结构，其特征在于，所述通孔设置于切割线上，且孔径小于V形沟槽底部宽度。

Images