CN110660815A - Cmos图像传感器晶圆的设计方法 - Google Patents

Cmos图像传感器晶圆的设计方法 Download PDF

Info

Publication number
CN110660815A
CN110660815A CN201810687843.1A CN201810687843A CN110660815A CN 110660815 A CN110660815 A CN 110660815A CN 201810687843 A CN201810687843 A CN 201810687843A CN 110660815 A CN110660815 A CN 110660815A
Authority
CN
China
Prior art keywords
wafer
gap
image sensor
cutting
cmos image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810687843.1A
Other languages
English (en)
Other versions
CN110660815B (zh
Inventor
赵立新
李�杰
侯欣楠
石金川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Geke Microelectronics Shanghai Co Ltd
Original Assignee
Geke Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Geke Microelectronics Shanghai Co Ltd filed Critical Geke Microelectronics Shanghai Co Ltd
Priority to CN201810687843.1A priority Critical patent/CN110660815B/zh
Publication of CN110660815A publication Critical patent/CN110660815A/zh
Application granted granted Critical
Publication of CN110660815B publication Critical patent/CN110660815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种CMOS图像传感器晶圆的设计方法，包括：提供设置有若干图像传感器的晶圆；所述相邻的图像传感器具有切割道，所述切割道上有用于测试的焊盘；于所述焊盘对应于切割道的部分区域或全部区域设置间隙；在晶圆切割工艺过程中，沿所述焊盘间隙进行切割。本发明的CMOS图像传感器晶圆的设计方法，通过在焊盘对应于切割道的部分区域或全部区域设置间隙，使得晶圆切割工艺过程中，沿着焊盘间隙进行切割，降低工艺难度，节省制造成本，提高产品良率。

Description

CMOS图像传感器晶圆的设计方法
技术领域
本发明涉及一种CMOS图像传感器晶圆的设计方法。
背景技术
目前，在CMOS图像传感器制造过程中，通常在晶圆上设置有若干图像传感器，相邻的图像传感器具有切割道，切割道上有用于测试的焊盘，在晶圆切割工艺过程中，沿切割道进行切割，形成单个的图像传感器芯片。
现有技术中，主要采用传统机械切割方式切割晶圆，然而，该切割方式的成本较高，成本控制方面难有较大的缩减空间，激光隐形切割技术（激光隐切）的成本大致为传统机械切割方式的60%，然而，由于晶圆厚度大、焊盘金属硬度高等原因，激光隐切方式应用于CMOS图像传感器制造过程的工艺难度较大，产品质量难以保证。
发明内容
本发明的目的在于提供一种CMOS图像传感器晶圆的设计方法，降低工艺难度，节省制造成本，提高产品良率。
为了解决上述技术问题，本发明提供一种CMOS图像传感器晶圆的设计方法，包括：提供设置有若干图像传感器的晶圆；所述相邻的图像传感器具有切割道，所述切割道上有用于测试的焊盘；于所述焊盘对应于切割道的部分区域或全部区域设置间隙；在晶圆切割工艺过程中，沿所述焊盘间隙进行切割。
优选的，通过激光隐切方式沿焊盘的中间区域切割所述晶圆。
优选的，在刻蚀焊盘的同时形成所述焊盘的间隙。
优选的，在所述刻蚀焊盘过程中，通过控制所述间隙宽度，使得间隙没有完全刻透，使得间隙两侧的金属电学连通。
优选的，所述焊盘的间隙通过版图设计来实现，并且间隙的方向和所处的切割道的方向一致。
优选的，所述间隙贯穿整个焊盘，或者，所述间隙是非连续的，中间由金属间隔开。
优选的，所述焊盘由多层金属构成，其中至少一层具有所述间隙设计。
优选的，切开所述晶圆的全部或部分厚度，晶圆进行扩膜形成单个的图像传感器芯片。
优选的，所述焊盘间隙的宽度小于焊盘测试的探针直径，保证焊盘与探针的电性连接。
本发明的CMOS图像传感器晶圆的设计方法，通过在焊盘对应于切割道的部分区域或全部区域设置间隙，使得晶圆切割工艺过程中，沿着焊盘间隙进行切割，降低工艺难度，节省制造成本，提高产品良率。
附图说明
图1为根据本发明一个实施例的CMOS图像传感器的俯视示意图；
图2为沿图1中B-B线的剖视示意图；
图3为根据本发明一个实施例的CMOS图像传感器的局部示意图；
图4为根据本发明另一实施例的CMOS图像传感器的局部示意图；
图5为根据本发明又一实施例的CMOS图像传感器的局部示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明进行详细描述。
本发明提供一种CMOS图像传感器晶圆的设计方法，包括：提供设置有若干图像传感器的晶圆；所述相邻的图像传感器具有切割道，所述切割道上有用于测试的焊盘；于所述焊盘对应于切割道的部分区域或全部区域设置间隙；在晶圆切割工艺过程中，沿所述焊盘间隙进行切割。
图1为根据本发明一个实施例的CMOS图像传感器的俯视示意图，其中示出晶圆上的相邻两个图像传感器S1、S2为例，该相邻的图像传感器S1、S2具有切割道A-A，切割道A-A上有用于测试的焊盘110，于焊盘110对应于切割道A-A的区域设置间隙120，使得晶圆切割工艺过程中，沿着焊盘间隙120进行切割，该方法尤其适合通过激光隐切方式沿焊盘的中间区域切割所述晶圆，优选的，切开所述晶圆的全部或部分厚度，晶圆进行扩膜形成单个的图像传感器芯片，从而降低工艺难度，节省制造成本，提高产品良率。
其中，焊盘110的间隙120可以通过版图设计来实现，并且间隙120的方向和所处的切割道A-A的方向一致，于是，在图像传感器制造过程中，在刻蚀焊盘110的同时形成焊盘110的间隙120。
参见图2，优选的，在刻蚀焊盘110过程中，通过控制间隙120宽度W，使得间隙120没有完全刻透，使得间隙两侧的金属110电学连通，从而便于测试的顺利进行。
此外，焊盘间隙120的宽度W小于焊盘测试的探针直径，以保证焊盘110与探针的电性连接，从而便于测试的顺利进行。
优选的，所述焊盘110由多层金属构成，其中至少一层具有所述间隙120设计，以便于切割工艺的进行，从而实现降低工艺难度的目的。
在如图3所示的一个优选实施例中，于所述焊盘110对应于切割道A-A的全部区域120设置间隙，也即是说，所述间隙120贯穿整个焊盘110。
在如图4所示的另一优选实施例中，于所述焊盘210对应于切割道A-A的部分区域220设置间隙，并且，所述部分区域220是连续的。
在如图5所示的又一优选实施例中，于所述焊盘310对应于切割道A-A的部分区域320设置间隙，并且，所述部分区域320是非连续的，中间由金属间隔开。
综上所述，本发明的CMOS图像传感器晶圆的设计方法，通过在焊盘对应于切割道的部分区域或全部区域设置间隙，使得晶圆切割工艺过程中，沿着焊盘间隙进行切割，降低工艺难度，节省制造成本，提高产品良率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种CMOS图像传感器晶圆的设计方法，其特征在于，包括：
提供设置有若干图像传感器的晶圆；所述相邻的图像传感器具有切割道，所述切割道上有用于测试的焊盘；
于所述焊盘对应于切割道的部分区域或全部区域设置间隙；
在晶圆切割工艺过程中，沿所述焊盘间隙进行切割。
2.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，通过激光隐切方式沿焊盘的中间区域切割所述晶圆。
3.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，在刻蚀焊盘的同时形成所述焊盘的间隙。
4.如权利要求2的CMOS图像传感器晶圆的设计方法，其特征在于，在所述刻蚀焊盘过程中，通过控制所述间隙宽度，使得间隙没有完全刻透，使得间隙两侧的金属电学连通。
5.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，所述焊盘的间隙通过版图设计来实现，并且间隙的方向和所处的切割道的方向一致。
6.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，所述间隙贯穿整个焊盘，或者，所述间隙是非连续的，中间由金属间隔开。
7.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，所述焊盘由多层金属构成，其中至少一层具有所述间隙设计。
8.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，切开所述晶圆的全部或部分厚度，晶圆进行扩膜形成单个的图像传感器芯片。
9.如权利要求1的CMOS图像传感器晶圆的设计方法，其特征在于，所述焊盘间隙的宽度小于焊盘测试的探针直径，保证焊盘与探针的电性连接。
CN201810687843.1A 2018-06-28 2018-06-28 Cmos图像传感器晶圆的设计方法 Active CN110660815B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810687843.1A CN110660815B (zh) 2018-06-28 2018-06-28 Cmos图像传感器晶圆的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810687843.1A CN110660815B (zh) 2018-06-28 2018-06-28 Cmos图像传感器晶圆的设计方法

Publications (2)

Publication Number Publication Date
CN110660815A true CN110660815A (zh) 2020-01-07
CN110660815B CN110660815B (zh) 2023-05-12

Family

ID=69026345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810687843.1A Active CN110660815B (zh) 2018-06-28 2018-06-28 Cmos图像传感器晶圆的设计方法

Country Status (1)

Country Link
CN (1) CN110660815B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
US20050202650A1 (en) * 2004-03-08 2005-09-15 Yoshihisa Imori Method of dividing a wafer which has a low-k film formed on dicing lines
TW200535999A (en) * 2004-04-29 2005-11-01 Advanced Analog Technology Inc Semiconductor wafer and manufacturing process thereof
CN101964313A (zh) * 2010-08-16 2011-02-02 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
US20140191352A1 (en) * 2013-01-09 2014-07-10 China Wafer Level Csp Co., Ltd. Wafer-level packaging method of bsi image sensors having different cutting processes
CN204596773U (zh) * 2015-05-22 2015-08-26 中芯国际集成电路制造(北京)有限公司 一种防止芯片切割分层的结构
US20170221782A1 (en) * 2014-11-19 2017-08-03 Denso Corporation Semiconductor wafer and semiconductor device manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
US20050202650A1 (en) * 2004-03-08 2005-09-15 Yoshihisa Imori Method of dividing a wafer which has a low-k film formed on dicing lines
TW200535999A (en) * 2004-04-29 2005-11-01 Advanced Analog Technology Inc Semiconductor wafer and manufacturing process thereof
CN101964313A (zh) * 2010-08-16 2011-02-02 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
US20140191352A1 (en) * 2013-01-09 2014-07-10 China Wafer Level Csp Co., Ltd. Wafer-level packaging method of bsi image sensors having different cutting processes
US20170221782A1 (en) * 2014-11-19 2017-08-03 Denso Corporation Semiconductor wafer and semiconductor device manufacturing method
CN204596773U (zh) * 2015-05-22 2015-08-26 中芯国际集成电路制造(北京)有限公司 一种防止芯片切割分层的结构

Also Published As

Publication number Publication date
CN110660815B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
JP2006286968A (ja) 半導体装置の製造方法
US9938141B2 (en) Semiconductor element and methods for manufacturing the same
CN101673679A (zh) 薄型半导体晶片和减薄半导体晶片的方法
JP2008511168A (ja) 幅方向に応力修正および容量減少特徴を備えたトランジスタ構造および方法
KR101779053B1 (ko) 적층 세라믹 기판의 분단 방법
US20030215966A1 (en) Circular test pads on scribe street area
US10643911B2 (en) Scribe line structure
US20060073676A1 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP2013105919A (ja) 半導体ウェハ及び半導体装置の製造方法
CN110660815A (zh) Cmos图像传感器晶圆的设计方法
US9764949B2 (en) Anodic oxide film structure cutting method and unit anodic oxide film structure
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
US9735119B1 (en) Conductive pads forming method
CN113130428A (zh) 半导体元件封装结构
CN101286498A (zh) 半导体结构及半导体晶圆
US9455226B2 (en) Semiconductor device allowing metal layer routing formed directly under metal pad
US20080164469A1 (en) Semiconductor device with measurement pattern in scribe region
JP2016105463A (ja) 半導体ウェハおよび半導体装置の製造方法
CN108649001B (zh) 连接晶圆内常规芯片与测试专用芯片的隧道式金属线结构
CN101101894A (zh) 半导体结构及其制作方法
JP2011107155A (ja) プローブカードおよび検査装置
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP2009054624A (ja) ウェーハ補助シート、半導体ウェーハのブレーキング装置及びブレーキング方法
US11535513B2 (en) Method of manufacturing physical quantity detection sensor, and physical quantity detection sensor
JP2008166351A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant