CN101286498A - 半导体结构及半导体晶圆 - Google Patents

半导体结构及半导体晶圆 Download PDF

Info

Publication number
CN101286498A
CN101286498A CNA2007101427860A CN200710142786A CN101286498A CN 101286498 A CN101286498 A CN 101286498A CN A2007101427860 A CNA2007101427860 A CN A2007101427860A CN 200710142786 A CN200710142786 A CN 200710142786A CN 101286498 A CN101286498 A CN 101286498A
Authority
CN
China
Prior art keywords
cut channel
edge
pad
technology controlling
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101427860A
Other languages
English (en)
Other versions
CN101286498B (zh
Inventor
蔡豪益
许仕勋
陈宪伟
刘豫文
蔡佳伦
吴念芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101286498A publication Critical patent/CN101286498A/zh
Application granted granted Critical
Publication of CN101286498B publication Critical patent/CN101286498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体结构及半导体晶圆，上述半导体芯片包括：第一半导体芯片；切割道，邻接于该第一半导体芯片；导电图案，位于该切割道上，且露出于该切割道的表面，其中该导电图案具有面对该第一半导体芯片的第一边缘；切口路径，位于该切割道之中；以及第一切痕，位于该导电图案之中，其中该第一切痕由该第一边缘延伸至该切口路径。本发明的优点之一为能够减少工艺控制监视垫残留物并降低短路的可能性。

Description

半导体结构及半导体晶圆
技术领域
本发明涉及一种半导体芯片的制造技术，特别涉及一种工艺控制监视垫(process control monitor pad；PCM pad)的设计。
背景技术
集成电路业者已开始普遍使用较小的尺寸以及相关的技术来制造更小而高速的半导体元件，随着这种发展，要维持生产率及处理量的挑战会增加。
半导体晶圆通常包括许多晶粒(或芯片)，各晶粒之间具有切割道(scribeline)，将晶粒彼此分隔开。在晶圆之中的各个芯片含有电路，且通过切割(sawing)的方式将其彼此分隔开来，然后个别进行封装。或者也可将各芯片封装于多芯片模块中。在半导体制造过程的每个形成步骤中，必须不断地对晶圆上的半导体元件(即集成电路)进行测试，以维持或确保元件品质。通常，测试电路必须与实际的元件同时制作于晶圆上。而典型的测试方法为，提供多个测试垫(通常又称为工艺控制监视垫，或者又称为“PCM垫”)，其经由探针(probe needle)电性连接于外部端子，且测试垫设于切割道上。选择测试垫来测试晶圆的不同性质，例如临界电压、饱和电流、栅极氧化物厚度以及漏电流等。
为了将探针设于测试垫上，通常必须使测试垫的尺寸大于探针的尺寸。因此，测试垫的尺寸通常比用来切割晶圆的切口(kerf)更宽。
图1显示测试垫12的俯视图，测试垫形成于晶粒10之间的切割道14上。虚线16代表切口线(kerf line)，用来定义切口的边界，在个别的晶圆经切割后，测试垫区域121会毁坏，而测试垫残留物122则会留下而未被切掉。
然而，切割过程会引起电路失效，如图2所示，测试垫残留物122可能会剥离(peel off)而与接合导线20或凸块垫18产生短路，这样的失效会随机发生且难以预测。虽然变更设计可能可以解决或者减少这些问题，但是这样的变更设计会受限于许多参数。例如，缩小测试垫12的尺寸时，即使测试垫残留物122产生剥离，也不会使测试垫残留物122到达接合垫18。然而，测试垫12的尺寸与探针的尺寸是成比例的，所以无法随心所欲地缩小从而轻易地解决这个问题。另一个解决这个问题的方法为，增加测试垫与接合垫之间的距离，直到大于测试垫的宽度的程度。然而，此解决方法会导致晶圆面积的浪费，另有一类似的方法为增加用来切割晶圆的刀具的宽度，以使得没有测试垫残留物留下来。然而，较宽的刀具会导致刀具与半导体芯片的密封环(图中未示)之间的距离减少，因而密封环受损的可能性会增加，其中受损的原因之一可能来自切割过程中的振动。
因此，需要一种能够解决上述问题的方法。
发明内容
根据上述目的，本发明的实施例提供一种半导体结构，包括：第一半导体芯片；切割道，邻接于该第一半导体芯片；导电图案，位于该切割道上，且露出于该切割道的表面，其中该导电图案具有面对该第一半导体芯片的第一边缘；切口路径，位于该切割道之中；以及第一切痕，位于该导电图案之中，其中该第一切痕由该第一边缘延伸至该切口路径。
上述半导体结构还可包括：第二半导体芯片，位于靠该第一半导体芯片的该切割道的相反侧；该导电图案的第二边缘，面对该第二半导体芯片；以及第二切痕，位于该导电图案上，其中该第二切痕由该第二边缘延伸至该切口路径。
上述半导体结构中，该第一半导体芯片以及该第二半导体芯片可位于该切割道的中央线的不同侧，且其中相对于该切割道的该中央线、该第一切痕以及该第二切痕彼此对称。
上述半导体结构还可包括：第三切痕，由该第一边缘延伸于该切割道的中央线；以及第四切痕，由该第二边缘延伸于该切割道的中央线，其中相对于该导电图案的中央线，所有由该第一边缘延伸的切痕与所有由该第二边缘延伸的切痕彼此对称，且该导电图案的该中央线垂直于该切割道的长度方向。
上述半导体结构还可包括：第一介层孔以及第二介层孔，分别位于该第一切痕的相反侧，其中该第一介层孔以及该第二介层孔靠近该第一切痕，且该第一介层孔以及该第二介层孔分别连接于下方的金属图案。
上述半导体结构还可包括：第一多个介层孔，连接于多个金属化层；以及第二多个介层孔，连接于该多个金属化层，其中该第一多个介层孔垂直地对准该第一介层孔，该第二多个介层孔垂直地对准该第二介层孔。
上述半导体结构中，该导电图案可为工艺控制监视垫。
上述半导体结构中，该第一切痕可由该第一边缘延伸至该切口路径之中。
上述半导体结构中，该导电图案的第一边缘可与位于该第一半导体芯片上且最靠近的接合垫具有距离，且其中该第一切痕使得该导电图案的边缘区域分割成为多个次区域，且其中该多个次区域之中的最长的长度小于该距离。
上述半导体结构中，该第一切痕的形状可选自矩形以及V形构成的群组。
上述半导体结构中，该导电图案还可包括：第二边缘，垂直于该切割道的长度方向，并且其中该第二边缘无切痕。
本发明另一实施例提供一种半导体晶圆，包括：第一及第二半导体芯片；切割道，邻接于且介于该第一半导体芯片与该第二半导体芯片之间；以及工艺控制监视垫，位于该切割道之中，而该工艺控制监视垫包括：
第一边缘，面对该第一半导体芯片；
第一切痕，由该第一边缘往该切割道的中央线的方向延伸；
第二边缘，面对该第二半导体芯片；以及
第二切痕，由该第二边缘往该切割道的该中央线的方向延伸。
上述半导体晶圆还可包括：多个半导体芯片；多个切割道，隔开该多个半导体芯片；多个工艺控制监视垫，位于该多个切割道之中；其中所述多个工艺控制监视垫中的每一个包括切痕，所述切痕位于每一个面对最靠近的半导体芯片的边缘。
上述半导体晶圆还可包括：额外的工艺控制监视垫，位于该多个切割道之中两个相互交叉的切割道的交叉区域，其中该额外的工艺控制监视垫的所有四个边缘均具有切痕。
上述半导体晶圆中，对于所述多个工艺控制监视垫之中的每一个，该切痕可只形成在平行于各个切割道的长度方向的边缘。
上述半导体晶圆中，所述工艺控制监视垫的第一边缘与位于该第一半导体芯片上且最靠近的接合垫可具有距离，且其中该第一切痕将该工艺控制监视垫的边缘区域分割成为多个次区域，且其中该多个次区域之中的最长的长度小于该距离。
上述半导体晶圆中，该第一以及第二边缘的切痕定义的工艺控制监视垫的中央区域的尺寸可大于用于工艺控制监视垫探测用的探针的探测标记的尺寸。
上述半导体晶圆还可包括：多个介层孔，形成于该第一及第二切痕的两侧且靠近该第一及第二切痕，其中该多个介层孔将工艺控制监视垫连接于下方的金属垫。
本发明又一实施例提供一种半导体芯片，包括：第一边缘；切割道的残留物，接近该第一边缘；工艺控制监视垫的残留物，位于该切割道的残留物之中；以及至少一个切痕，用来分割该工艺控制监视垫的残留物成为多个部分。
本发明的优点之一为，减少工艺控制监视垫残留物以及降低短路的可能性。
附图说明
图1显示位于两个晶粒之间的测试垫；
图2显示由于剥离的测试垫残留物导致的短路现象：
图3为显示晶圆的俯视图，此晶圆中包括切割道以及位于此切割道之中的测试垫；
图4显示本发明一实施例，其中工艺控制监视(PCM)垫之中形成有切痕；
图5为图4所示的实施例的剖面图，其中该剖面图取自A-A′线的剖面。
图6A以及图6B显示具有不同切痕数目的测试垫；以及
图7显示在PCM垫中的不规则形状的切痕。
其中，附图标记说明如下：
10～晶粒
12～测试垫
121～测试垫区域
122～测试垫残留物
14～切割道
16～虚线
18～接合垫
24～半导体晶圆
26、261、262～半导体芯片
28～第一切割道
30～第二切割道
32、60～工艺控制监视垫
321～次区域、工艺控制监视垫残留物
322～次区域
34～次区域
36～边缘
38～切痕
40～切口线
42～接合垫
46、56～介层孔
50～金属垫
52、54～金属导线
D1～垂直距离
DV～介层孔46与最靠近的切痕38之间的距离
W1、W2～工艺控制监视垫残留物321的宽度
W～工艺控制监视垫32的宽度
具体实施方式
以下详述本发明优选实施例的制造与使用的说明，然而，可以理解的是，本发明提供许多可应用的发明概念并在特定的内文中广泛地具体说明。这些实施例仅以特定的附图阐述本发明的制造与使用，但不用以限制本发明的范围。
本发明提供一种测试垫结构及其形成方法。在本发明各种不同的实施例中，相同的符号代表相同的元件。请参照图3，其为显示半导体晶圆24的俯视图，半导体晶圆24包括多个芯片(通常又称为晶粒)26，分别由第一切割道28以及第二切割道30分隔各个半导体芯片26。第一切割道28沿着第一方向延伸，而第二切割道30沿着第二方向延伸，第一方向与第二方向互为垂直。测试垫32又称为工艺控制监视垫32，形成于第一切割道28以及第二切割道30之中，上述工艺控制监视垫32用于晶圆接受度测试(wafer acceptancetest)。
图4显示图3所示的次区域34的细部，其中次区域34包括介于第一半导体芯片261与第二半导体芯片262之间的工艺控制监视垫32，优选的是，工艺控制监视垫32为矩形，工艺控制监视垫32包括两个彼此相对的边缘36，而每个边缘36分别面对最靠近的半导体芯片261以及262。在一具体实施例中，工艺控制监视垫32为铝垫，露出于半导体晶圆24的顶部表面上。优选的是，有更多例如铜或铜合金的金属垫，形成于工艺控制监视垫32的下方，并且经由介层孔(via)连接工艺控制监视垫32，其中更详细的部分在后续的段落叙述。
由于在每个边缘36形成有切痕(cut)38，因此使得工艺控制监视垫32的边缘区域变成次区域321，在后续用来将半导体晶圆24切割成半导体芯片26的切割过程中，刀具会通过第二切割道30的切口路径(kerf path)，此切口路径介于切口线40之间。在一实施例中，切痕38延伸至最靠近的切口线40，因此，经过切割后，成为测试垫的残留物的次区域321会彼此分开。在另一实施例中，切痕38进一步延伸而超越各切口线40，使得即使切口路径偏离想要的位置，次区域321仍然会分开。在一具体实施例中，切痕38延伸超越切口线40大约等于或小于3μm的距离。
本发明的优点之一为，通过形成切痕38使得工艺控制监视垫残留物321的宽度W1与W2小于工艺控制监视垫32的宽度W。如本领域技术人员所知，半导体芯片261与262分别包括接合垫42，用来接合半导体芯片261及262，其中边缘36与最靠近的接合垫42之间具有垂直距离D1。在一优选实施例中，宽度W1与W2之中较大的宽度小于上述垂直距离D1，使得半导体晶圆24经过切割并且工艺控制监视垫残留物321剥离之后，没有一个工艺控制监视垫残留物321足够长，而可达到接合垫42。在一更优选的实施例中，工艺控制监视垫残留物321的宽度W1及W2甚至小于边缘36到最靠近的密封环(图中未示)的距离。在一具体实施例中，W1与W2之中较大的宽度小于大约5μm。为了达到理想的效果，相对于将工艺控制监视垫32分为左半边及右半边的中央线(图中未示)，位于工艺控制监视垫32的左半边及右半边的切痕38彼此对称。另外，相对于边缘36之间的中央线(图中未示)，面对半导体芯片261的切痕38以及面对半导体芯片262的切痕38优选为彼此对称。
可以理解的是，切痕38的形成不应减少用于在晶圆接受测试过程中接触探针的工艺控制监视垫32的能力。因此，由切痕38的尖端部定义的次区域322优选为，大于用来探测所需的最小尺寸。在一具体实施例中，工艺控制监视垫32的宽度W大约为70μm，并且长度D(介于两边缘36之间的距离)大约为50μm。在一具体实施例中，使用悬臂式探测卡(cantilever probe card)来探测，此悬臂式探测卡比其他常用的探测卡的尺寸还大。由于悬臂式探测卡留下的典型的探测标记的直径大约共有18μm，在大约30μm×30μm的探测区域上包括50％以上的裕度(margin)，因此可适用于悬臂式探测卡。切痕38的长度DL可以是大约10μm，使得相对的切痕38之间的距离D2大约为30μm，因此，次区域322的面积大约为70μm×30μm，其适用于探测。
可以理解的是，理想的W1、W2、DL的尺寸与后续的探测工艺以及切割工艺有关。例如不同形式的探测卡需要不同的最小PCM次区域322面积，以进行探测。如果使用不同的刀具，则切口的宽度可能不同。因此，W1、W2、DL的尺寸需要调整，以确保不仅是剥离的工艺控制监视垫残留物321不会与接合垫或接合导线发生短路，而且留下足够的PCM面积以进行探测。
如图5所示，为了减少工艺控制监视垫残留物321的剥离，可以在切痕38的两侧形成介层孔46，而介层孔46连接于工艺控制监视垫32与下方的金属垫50或者金属导线。在一实施例中，下方的金属垫(或金属导线)50为形成于金属化层的顶部的铜垫(或铜导线)。金属垫50也可以经由另一个介层孔56连接于下方的金属垫或金属导线，例如金属垫或金属导线52与54。在一具体实施例中，金属垫32、50、52、54垂直地对准，并且互相连接的介层孔与金属垫由工艺控制监视垫32延伸至金属化层的底部(M1)，此处设有金属垫54。工艺控制监视垫32与下方的金属垫以及金属导线的连接可提供锚定力(anchoring force)，因此在后续的切割工艺中，可能可以减少工艺控制监视垫残留物321的剥离。介层孔46与最靠近的切痕38之间的距离DV优选为小距离，例如小于0.5μm。可在切痕38的每一侧形成单一一个介层孔或者包括多个介层孔的的介层孔群组，另外，介层孔或介层孔群组形成的位置最好邻接垂直于切口线的切痕38的边缘。
图6A与图6B示出优选实施例的变化例，在图6A中，每一个边缘36只形成一个切痕38，而切痕38优选为形成在各自的边缘36的中央，这会使可能产生的工艺控制监视垫残留物321的长度减半。介层孔46优选为形成于每个切痕38的两侧，并且靠近切痕38。在一优选实施例中，如果工艺控制监视垫32的宽度W的一半小于边缘36与最靠近的接合垫42(参照图4)的垂直距离D1，则这样的实施例也会有理想的效果。
在图6B中，在每一个边缘36处形成两个以上切痕38，以进一步减少可能的工艺控制监视垫残留物的长度。介层孔46优选为形成于每个切痕38的两侧，并且靠近切痕38。在图6A以及图6B所示的实施例中，切痕38优选为延伸至或延伸超越切口线40。
除了矩形以外，切痕38还可以是不规则的形状，例如为可提供切痕从而将工艺控制监视垫的残留物分开成为较短部分的形状。图7显示V形的切痕38，V形的切痕38的优点之一为，由于V形的切痕38的尖端(tip)远小于各个基底部分(base portion)，所以可将切痕38延伸进一步超越切口线40，而不会明显地影响工艺控制监视垫32的探测。因此，即使切口路径偏离想要的位置，工艺控制监视垫残留物321仍可分开成为较短部分。
请再参照图3，在第一切割道28以及第二切割道30上的所有工艺控制监视垫32最好包括类似于切痕38的切痕，而且每一个工艺控制监视垫32的切痕38最好面对最靠近的半导体芯片26。因此，位于第一切割道28上的工艺控制监视垫32的切痕38最好面对左方或右方，而位于第二切割道30上的工艺控制监视垫32的切痕38则是面对上方或下方。如果工艺控制监视垫，例如工艺控制监视垫60形成于第一切割道28与第二切割道30的交叉区域，则可能需要在工艺控制监视垫60的四个边缘形成切痕38，这是因为无法决定是先切割第一切割道28还是是先切割第二切割道30，而第一个切割步骤有可能导致工艺控制监视垫残留物321剥离，进而导致短路。
可以理解的是，除了工艺控制监视垫以外，其他图案，例如框架单元(frame cell)也可能在切割工艺后具有残留物，而这样的残留物也会产生短路的问题，因此，本发明的概念可应用于这些图案，用于缩短可能剥离的残留物的长度。
虽然本发明已通过优选实施例公开如上，然而以上公开内容并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应可做一定的改动与修改，因此本发明的保护范围应以所附权利要求范围为准。

Claims (18)

1.一种半导体结构，包括：
第一半导体芯片；
切割道，邻接于该第一半导体芯片；
导电图案，位于该切割道上，且露出于该切割道的表面，其中该导电图案具有面对该第一半导体芯片的第一边缘；
切口路径，位于该切割道之中；以及
第一切痕，位于该导电图案之中，其中该第一切痕由该第一边缘延伸至该切口路径。
2.如权利要求1所述的半导体结构，还包括：
第二半导体芯片，位于靠该第一半导体芯片的该切割道的相反侧；
该导电图案的第二边缘，面对该第二半导体芯片；以及
第二切痕，位于该导电图案上，其中该第二切痕由该第二边缘延伸至该切口路径。
3.如权利要求2所述的半导体结构，其中该第一半导体芯片以及该第二半导体芯片位于该切割道的中央线的不同侧，且其中相对于该切割道的该中央线、该第一切痕以及该第二切痕彼此对称。
4.如权利要求2所述的半导体结构，还包括：
第三切痕，由该第一边缘延伸于该切割道的中央线；以及
第四切痕，由该第二边缘延伸于该切割道的中央线，其中相对于该导电图案的中央线，所有由该第一边缘延伸的切痕与所有由该第二边缘延伸的切痕彼此对称，且该导电图案的该中央线垂直于该切割道的长度方向。
5.如权利要求1所述的半导体结构，还包括：第一介层孔以及第二介层孔，分别位于该第一切痕的相反侧，其中该第一介层孔以及该第二介层孔靠近该第一切痕，且该第一介层孔以及该第二介层孔分别连接于下方的金属图案。
6.如权利要求5所述的半导体结构，还包括：
第一多个介层孔，连接于多个金属化层；以及
第二多个介层孔，连接于该多个金属化层，其中该第一多个介层孔垂直地对准该第一介层孔，该第二多个介层孔垂直地对准该第二介层孔。
7.如权利要求1所述的半导体结构，其中该导电图案为工艺控制监视垫。
8.如权利要求1所述的半导体结构，其中该第一切痕由该第一边缘延伸至该切口路径之中。
9.如权利要求1所述的半导体结构，其中该导电图案的第一边缘与位于该第一半导体芯片上且最靠近的接合垫具有距离，且其中该第一切痕使得该导电图案的边缘区域分割成为多个次区域，且其中该多个次区域之中的最长的长度小于该距离。
10.如权利要求1所述的半导体结构，其中该第一切痕的形状选自矩形以及V形构成的群组。
11.如权利要求1所述的半导体结构，其中该导电图案还包括：第二边缘，垂直于该切割道的长度方向，并且其中该第二边缘无切痕。
12.一种半导体晶圆，包括：
第一及第二半导体芯片；
切割道，邻接且介于该第一半导体芯片与该第二半导体芯片之间；以及
工艺控制监视垫，位于该切割道之中，其中该工艺控制监视垫包括：
第一边缘，面对该第一半导体芯片；
第一切痕，由该第一边缘往该切割道的中央线的方向延伸；
第二边缘，面对该第二半导体芯片；以及
第二切痕，由该第二边缘往该切割道的该中央线的方向延伸。
13.如权利要求12所述的半导体晶圆，还包括：
多个半导体芯片；
多个切割道，隔开该多个半导体芯片；
多个工艺控制监视垫，位于该多个切割道之中；其中所述多个工艺控制监视垫中的每一个包括切痕，所述切痕位于面对最靠近的半导体芯片的每一个边缘。
14.如权利要求13所述的半导体晶圆，还包括：额外的工艺控制监视垫，位于该多个切割道之中两个相互交叉的切割道的交叉区域，其中该额外的工艺控制监视垫的所有四个边缘均具有切痕。
15.如权利要求13所述的半导体晶圆，其中对于所述多个工艺控制监视垫之中的每一个，该切痕只形成在平行于各个切割道的长度方向的边缘。
16.如权利要求12所述的半导体晶圆，其中所述工艺控制监视垫的第一边缘与位于该第一半导体芯片上且最靠近的接合垫具有距离，且其中该第一切痕将该工艺控制监视垫的边缘区域分割成为多个次区域，且其中该多个次区域之中的最长的长度小于该距离。
17.如权利要求12所述的半导体晶圆，其中该第一以及第二边缘的切痕定义的工艺控制监视垫的中央区域的尺寸大于用于工艺控制监视垫探测用的探针的探测标记的尺寸。
18.如权利要求12所述的半导体晶圆，还包括：多个介层孔，形成于该第一及第二切痕的两侧且靠近该第一及第二切痕，其中该多个介层孔将工艺控制监视垫连接于下方的金属垫。
CN2007101427860A 2007-04-09 2007-08-23 半导体结构及半导体晶圆 Active CN101286498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/784,632 US20080246031A1 (en) 2007-04-09 2007-04-09 PCM pad design for peeling prevention
US11/784,632 2007-04-09

Publications (2)

Publication Number Publication Date
CN101286498A true CN101286498A (zh) 2008-10-15
CN101286498B CN101286498B (zh) 2011-04-06

Family

ID=39826167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101427860A Active CN101286498B (zh) 2007-04-09 2007-08-23 半导体结构及半导体晶圆

Country Status (2)

Country Link
US (1) US20080246031A1 (zh)
CN (1) CN101286498B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658526B (zh) * 2018-01-18 2019-05-01 華邦電子股份有限公司 半導體裝置
US10699975B2 (en) 2018-01-18 2020-06-30 Winbond Electronics Corp. Semiconductor device
WO2021088380A1 (zh) * 2019-11-07 2021-05-14 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569899B2 (en) * 2009-12-30 2013-10-29 Stmicroelectronics, Inc. Device and method for alignment of vertically stacked wafers and die
JP2013168624A (ja) * 2012-01-20 2013-08-29 Semiconductor Components Industries Llc 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096855A (en) * 1988-05-23 1992-03-17 U.S. Philips Corporation Method of dicing semiconductor wafers which produces shards less than 10 microns in size
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
US7126225B2 (en) * 2003-04-15 2006-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling
US20050230005A1 (en) * 2003-06-25 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Test pad for reducing die sawing damage
DE102005002678A1 (de) * 2005-01-20 2006-08-03 Infineon Technologies Ag Ritzrahmen mit verbesserter Füllroutine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658526B (zh) * 2018-01-18 2019-05-01 華邦電子股份有限公司 半導體裝置
US10699975B2 (en) 2018-01-18 2020-06-30 Winbond Electronics Corp. Semiconductor device
WO2021088380A1 (zh) * 2019-11-07 2021-05-14 长鑫存储技术有限公司 半导体结构及其制备方法
US11335611B2 (en) 2019-11-07 2022-05-17 Changxin Memory Technologies, Inc. Semiconductor structure and fabrication method thereof

Also Published As

Publication number Publication date
CN101286498B (zh) 2011-04-06
US20080246031A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
US11476203B2 (en) Die-to-die routing through a seal ring
US7126225B2 (en) Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling
CN101281893B (zh) 半导体装置
US7241636B2 (en) Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US8854564B2 (en) Substrate for a display device and method of manufacturing the same
CN101150094B (zh) 半导体晶圆结构
CN101286498B (zh) 半导体结构及半导体晶圆
US6531709B1 (en) Semiconductor wafer and fabrication method of a semiconductor chip
US6403448B1 (en) Semiconductor devices having cooperative mode option at assembly stage and method thereof
CN100517672C (zh) 半导体器件
KR20090034788A (ko) 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
US20030183836A1 (en) Method of producing a light-emitting diode
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
US6683323B2 (en) Semiconductor chip
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
US20060125059A1 (en) Semiconductor wafer with protection structure against damage during a die separation process
US4762606A (en) Mini chip carrier slotted array
CN102569209A (zh) 防裂结构
KR101960496B1 (ko) 반도체 장치
KR20240051648A (ko) 반도체 장치
KR20010010860A (ko) 몰딩후 불량 반도체 패키지 검출 방법
KR100655066B1 (ko) 반도체 소자
KR20230040068A (ko) 테스트 구조물을 포함하는 반도체 장치
JP4014813B2 (ja) 半導体ウェハ及びその検査方法
KR100708046B1 (ko) 반도체패키지용 섭스트레이트

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant