CN103021990A - 芯片结构及其制造方法 - Google Patents

芯片结构及其制造方法 Download PDF

Info

Publication number
CN103021990A
CN103021990A CN2013100007114A CN201310000711A CN103021990A CN 103021990 A CN103021990 A CN 103021990A CN 2013100007114 A CN2013100007114 A CN 2013100007114A CN 201310000711 A CN201310000711 A CN 201310000711A CN 103021990 A CN103021990 A CN 103021990A
Authority
CN
China
Prior art keywords
chip
weld pad
electrically connected
junction
weld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100007114A
Other languages
English (en)
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN2013100007114A priority Critical patent/CN103021990A/zh
Publication of CN103021990A publication Critical patent/CN103021990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭示了一种芯片结构及其制造方法，其中，该芯片结构包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。与现有技术相比，本发明的芯片结构及其制造方法通过在与功能区电性连接的焊垫上形成内孔，使该内孔的内壁上形成可与导电线路电性连接的电连接面，从而在缩小焊垫尺寸，提高生产芯片效率、降低生产芯片成本的同时，保证了芯片与导电线路的电连接面面积，减小芯片断路的可能性，保证芯片的稳定性。

Description

芯片结构及其制造方法
技术领域
本发明属于半导体制造技术领域，具体涉及一种芯片结构及其制造方法。
背景技术
晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。
晶圆级芯片顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。随着科技生活的发展，对单颗芯片的集成度要求日益增高，单颗芯片的外部焊垫数（即I/O数）也相应增多，导致单颗芯片尺寸相应增大，一整片晶圆上可供共同封装的单颗芯片颗数相应减少，导致生产单颗芯片的效率降低，生产单颗芯片的成本增加。
在现有技术中，一般是通过缩小焊垫尺寸来保证在晶圆上的单颗芯片的颗数，然而，缩小了焊垫尺寸会导致焊垫与导电线路电性连接的面积变小（现有技术中焊垫与导电线路的电连接面为切割焊垫后形成的切割面），降低了芯片的稳定性。
发明内容
为解决上述技术问题，本发明的目的在于提供一种芯片结构及其制造方法，该结构及其制造方法可在提高生产芯片效率、降低生产芯片成本的情况下，进一步保证芯片的稳定性。
为实现上述发明目的之一，本发明提供一种芯片结构，包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，其中，所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
作为本发明的进一步改进，所述多个焊垫仅设置于所述功能区的两相对侧。
作为本发明的进一步改进，所述焊垫的横截面为正方形。
作为本发明的进一步改进，每个焊垫上均设有内壁为电连接面的内孔。
作为本发明的进一步改进，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
为实现上述另一发明目的，本发明提供一种芯片制造方法，该方法包括以下步骤：
S1、提供一晶圆；
S2、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫，所述多个焊垫位于所述功能区之外；
S3、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
作为本发明的进一步改进，仅在每个功能区的两相对侧形成所述多个焊垫。
作为本发明的进一步改进，所述焊垫的横截面为正方形。
作为本发明的进一步改进，在所述S3步骤具体包括：
通过镭射工艺在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
作为本发明的进一步改进，所述“在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔”步骤具体为：
在每个焊垫上形成内壁为电连接面的内孔。
作为本发明的进一步改进，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
与现有技术相比，本发明的芯片结构及其制造方法通过在与功能区电性连接的焊垫上形成内孔，使该内孔的内壁上形成可与导电线路电性连接的电连接面，从而在缩小焊垫尺寸，提高生产芯片效率、降低生产芯片成本的同时，保证了芯片与导电线路的电连接面面积，，保证芯片的稳定性。
附图说明
图1是本发明芯片结构一具体实施方式的结构示意图；
图2是本发明芯片结构的焊垫一实施方式的俯视图；
图3是图2所示的焊垫沿A-A’方向的剖视图；
图4是本发明芯片结构的焊垫另一实施方式的俯视图；
图5是图4所示的焊垫沿B-B’方向的剖视图；
图6是多个芯片结构在晶圆上的排布示意图；
图7是本发明芯片制造方法一具体实施方式的流程图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
如图1所示，在本实施方式中，该芯片结构10包括功能区12，以及与该功能区电性连接的多个焊垫13。所述多个焊垫13位于所述功能区之外的切割道中。所述焊垫包括上表面、下表面，以及连接所述上、下表面的侧壁。优选地，该焊垫的横截面为正方形，由于正方形的长宽相同，便可更好的平衡该芯片的横轴和纵轴上的尺寸。
如图2至图5所示，在本发明的一实施方式中，在多个焊垫中的至少部分焊垫13上设有内孔131，该内孔131的内壁133为电连接面132。
该电连接面132可电性连接导线线路，以通过导电线路连接所述芯片的输出端。所述电连接面的面积大于所述焊垫任意侧壁的面积。
优选地，在实施方式中，所述多个焊垫仅设置于所述功能区的两相对侧。每个焊垫上均设有该内孔131，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。由于可控制该内孔131的大小，形成合适的电连接面132面积。使得该芯片结构可在缩小焊垫尺寸，降低芯片生产成本的同时保证芯片与导电线路的电连接面面积，保证芯片的稳定性；并且，通过将焊垫只设置于功能区的相对两侧，可进一步的缩小芯片面积，增加一片晶圆上形成的芯片颗数。
如图2、图3所示，该内孔131的横截面为圆形。
如图4、图5所示，该内孔131的横截面为矩形。
上述芯片结构中焊垫与焊垫之间的距离可相对现有技术保持不变，克服了缩小焊垫与焊垫间的距离造成的缩小了导电线路间的距离，加大了断路的可能性，提高了封装工艺的难度，增加了封装成本的缺陷。
如图6、图7所示，在本发明一实施方式中，该芯片的制造方法包括：
S1、提供一晶圆；
S2、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫；优选地，仅在每个功能区的两相对侧形成所述多个焊垫。所述焊垫的横截面为正方形。由于正方形的长宽相同，便可更好的平衡该芯片的横轴和纵轴上的尺寸。
S3、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，该电连接面132可电性连接导线线路，以通过导电线路连接所述芯片的输出端。所述电连接面的面积大于所述焊垫任意侧壁的面积。优选地，通过镭射工艺打穿每个焊垫，以在每个焊垫上形成内壁为电连接面的内孔，简化所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (11)

1.一种芯片结构，包括功能区，与所述功能区电性连接的多个焊垫，所述多个焊垫位于所述功能区之外，其特征在于：所述多个焊垫中的至少部分焊垫上设有内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
2.根据权利要求1所述的芯片结构，其特征在于，所述多个焊垫仅设置于所述功能区的两相对侧。
3.根据权利要求2所述的芯片结构，其特征在于，所述焊垫的横截面为正方形。
4.根据权利要求1所述的芯片结构，其特征在于，每个焊垫上均设有内壁为电连接面的内孔。
5.根据权利要求4所述的芯片结构，其特征在于，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
6.一种芯片制造方法，其特征在于，该方法包括以下步骤：
S1、提供一晶圆；
S2、在所述晶圆上形成多个功能区，以及与每个功能区相对应的多个焊垫，所述多个焊垫位于所述功能区之外；
S3、在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
7.根据权利要求6所述的芯片制造方法，其特征在于，仅在每个功能区的两相对侧形成所述多个焊垫。
8.根据权利要求7所述的芯片制造方法，其特征在于， 所述焊垫的横截面为正方形。
9.根据权利要求6所述的芯片制造方法，其特征在于，在所述S3步骤具体包括：
通过镭射工艺在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔，所述电连接面的面积大于所述焊垫任意侧壁的面积。
10.根据权利要求6所述的芯片制造方法，其特征在于，所述“在所述多个焊垫中的至少部分焊垫上形成内壁为电连接面的内孔”步骤具体为：
在每个焊垫上形成内壁为电连接面的内孔。
11.根据权利要求6或10所述的芯片制造方法，其特征在于，所述内孔为贯穿所述焊垫的上表面和下表面的通孔。
CN2013100007114A 2013-01-04 2013-01-04 芯片结构及其制造方法 Pending CN103021990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013100007114A CN103021990A (zh) 2013-01-04 2013-01-04 芯片结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100007114A CN103021990A (zh) 2013-01-04 2013-01-04 芯片结构及其制造方法

Publications (1)

Publication Number Publication Date
CN103021990A true CN103021990A (zh) 2013-04-03

Family

ID=47970422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100007114A Pending CN103021990A (zh) 2013-01-04 2013-01-04 芯片结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103021990A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807560A (zh) * 2010-03-12 2010-08-18 晶方半导体科技（苏州）有限公司 半导体器件的封装结构及其制造方法
CN101964313A (zh) * 2010-08-16 2011-02-02 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN102759677A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 芯片测试结构以及测试方法
CN202996817U (zh) * 2013-01-04 2013-06-12 苏州晶方半导体科技股份有限公司 芯片结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807560A (zh) * 2010-03-12 2010-08-18 晶方半导体科技（苏州）有限公司 半导体器件的封装结构及其制造方法
CN101964313A (zh) * 2010-08-16 2011-02-02 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN102759677A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 芯片测试结构以及测试方法
CN202996817U (zh) * 2013-01-04 2013-06-12 苏州晶方半导体科技股份有限公司 芯片结构

Similar Documents

Publication Publication Date Title
CN103107171B (zh) 一种倒装芯片的半导体器件
KR101434039B1 (ko) 전력 반도체 모듈 및 전력 반도체 제조 방법
WO2017071418A1 (zh) 半导体器件及其制造方法
CN202996817U (zh) 芯片结构
CN104600061A (zh) 一种半导体芯片的堆叠式3d封装结构
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN103021990A (zh) 芯片结构及其制造方法
CN103682019A (zh) 发光二极管及其制造方法
CN202712172U (zh) 一种多芯片双基岛的sop封装结构
CN103022188A (zh) 光伏接线盒
CN203721708U (zh) 一种射频芯片连接片总成
CN103531550A (zh) 改进的小间距塑封的封装结构及封装方法
CN103219329A (zh) 发光二极管装置及其制造方法
CN103426848A (zh) 一种芯片及其制作方法
CN203536411U (zh) 一种半导体封装结构
CN207705185U (zh) 一种基于沟槽介质隔离的双极集成电路芯片
CN102856280B (zh) 焊盘和芯片
CN206849842U (zh) 一体式带围坝的uv‑led模组
CN104701436A (zh) 发光二极管封装元件及其制造方法
CN104701440A (zh) 发光二极管封装元件及其制造方法
CN104979306B (zh) 小尺寸贴片印迹面积的功率半导体器件及制备方法
CN204011407U (zh) 芯片封装的新型sop结构
CN103617965A (zh) 一种外型具有引线的扁平集成电路封装结构
CN104979450A (zh) 用于封装发光二极管的支架阵列及发光二极管装置
CN104347588B (zh) 电熔丝结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130403