CN207705185U - 一种基于沟槽介质隔离的双极集成电路芯片 - Google Patents
一种基于沟槽介质隔离的双极集成电路芯片 Download PDFInfo
- Publication number
- CN207705185U CN207705185U CN201721291737.9U CN201721291737U CN207705185U CN 207705185 U CN207705185 U CN 207705185U CN 201721291737 U CN201721291737 U CN 201721291737U CN 207705185 U CN207705185 U CN 207705185U
- Authority
- CN
- China
- Prior art keywords
- pin
- board
- access
- output pin
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种基于沟槽介质隔离的双极集成电路芯片，其结构包括基准口、上封装板、导向孔、隔离板、下封装板、VCC引脚、GND引脚、RST接入引脚、XTAL接入引脚、XTAL接入引脚、PSEN接入引脚、输出引脚、备用输出引脚、接入端子、定位孔、PCB板、大电容、内芯片、电阻，备用输出引脚设有正极线、负极线、脚跟、脚趾，本实用新型的一种基于沟槽介质隔离的双极集成电路芯片，通过设有的备用输出引脚，能在输出引脚发生故障时替代输出引脚使用，完整的代替了原先引脚的作用，使数据在传输到一半的时候不会发生丢失，使芯片的使用寿命更长，更加节约资源。
Description
技术领域
本实用新型是一种基于沟槽介质隔离的双极集成电路芯片，属于双极集成电路芯片领域。
背景技术
在半导体内，多数载流子和少数载流子两种极性的载流子（空穴和电子）都参与有源元件的导电，如通常的NPN或PNP双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路。
集成电路是由许多元器件构成的，各个元器件之间往往需要进行电绝缘体——隔离。常用的隔离技术有pn结隔离和介质隔离等。介质隔离是采用SiO2膜来实现隔离的，漏电小、耐压高，性能优良，但是工艺比较复杂。
现有技术公开了申请号为：201420328719.3的一种基于沟槽介质隔离的双极集成电路芯片，属于集成电路设计/制造领域，包括硅衬底，以及依次生长在硅衬底上的埋层、外延层和绝缘层，其中，所述外延层上设有基区、上隔离区、下隔离区和磷桥区，基区的外侧环绕设有基区沟槽，上隔离区的内外两侧均环绕设有上隔离沟槽，上述基区沟槽和上隔离沟槽为氧化层/多晶硅/氧化层填充结构的沟槽，所述沟槽槽深2-4微米，槽宽1.8-2.5微米，现有技术的输出引脚在被大幅度电流击穿以后会导致集成电路芯片无法传输数据，导致整个芯片无法使用，浪费资源。
实用新型内容
针对现有技术存在的不足，本实用新型目的是提供一种基于沟槽介质隔离的双极集成电路芯片，以解决现有技术的输出引脚在被大幅度电流击穿以后会导致集成电路芯片无法传输数据，导致整个芯片无法使用，浪费资源的问题。
为了实现上述目的，本实用新型是通过如下的技术方案来实现：一种基于沟槽介质隔离的双极集成电路芯片，其结构包括基准口、上封装板、导向孔、隔离板、下封装板、VCC引脚、GND引脚、RST接入引脚、XTAL接入引脚、XTAL接入引脚、PSEN接入引脚、输出引脚、备用输出引脚、接入端子、定位孔、PCB板、大电容、内芯片、电阻：
所述基准口穿过上封装板表面的右端，所述导向孔嵌在上封装板表面的左端，所述基准口与导向孔处在同一个水平面上，所述上封装板水平固定在隔离板的上方，所述下封装板胶连接在隔离板的下方，所述VCC引脚焊接在下封装板正面的左端，所述GND引脚水平固定在VCC引脚右侧，所述RST接入引脚安装在GND引脚的右侧，所述XTAL接入引脚垂直固定在下封装板正面的中段，所述XTAL接入引脚水平固定在XTAL接入引脚的右侧，所述PSEN接入引脚紧贴在XTAL接入引脚的右侧，所述输出引脚装设在PSEN接入引脚的右侧，所述PCB板安设在下封装板内部的中心，所述接入端子胶连接在PCB板表面的下方，所述电阻设有两个以上并且胶连接在PCB板表面的左上角，所述大电容垂直固定在PCB板表面的右端，所述内芯片竖直固定在大电容的上方并且与PCB板电连接；
所述隔离板设有浅沟隔离槽、硅衬底板、栅极、钨插塞、低层介质层、二氧化硅阻挡层、扩散阻挡层、铜互连线，所述浅沟隔离槽设有四个并且分别穿过在硅衬底板的四个角，所述硅衬底板安设在下封装板的内部，所述钨插塞设有两个并且水平固定在浅沟隔离槽的上方，所述低层介质层垂直焊接在钨插塞的上方，所述二氧化硅阻挡层并列连接在低层介质层的上方，所述扩散阻挡层垂直固定在二氧化硅阻挡层的上方，所述铜互连线胶连接在扩散阻挡层的上方并且与PCB板内部的电路板电连接；
所述备用输出引脚设有正极线、负极线、脚跟、脚趾，所述正极线的一端与下封装板内部的电路板电连接，所述正极线的另一端与脚跟相连接，所述负极线并列连接在正极线的左侧，所述脚跟与下封装板的表面焊接在一起，所述脚趾胶连接在脚跟的底部，正极线、负极线、脚跟之间构成一个完整回路。
进一步地，所述电阻的右端安装有第二电容。
进一步地，所述接入端子设有两个以上的接口并且分别与CC引脚、GND引脚、RST接入引脚、XTAL接入引脚、XTAL接入引脚、PSEN接入引脚、输出引脚、备用输出引脚相连接。
进一步地，所述备用输出引脚垂直焊接在下封装板正面的右端。
进一步地，所述导向孔、隔离板、下封装板处在同一个垂直面上并且互相平行。
进一步地，所述定位孔设有四个并且穿过PCB板表面的四个角。
进一步地，所述VCC引脚、GND引脚、RST接入引脚、XTAL接入引脚、XTAL接入引脚、PSEN接入引脚、输出引脚、备用输出引脚处在同一条直线上并且互相平行。
进一步地，所述栅极设有源扩散层、栅极网、栅极柱、漏扩散层，所述栅极设具有输入电阻高108～109Ω、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者。
进一步地，所述源扩散层水平固定在栅极柱的上方，所述栅极网环绕连接在栅极柱的外表面，所述漏扩散层与钨插塞垂直固定在一起，所述栅极柱竖直固定在漏扩散层的上方，所述源扩散层、栅极柱、漏扩散层处在同一个垂直面上。
有益效果
本实用新型的一种基于沟槽介质隔离的双极集成电路芯片，在进行使用时，人们将集成芯片插入面包板或者电路板中，使VCC引脚与电路板中的电路电源进行连接，将GND引脚与接地线进行连接，将XTAL接入引脚、XTAL接入引脚与外部晶振进行连接，再将输出引脚与需要输出的设备的导线进行连接，当传输过程中输出引脚被烧坏时，备用输出引脚的正极线、负极线得电启动，代替输出引脚通过脚趾继续传输数据，通过设有的备用输出引脚，能在输出引脚发生故障时替代输出引脚使用，完整的代替了原先引脚的作用，使数据在传输到一半的时候不会发生丢失，使芯片的使用寿命更长，更加节约资源。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：
图1为本实用新型一种基于沟槽介质隔离的双极集成电路芯片的结构示意图；
图2为本实用新型一种基于沟槽介质隔离的双极集成电路芯片镜像结构的结构示意图；
图3为本实用新型一种基于沟槽介质隔离的双极集成电路芯片下封装板内部的结构示意图；
图4为本实用新型一种基于沟槽介质隔离的双极集成电路芯片隔离板剖视的结构示意图；
图5为本实用新型一种基于沟槽介质隔离的双极集成电路芯片栅极的结构示意图；
图6为本实用新型一种基于沟槽介质隔离的双极集成电路芯片备用输出引脚的结构示意图；
图7为本实用新型一种基于沟槽介质隔离的双极集成电路芯片工作电路的结构示意图；
图8为本实用新型一种基于沟槽介质隔离的双极集成电路芯片栅极工作电路的结构示意图；
图中：基准口-1、上封装板-2、导向孔-3、隔离板-4、下封装板-5、VCC引脚-6、GND引脚-7、RST接入引脚-8、XTAL1接入引脚-9、XTAL2接入引脚-10、PSEN接入引脚-11、输出引脚-12、备用输出引脚-13、接入端子-14、定位孔-15、PCB板-16、大电容-17、内芯片-18、电阻-19、浅沟隔离槽-401、硅衬底板-402、栅极-403、钨插塞-404、低层介质层-405、二氧化硅阻挡层-406、扩散阻挡层-407、铜互连线-408、源扩散层-40301、栅极网-40302、栅极柱-40303、漏扩散层-40304、正极线-1301、负极线-1302、脚跟-1303、脚趾-1304。
具体实施方式
为使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本实用新型。
实施例一
请参阅图1-图8，本实用新型提供一种基于沟槽介质隔离的双极集成电路芯片技术方案：一种基于沟槽介质隔离的双极集成电路芯片，其结构包括基准口1、上封装板2、导向孔3、隔离板4、下封装板5、VCC引脚6、GND引脚7、RST接入引脚8、XTAL1接入引脚9、XTAL2接入引脚10、PSEN接入引脚11、输出引脚12、备用输出引脚13、接入端子14、定位孔15、PCB板16、大电容17、内芯片18、电阻19：
所述基准口1穿过上封装板2表面的右端，所述导向孔3嵌在上封装板2表面的左端，所述基准口1与导向孔3处在同一个水平面上，所述上封装板2水平固定在隔离板4的上方，所述下封装板5胶连接在隔离板4的下方，所述VCC引脚6焊接在下封装板5正面的左端，所述GND引脚7水平固定在VCC引脚6右侧，所述RST接入引脚8安装在GND引脚7的右侧，所述XTAL1接入引脚9垂直固定在下封装板5正面的中段，所述XTAL2接入引脚10水平固定在XTAL1接入引脚9的右侧，所述PSEN接入引脚11紧贴在XTAL2接入引脚10的右侧，所述输出引脚12装设在PSEN接入引脚11的右侧，所述PCB板16安设在下封装板5内部的中心，所述接入端子14胶连接在PCB板16表面的下方，所述电阻19设有两个以上并且胶连接在PCB板16表面的左上角，所述大电容17垂直固定在PCB板16表面的右端，所述内芯片18竖直固定在大电容17的上方并且与PCB板16电连接；
所述隔离板4设有浅沟隔离槽401、硅衬底板402、栅极403、钨插塞404、低层介质层405、二氧化硅阻挡层406、扩散阻挡层407、铜互连线408，所述浅沟隔离槽401设有四个并且分别穿过在硅衬底板402的四个角，所述硅衬底板402安设在下封装板5的内部，所述钨插塞404设有两个并且水平固定在浅沟隔离槽401的上方，所述低层介质层405垂直焊接在钨插塞404的上方，所述二氧化硅阻挡层406并列连接在低层介质层405的上方，所述扩散阻挡层407垂直固定在二氧化硅阻挡层406的上方，所述铜互连线408胶连接在扩散阻挡层407的上方并且与PCB板16内部的电路板电连接；
所述备用输出引脚13设有正极线1301、负极线1302、脚跟1303、脚趾1304，所述正极线1301的一端与下封装板5内部的电路板电连接，所述正极线1301的另一端与脚跟1303相连接，所述负极线1302并列连接在正极线1301的左侧，所述脚跟1303与下封装板5的表面焊接在一起，所述脚趾1304胶连接在脚跟1303的底部，正极线1301、负极线1302、脚跟1303之间构成一个完整回路，所述电阻19的右端安装有第二电容，所述接入端子14设有两个以上的接口并且分别与CC引脚6、GND引脚7、RST接入引脚8、XTAL1接入引脚9、XTAL2接入引脚10、PSEN接入引脚11、输出引脚12、备用输出引脚13相连接，所述备用输出引脚13垂直焊接在下封装板5正面的右端，所述导向孔3、隔离板4、下封装板5处在同一个垂直面上并且互相平行，所述定位孔15设有四个并且穿过PCB板16表面的四个角，所述VCC引脚6、GND引脚7、RST接入引脚8、XTAL1接入引脚9、XTAL2接入引脚10、PSEN接入引脚11、输出引脚12、备用输出引脚13处在同一条直线上并且互相平行，所述栅极403设有源扩散层40301、栅极网40302、栅极柱40303、漏扩散层40304，所述栅极403设具有输入电阻高108～109Ω、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者，所述源扩散层40301水平固定在栅极柱40303的上方，所述栅极网40302环绕连接在栅极柱40303的外表面，所述漏扩散层40304与钨插塞404垂直固定在一起，所述栅极柱40303竖直固定在漏扩散层40304的上方，所述源扩散层40301、栅极柱40303、漏扩散层40304处在同一个垂直面上。
本实用新型所述的栅极403由金属细丝组成的筛网状或螺旋状电极。多极电子管中排列在阳极和阴极之间的一个或多个具有细丝网或螺旋线形状的电极，起控制阴极表面电场强度从而改变阴极放射电流或捕获二次放射电子的作用。
在进行使用时，人们将集成芯片插入面包板或者电路板中，使VCC引脚6与电路板中的电路电源进行连接，将GND引脚7与接地线进行连接，将XTAL1接入引脚9、XTAL2接入引脚10与外部晶振进行连接，再将输出引脚12与需要输出的设备的导线进行连接，当传输过程中输出引脚12被烧坏时，备用输出引脚13的正极线1301、负极线1302得电启动，代替输出引脚12通过脚趾1304继续传输数据。
本实用新型的基准口1、上封装板2、导向孔3、隔离板4、下封装板5、VCC引脚6、GND引脚7、RST接入引脚8、XTAL1接入引脚9、XTAL2接入引脚10、PSEN接入引脚11、输出引脚12、备用输出引脚13、接入端子14、定位孔15、PCB板16、大电容17、内芯片18、电阻19、浅沟隔离槽401、硅衬底板402、栅极403、钨插塞404、低层介质层405、二氧化硅阻挡层406、扩散阻挡层407、铜互连线408、源扩散层40301、栅极网40302、栅极柱40303、漏扩散层40304、正极线1301、负极线1302、脚跟1303、脚趾1304，部件均为通用标准件或本领域技术人员知晓的部件，其结构和原理都为本技术人员均可通过技术手册得知或通过常规实验方法获知，本实用新型解决的问题是现有技术的输出引脚在被大幅度电流击穿以后会导致集成电路芯片无法传输数据，导致整个芯片无法使用，浪费资源，本实用新型通过上述部件的互相组合，能在输出引脚发生故障时替代输出引脚使用，完整的代替了原先引脚的作用，使数据在传输到一半的时候不会发生丢失，使芯片的使用寿命更长，更加节约资源，具体如下所述:
所述正极线1301的一端与下封装板5内部的电路板电连接，所述正极线1301的另一端与脚跟1303相连接，所述负极线1302并列连接在正极线1301的左侧，所述脚跟1303与下封装板5的表面焊接在一起，所述脚趾1304胶连接在脚跟1303的底部，正极线1301、负极线1302、脚跟1303之间构成一个完整回路。
实施例二
请参阅图1-图8，所述栅极403设有源扩散层40301、栅极网40302、栅极柱40303、漏扩散层40304，所述栅极403设具有输入电阻高108～109Ω、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者，所述源扩散层40301水平固定在栅极柱40303的上方，所述栅极网40302环绕连接在栅极柱40303的外表面，所述漏扩散层40304与钨插塞404垂直固定在一起，所述栅极柱40303竖直固定在漏扩散层40304的上方，所述源扩散层40301、栅极柱40303、漏扩散层40304处在同一个垂直面上。
源扩散层40301与漏扩散层40304与两端的钨插塞404连接在一起，钨插塞404与电路的输入端连接在一起，当大量的电荷流子经过时，由于栅极网40302有较大的输入电阻，能将多数载流子被吸引到栅极柱40303中，使其不会传输到PCB板16中，更好的保护了PCB板16内的电器元件和引脚。
以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点,对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (7)
1.一种基于沟槽介质隔离的双极集成电路芯片，其结构包括基准口（1）、上封装板（2）、导向孔（3）、隔离板（4）、下封装板（5）、VCC引脚（6）、GND引脚（7）、RST接入引脚（8）、XTAL1接入引脚（9）、XTAL2接入引脚（10）、PSEN接入引脚（11）、输出引脚（12）、备用输出引脚（13）、接入端子（14）、定位孔（15）、PCB板（16）、大电容（17）、内芯片（18）、电阻（19），其特征在于：
所述基准口（1）穿过上封装板（2）表面的右端，所述导向孔（3）嵌在上封装板（2）表面的左端，所述基准口（1）与导向孔（3）处在同一个水平面上，所述上封装板（2）水平固定在隔离板（4）的上方，所述下封装板（5）胶连接在隔离板（4）的下方，所述VCC引脚（6）焊接在下封装板（5）正面的左端，所述GND引脚（7）水平固定在VCC引脚（6）右侧，所述RST接入引脚（8）安装在GND引脚（7）的右侧，所述XTAL1接入引脚（9）垂直固定在下封装板（5）正面的中段，所述XTAL2接入引脚（10）水平固定在XTAL1接入引脚（9）的右侧，所述PSEN接入引脚（11）紧贴在XTAL2接入引脚（10）的右侧，所述输出引脚（12）装设在PSEN接入引脚（11）的右侧，所述PCB板（16）安设在下封装板（5）内部的中心，所述接入端子（14）胶连接在PCB板（16）表面的下方，所述电阻（19）设有两个以上并且胶连接在PCB板（16）表面的左上角，所述大电容（17）垂直固定在PCB板（16）表面的右端，所述内芯片（18）竖直固定在大电容（17）的上方并且与PCB板（16）电连接；
所述隔离板（4）设有浅沟隔离槽（401）、硅衬底板（402）、栅极（403）、钨插塞（404）、低层介质层（405）、二氧化硅阻挡层（406）、扩散阻挡层（407）、铜互连线（408），所述浅沟隔离槽（401）设有四个并且分别穿过在硅衬底板（402）的四个角，所述硅衬底板（402）安设在下封装板（5）的内部，所述钨插塞（404）设有两个并且水平固定在浅沟隔离槽（401）的上方，所述低层介质层（405）垂直焊接在钨插塞（404）的上方，所述二氧化硅阻挡层（406）并列连接在低层介质层（405）的上方，所述扩散阻挡层（407）垂直固定在二氧化硅阻挡层（406）的上方，所述铜互连线（408）胶连接在扩散阻挡层（407）的上方并且与PCB板（16）内部的电路板电连接；
所述备用输出引脚（13）设有正极线（1301）、负极线（1302）、脚跟（1303）、脚趾（1304），所述正极线（1301）的一端与下封装板（5）内部的电路板电连接，所述正极线（1301）的另一端与脚跟（1303）相连接，所述负极线（1302）并列连接在正极线（1301）的左侧，所述脚跟（1303）与下封装板（5）的表面焊接在一起，所述脚趾（1304）胶连接在脚跟（1303）的底部，正极线（1301）、负极线（1302）、脚跟（1303）之间构成一个完整回路。
2.根据权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述电阻（19）的右端安装有第二电容。
3.根据权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述接入端子（14）设有两个以上的接口并且分别与VCC引脚（6）、GND引脚（7）、RST接入引脚（8）、XTAL1接入引脚（9）、XTAL2接入引脚（10）、PSEN接入引脚（11）、输出引脚（12）、备用输出引脚（13）相连接。
4.根据权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述备用输出引脚（13）垂直焊接在下封装板（5）正面的右端。
5.根据权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述导向孔（3）、隔离板（4）、下封装板（5）处在同一个垂直面上并且互相平行。
6.根据权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述定位孔（15）设有四个并且穿过PCB板（16）表面的四个角。
7.根据权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述VCC引脚（6）、GND引脚（7）、RST接入引脚（8）、XTAL1接入引脚（9）、XTAL2接入引脚（10）、PSEN接入引脚（11）、输出引脚（12）、备用输出引脚（13）处在同一条直线上并且互相平行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721291737.9U CN207705185U (zh) | 2017-10-01 | 2017-10-01 | 一种基于沟槽介质隔离的双极集成电路芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721291737.9U CN207705185U (zh) | 2017-10-01 | 2017-10-01 | 一种基于沟槽介质隔离的双极集成电路芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207705185U true CN207705185U (zh) | 2018-08-07 |
Family
ID=63021381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721291737.9U Expired - Fee Related CN207705185U (zh) | 2017-10-01 | 2017-10-01 | 一种基于沟槽介质隔离的双极集成电路芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207705185U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394201A (zh) * | 2021-06-21 | 2021-09-14 | 李琴 | 一种多芯片集成电路封装结构 |
-
2017
- 2017-10-01 CN CN201721291737.9U patent/CN207705185U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394201A (zh) * | 2021-06-21 | 2021-09-14 | 李琴 | 一种多芯片集成电路封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100550369C (zh) | 具有用以实现全栅格插座的空隙的阵列电容器 | |
| CN107240571B (zh) | 功率半导体芯片，包括该芯片的子模组及压接式封装模块 | |
| CN104465549B (zh) | 一种功率半导体模块 | |
| US7968929B2 (en) | On-chip decoupling capacitor structures | |
| CN207705185U (zh) | 一种基于沟槽介质隔离的双极集成电路芯片 | |
| CN105575941A (zh) | 一种双芯片封装实现的大功率谐振电源控制芯片 | |
| CN106158804B (zh) | 一种半导体封装结构及其半导体功率器件 | |
| CN103515302A (zh) | 半导体元件与制作方法 | |
| CN104867905B (zh) | 一种包含硅通孔的半导体结构及其制造方法 | |
| CN105975041A (zh) | 一种开机按键检测电路 | |
| CN104106136B (zh) | 在功率半导体中用于电流传感器的半导体布置 | |
| CN104332464A (zh) | 一种功率器件与控制器件的集成工艺 | |
| CN107068653A (zh) | 一种半导体的测试结构 | |
| CN102856280B (zh) | 焊盘和芯片 | |
| CN207303071U (zh) | 一种大功率贴片封装三极管 | |
| CN205177819U (zh) | 一种预封装单芯片 | |
| CN206388708U (zh) | 具有高抗短路能力的igbt器件 | |
| CN111048475B (zh) | 绝缘栅双极型晶体管封装模块 | |
| CN104241201A (zh) | 一种集成功率器件与控制器件的方法 | |
| CN108054094A (zh) | 双极晶体管及其制作方法 | |
| CN108109989A (zh) | 集成电路转接板 | |
| CN111128958A (zh) | 金属层布局结构及功率器件 | |
| CN207852684U (zh) | 一种高htrb的快高压恢复二极管芯片 | |
| CN208655641U (zh) | 集成电路转接板 | |
| CN219534529U (zh) | 一种用于芯片器件的防静电装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180807 Termination date: 20181001 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |