JP2000150572A - Ｂｇａ型半導体パッケージ、その製造方法 - Google Patents
Ｂｇａ型半導体パッケージ、その製造方法Info
- Publication number
- JP2000150572A JP2000150572A JP10316687A JP31668798A JP2000150572A JP 2000150572 A JP2000150572 A JP 2000150572A JP 10316687 A JP10316687 A JP 10316687A JP 31668798 A JP31668798 A JP 31668798A JP 2000150572 A JP2000150572 A JP 2000150572A
- Authority
- JP
- Japan
- Prior art keywords
- lead group
- lead
- semiconductor chip
- group
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】複数・リード間の隙間を狭くさせる制約を取り
除いて設計・製造を容易にすることにより、その製造コ
ストを低減する。 【課題】半導体チップ２に形成された電極パッド３、複
数要素リードからなるリード群４、リード群４を電極パ
ッド３に電気的に接続する接続線１５，１６を樹脂成形
体１９で封止する。リード群４は、第１リード群５と第
２リード群６とを備え、第１リード群５は第２リード群
６に電気的に接続し、第１リード群５は２次元的に配置
され、第１リード群５と第２リード群６とからなるリー
ド群４は３次元的に配置され、第２リード群６の各リー
ド要素９，１１は半田ボール２２に接触しうる接触面を
有し、リード群４が３次元的・立体的に分散・離散して
いるので、半田ボール２２との接合のための配置の自由
度が飛躍的に高くなる。
除いて設計・製造を容易にすることにより、その製造コ
ストを低減する。 【課題】半導体チップ２に形成された電極パッド３、複
数要素リードからなるリード群４、リード群４を電極パ
ッド３に電気的に接続する接続線１５，１６を樹脂成形
体１９で封止する。リード群４は、第１リード群５と第
２リード群６とを備え、第１リード群５は第２リード群
６に電気的に接続し、第１リード群５は２次元的に配置
され、第１リード群５と第２リード群６とからなるリー
ド群４は３次元的に配置され、第２リード群６の各リー
ド要素９，１１は半田ボール２２に接触しうる接触面を
有し、リード群４が３次元的・立体的に分散・離散して
いるので、半田ボール２２との接合のための配置の自由
度が飛躍的に高くなる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体パ
ッケージ、その製造方法に関し、特に、ワイヤボンディ
ングにより半導体チップの電極パッドとリードとが内部
で接続され、半田ボールを介してプリント基板に実装す
るために単位形態化される実装用単位としてのＢＧＡ型
半導体パッケージ、その製造方法に関する。
ッケージ、その製造方法に関し、特に、ワイヤボンディ
ングにより半導体チップの電極パッドとリードとが内部
で接続され、半田ボールを介してプリント基板に実装す
るために単位形態化される実装用単位としてのＢＧＡ型
半導体パッケージ、その製造方法に関する。
【０００２】
【従来の技術】半導体回路が形成された半導体チップ
は、プリント配線基板に表面実装される。半導体チップ
を実装する工程は、その半導体チップをプリント配線基
板に電気的に接続し機械的に結合する工程である。この
ような接続と結合とである接合を確実に（高信頼度
で）、且つ、迅速に行うために、接合構造が組み込まれ
た半導体チップの実装用単位（パッケージ）が単一形態
化される。
は、プリント配線基板に表面実装される。半導体チップ
を実装する工程は、その半導体チップをプリント配線基
板に電気的に接続し機械的に結合する工程である。この
ような接続と結合とである接合を確実に（高信頼度
で）、且つ、迅速に行うために、接合構造が組み込まれ
た半導体チップの実装用単位（パッケージ）が単一形態
化される。
【０００３】そのように単一形態化される技術が、特開
平１０−１０７０７５号公報で知られている。この技術
は、半導体チップとリードとをワイヤボンディングによ
り接続して型成形・樹脂モールドにより半導体チップと
リードとを一体化し、その樹脂部に型成形して形成した
凹部に半田ボールを挿入するようにしたＢＧＡ（バオー
ル・グリッド・アレイ）型のパッケージである。
平１０−１０７０７５号公報で知られている。この技術
は、半導体チップとリードとをワイヤボンディングによ
り接続して型成形・樹脂モールドにより半導体チップと
リードとを一体化し、その樹脂部に型成形して形成した
凹部に半田ボールを挿入するようにしたＢＧＡ（バオー
ル・グリッド・アレイ）型のパッケージである。
【０００４】他方で、半導体チップのパッケージは、そ
の半導体のサイズに可能な限り近似したＣＳＰ（チップ
・サイズ・パッケージ）であることが望ましい。ＣＳＰ
は、特開平９−１７９１０号で知られている。高集積化
が進みリード本数が多くなるＢＧＡ型ＣＳＰは、多くの
リードが単一平面上に配置され、そのリードに半田ボー
ルを接合する接合構造によっては提供されえない現状で
ある。リードを曲げてリードの立体化により半導体チッ
プの電極パッドとリードと半田ボールの配置関係に余裕
を持たせるようにした技術が、特開平１０−２２３２９
号で知られている。
の半導体のサイズに可能な限り近似したＣＳＰ（チップ
・サイズ・パッケージ）であることが望ましい。ＣＳＰ
は、特開平９−１７９１０号で知られている。高集積化
が進みリード本数が多くなるＢＧＡ型ＣＳＰは、多くの
リードが単一平面上に配置され、そのリードに半田ボー
ルを接合する接合構造によっては提供されえない現状で
ある。リードを曲げてリードの立体化により半導体チッ
プの電極パッドとリードと半田ボールの配置関係に余裕
を持たせるようにした技術が、特開平１０−２２３２９
号で知られている。
【０００５】このような技術は、リードが直線状のもの
として開示されている。電極パッドの配置が制約される
既出の特開平９−１７９１０号に示されるような直線状
リードで構成されるパッケージはそのチップ製造のコス
トが高くなり、このようなリード形状は通常はありえな
い。
として開示されている。電極パッドの配置が制約される
既出の特開平９−１７９１０号に示されるような直線状
リードで構成されるパッケージはそのチップ製造のコス
トが高くなり、このようなリード形状は通常はありえな
い。
【０００６】通常のリード・パッド配線構造は、図４に
示されるように、リード群１０１は電極パッド群１０２
の配置に制約され各要素が曲折するパターンで表わされ
る。その要素が組み込まれたパッケージは、図６に示さ
れるように、半導体チップ１０３の電極パッド群の要素
パッド１０４とリード群の要素リード１０５をワイヤ１
０６で接続し、チップ１０３とリード１０５とワイヤ１
０６を樹脂モールド１０７で型成形により封止した形態
を有している。樹脂モールド１０７の外側面に凹部１０
８を形成してそこに半田ボール１０９を接合し、パッケ
ージである実装用単位と配線基板１１０とが半田ボール
を介して接合される。このようなパッケージは、ミクロ
ン単位の精度で形成され、半田ボール１０９の直径とリ
ードの線幅が異なるので、隣り合う２つの半田ボール１
０９と半田ボール１０９’とは、リード１０５が延びる
方向（図で左右方向）にそれらの位置が異なるように配
置され、リードは必然的に曲折せざるをえない。
示されるように、リード群１０１は電極パッド群１０２
の配置に制約され各要素が曲折するパターンで表わされ
る。その要素が組み込まれたパッケージは、図６に示さ
れるように、半導体チップ１０３の電極パッド群の要素
パッド１０４とリード群の要素リード１０５をワイヤ１
０６で接続し、チップ１０３とリード１０５とワイヤ１
０６を樹脂モールド１０７で型成形により封止した形態
を有している。樹脂モールド１０７の外側面に凹部１０
８を形成してそこに半田ボール１０９を接合し、パッケ
ージである実装用単位と配線基板１１０とが半田ボール
を介して接合される。このようなパッケージは、ミクロ
ン単位の精度で形成され、半田ボール１０９の直径とリ
ードの線幅が異なるので、隣り合う２つの半田ボール１
０９と半田ボール１０９’とは、リード１０５が延びる
方向（図で左右方向）にそれらの位置が異なるように配
置され、リードは必然的に曲折せざるをえない。
【０００７】このように複雑な形状にならざるをえない
リード構造のパッケージは、その製造コストが当然に高
くなる。更に、各１本の要素リードにボンディングワイ
ヤとと半田ボールの接合を行うこのようなパッケージで
は、その複数・リード間の隙間が狭くなり、その設計・
製造が困難である。
リード構造のパッケージは、その製造コストが当然に高
くなる。更に、各１本の要素リードにボンディングワイ
ヤとと半田ボールの接合を行うこのようなパッケージで
は、その複数・リード間の隙間が狭くなり、その設計・
製造が困難である。
【０００８】複数・リード間の隙間を狭くさせる制約を
取り除いてその設計・製造を容易にし製造コストを低減
することが望まれる。更に、製品の信頼性を向上させる
樹脂封止の工程のコストを低減することが望まれる。
取り除いてその設計・製造を容易にし製造コストを低減
することが望まれる。更に、製品の信頼性を向上させる
樹脂封止の工程のコストを低減することが望まれる。
【０００９】
【発明が解決しようとする課題】本発明の課題は、設計
・製造を容易にすることによりその製造コストを低減す
ることができるＢＧＡ型半導体パッケージ、その製造方
法を提供することにある。本発明の他の課題は、複数・
リード間の隙間を狭くさせる制約を取り除いてその設計
・製造を容易にすることによりその製造コストを低減す
ることができるＢＧＡ型半導体パッケージ、その製造方
法を提供することにある。本発明の更に他の課題は、設
計・製造を容易にすることによりその製造コストを低減
し、且つ、製品の信頼性を向上させる樹脂封止の工程の
コストを低減することができるＢＧＡ型半導体パッケー
ジ、その製造方法を提供することにある。
・製造を容易にすることによりその製造コストを低減す
ることができるＢＧＡ型半導体パッケージ、その製造方
法を提供することにある。本発明の他の課題は、複数・
リード間の隙間を狭くさせる制約を取り除いてその設計
・製造を容易にすることによりその製造コストを低減す
ることができるＢＧＡ型半導体パッケージ、その製造方
法を提供することにある。本発明の更に他の課題は、設
計・製造を容易にすることによりその製造コストを低減
し、且つ、製品の信頼性を向上させる樹脂封止の工程の
コストを低減することができるＢＧＡ型半導体パッケー
ジ、その製造方法を提供することにある。
【００１０】
【課題を解決するための手段】その課題を解決するため
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
【００１１】本発明によるＢＧＡ型半導体パッケージ
は、半導体チップ（２）と、半導体チップ（２）に形成
された電極パッド（３）と、複数要素リードからなるリ
ード群（４）と、リード群（４）を電極パッド（３）に
電気的に接続する接続線（１５，１６）と、半導体チッ
プ（２）、電極パッド（３）、リード群（４）、接続線
（１５，１６）を被覆し封入する樹脂成形体（１９）と
からなり、リード群（４）は、第１リード群（５）と第
２リード群（６）とを備え、第１リード群（５）は第２
リード群（６）に電気的に接続し、第１リード群（５）
は２次元的に配置され、第１リード群（５）と第２リー
ド群（６）とからなるリード群（４）は３次元的に配置
され、第２リード群（６）の各リード要素（９，１１）
は半田ボール（２２）に接触しうる接触面を有し、リー
ド群（４）が３次元的・立体的に分散・離散しているの
で、半田ボール（２２）との接合のための配置の自由度
が飛躍的に高くなる。
は、半導体チップ（２）と、半導体チップ（２）に形成
された電極パッド（３）と、複数要素リードからなるリ
ード群（４）と、リード群（４）を電極パッド（３）に
電気的に接続する接続線（１５，１６）と、半導体チッ
プ（２）、電極パッド（３）、リード群（４）、接続線
（１５，１６）を被覆し封入する樹脂成形体（１９）と
からなり、リード群（４）は、第１リード群（５）と第
２リード群（６）とを備え、第１リード群（５）は第２
リード群（６）に電気的に接続し、第１リード群（５）
は２次元的に配置され、第１リード群（５）と第２リー
ド群（６）とからなるリード群（４）は３次元的に配置
され、第２リード群（６）の各リード要素（９，１１）
は半田ボール（２２）に接触しうる接触面を有し、リー
ド群（４）が３次元的・立体的に分散・離散しているの
で、半田ボール（２２）との接合のための配置の自由度
が飛躍的に高くなる。
【００１２】本発明によるＢＧＡ型半導体パッケージ
は、言い換えれば、半導体チップ（２）と、半導体チッ
プ（２）に形成された電極パッド（３）と、複数要素リ
ードからなるリード群（４）と、リード群（４）を電極
パッド（３）に電気的に接続する接続線（１５，１６）
と、半導体チップ（２）、電極パッド（３）、リード群
（４）、接続線（１５，１６）を被覆し封入する樹脂成
形体（１９）とからなり、リード群（４）は、第１リー
ド群（５）と第２リード群（６）とを備え、第１リード
群（５）は第２リード群（６）に電気的に接続し、第１
リード群（５）は概ね１平面上に配置され、第２リード
群（６）の各要素リード（９，１１）は１平面に交叉す
る方向に延びてその１平面から離隔した離隔部分（９
ｃ，１１ｃ）を有し、離隔部分（９ｃ，１１ｃ）は、半
田ボール（２２）に接触しうる接触面を有している。
は、言い換えれば、半導体チップ（２）と、半導体チッ
プ（２）に形成された電極パッド（３）と、複数要素リ
ードからなるリード群（４）と、リード群（４）を電極
パッド（３）に電気的に接続する接続線（１５，１６）
と、半導体チップ（２）、電極パッド（３）、リード群
（４）、接続線（１５，１６）を被覆し封入する樹脂成
形体（１９）とからなり、リード群（４）は、第１リー
ド群（５）と第２リード群（６）とを備え、第１リード
群（５）は第２リード群（６）に電気的に接続し、第１
リード群（５）は概ね１平面上に配置され、第２リード
群（６）の各要素リード（９，１１）は１平面に交叉す
る方向に延びてその１平面から離隔した離隔部分（９
ｃ，１１ｃ）を有し、離隔部分（９ｃ，１１ｃ）は、半
田ボール（２２）に接触しうる接触面を有している。
【００１３】第１リード群（５）と離隔部分（９ｃ，１
１ｃ）は、半導体チップ（２）に対して互いに反対側に
配置されていることが好ましいが、同じ側に配置するこ
ともできる。第１リード群（５）は、一方側複数・要素
リード（７）と他方側複数・要素リード（８）とを備
え、一方側複数・要素リード（７）と他方側複数・要素
リード（８）はある中心面（１２）に対して概ね鏡面対
称に配置されていることが更に好ましい。
１ｃ）は、半導体チップ（２）に対して互いに反対側に
配置されていることが好ましいが、同じ側に配置するこ
ともできる。第１リード群（５）は、一方側複数・要素
リード（７）と他方側複数・要素リード（８）とを備
え、一方側複数・要素リード（７）と他方側複数・要素
リード（８）はある中心面（１２）に対して概ね鏡面対
称に配置されていることが更に好ましい。
【００１４】電極パッド（３）は、中心面（１２）上又
は中心面（１２）の近傍に配置され、鏡面対称構造の基
準部品になっている。第２リード群（６）は、第１リー
ド群（５）の各要素リードに電気的に接合する電気的接
合部（９ａ，１１ａ）と、第１方向延び部（９ｂ，１１
ｂ）と、第２方向延び部（９ｃ，１１ｃ）とを備え、第
１方向延び部（９ｂ，１１ｂ）はその１平面に直交して
その１平面から遠ざかる方向に延び、第２方向延び部
（９ｃ、１１ｃ）は、中心面（１２）に概ね直交して中
心面（１２）に向かう方向に延び、離隔部分（９ｃ，１
１ｃ）は第２方向延び部（９ｃ，１１ｃ）である。第１
方向延び部（９ｂ，１１ｂ）が、第２リード群（４）の
立体化を直接的に実現している。
は中心面（１２）の近傍に配置され、鏡面対称構造の基
準部品になっている。第２リード群（６）は、第１リー
ド群（５）の各要素リードに電気的に接合する電気的接
合部（９ａ，１１ａ）と、第１方向延び部（９ｂ，１１
ｂ）と、第２方向延び部（９ｃ，１１ｃ）とを備え、第
１方向延び部（９ｂ，１１ｂ）はその１平面に直交して
その１平面から遠ざかる方向に延び、第２方向延び部
（９ｃ、１１ｃ）は、中心面（１２）に概ね直交して中
心面（１２）に向かう方向に延び、離隔部分（９ｃ，１
１ｃ）は第２方向延び部（９ｃ，１１ｃ）である。第１
方向延び部（９ｂ，１１ｂ）が、第２リード群（４）の
立体化を直接的に実現している。
【００１５】第１リード群（５）の要素リードが並ぶ列
の中央部位からより遠い要素リード（７，８）は、中心
面（１２）に直交する面に対してより大きい角度を持つ
形状に形成され、その線幅が最適化されている。第１リ
ード群（５）の複数・要素リードのそれぞれの内側端
は、より密に集まる複数電極パッド（３）のそれぞれに
位置対応してより密に集まり、第１リード群（４）の複
数・要素リードのそれぞれの外側端はより粗に離散して
いることになる。より密に集まるその内側端の線幅は、
粗に離散するその外側端の線幅よりも狭い。第２リード
群（６）の要素リード（９，１１）は互いに概ね等間隔
で並んでいることが好ましい。その接触面は、第１方向
延び部（９ｂ，１１ｂ）よりも中心面（１２）に近い位
置に配置されている。
の中央部位からより遠い要素リード（７，８）は、中心
面（１２）に直交する面に対してより大きい角度を持つ
形状に形成され、その線幅が最適化されている。第１リ
ード群（５）の複数・要素リードのそれぞれの内側端
は、より密に集まる複数電極パッド（３）のそれぞれに
位置対応してより密に集まり、第１リード群（４）の複
数・要素リードのそれぞれの外側端はより粗に離散して
いることになる。より密に集まるその内側端の線幅は、
粗に離散するその外側端の線幅よりも狭い。第２リード
群（６）の要素リード（９，１１）は互いに概ね等間隔
で並んでいることが好ましい。その接触面は、第１方向
延び部（９ｂ，１１ｂ）よりも中心面（１２）に近い位
置に配置されている。
【００１６】本発明によるＢＧＡ型半導体パッケージの
製造方法は、半導体チップ（２）に第１リード群（５）
を接合するためのステップと、半導体チップ（２）の電
極パッド（３）と第１リード群（５）をボンディングワ
イヤ（１５，１６）により電気的に接合するためのステ
ップと、第１リード群（５）に第２リード群（６）を結
合するためのステップと、半導体チップ（２）と、半導
体チップ（２）にボンディングワイヤ（１５，１６）に
より接合されている第１リード群（５）と、第２リード
群（６）とを射出成形用型（３１，３２）中にインサー
トするためのインサート・ステップと、射出成形用型
（３１，３２）のゲート３３から樹脂を注入して半導体
チップ（２）と、ボンディングワイヤ（１５，１６）
と、第１リード群（５）と、第２リード群（６）とを型
（３１，３２）の中で成形される樹脂成形体（１９）の
中に封入するための成形ステップとからなり、その成形
ステップは、第２リード群（６）が半田ボール（２２）
に接合することができる接合面を樹脂成形体（１９）の
外側に露出させるためのステップとを備えている。
製造方法は、半導体チップ（２）に第１リード群（５）
を接合するためのステップと、半導体チップ（２）の電
極パッド（３）と第１リード群（５）をボンディングワ
イヤ（１５，１６）により電気的に接合するためのステ
ップと、第１リード群（５）に第２リード群（６）を結
合するためのステップと、半導体チップ（２）と、半導
体チップ（２）にボンディングワイヤ（１５，１６）に
より接合されている第１リード群（５）と、第２リード
群（６）とを射出成形用型（３１，３２）中にインサー
トするためのインサート・ステップと、射出成形用型
（３１，３２）のゲート３３から樹脂を注入して半導体
チップ（２）と、ボンディングワイヤ（１５，１６）
と、第１リード群（５）と、第２リード群（６）とを型
（３１，３２）の中で成形される樹脂成形体（１９）の
中に封入するための成形ステップとからなり、その成形
ステップは、第２リード群（６）が半田ボール（２２）
に接合することができる接合面を樹脂成形体（１９）の
外側に露出させるためのステップとを備えている。
【００１７】そのインサート・ステップでは、第１リー
ド群（５）は概ね２次元的に分散し、第１リード群
（５）と第２リード群（６）は概ね３次元的に分散する
ように射出成形用型（３１，３２）の中で支持され配置
されてインサートされている。このような配置により、
１工程射出成形が可能である。
ド群（５）は概ね２次元的に分散し、第１リード群
（５）と第２リード群（６）は概ね３次元的に分散する
ように射出成形用型（３１，３２）の中で支持され配置
されてインサートされている。このような配置により、
１工程射出成形が可能である。
【００１８】
【発明の実施の形態】図に一致対応して、本発明のＢＧ
Ａ型半導体パッケージの実施の形態は、実装用に単位化
されるパッケージ１を備えている。そのパッケージ１
は、図１に示されるように、半導体チップ２が内部に封
入されている。半導体チップ２は、複数・電極パッド３
を備えている。複数・電極パッド３は、半導体チップ２
の外側面から露出している。
Ａ型半導体パッケージの実施の形態は、実装用に単位化
されるパッケージ１を備えている。そのパッケージ１
は、図１に示されるように、半導体チップ２が内部に封
入されている。半導体チップ２は、複数・電極パッド３
を備えている。複数・電極パッド３は、半導体チップ２
の外側面から露出している。
【００１９】複数・リードから形成されるリード群４が
半導体チップ２に支持されて設けられている。リード群
４は、上側（一方側）リード群５と下側（他方側）リー
ド群６とから形成されている。上側リード群５は、上側
左側複数・要素リード７と上側右側複数・要素リード８
とから形成されている。下側リード群６は、下側左側複
数・要素リード９と下側右側複数・要素リード１１とか
ら形成されている。
半導体チップ２に支持されて設けられている。リード群
４は、上側（一方側）リード群５と下側（他方側）リー
ド群６とから形成されている。上側リード群５は、上側
左側複数・要素リード７と上側右側複数・要素リード８
とから形成されている。下側リード群６は、下側左側複
数・要素リード９と下側右側複数・要素リード１１とか
ら形成されている。
【００２０】上側リード群５は、概ね１平面上に配置さ
れている。上側左側複数・要素リード７と上側右側複数
・要素リード８は、半導体チップ２の上側面に直交する
中心面１２に対して概ね鏡面対称に配置されている。中
心面１２に直交する直線の向きを左右方向という。上側
左側複数・要素リード７は、それぞれに中央部位から左
側に延びている。上側右側複数・要素リード８、それぞ
れにその中央部位から右側に延びている。
れている。上側左側複数・要素リード７と上側右側複数
・要素リード８は、半導体チップ２の上側面に直交する
中心面１２に対して概ね鏡面対称に配置されている。中
心面１２に直交する直線の向きを左右方向という。上側
左側複数・要素リード７は、それぞれに中央部位から左
側に延びている。上側右側複数・要素リード８、それぞ
れにその中央部位から右側に延びている。
【００２１】１つの上側左側要素リード７の右端と１つ
の上側右側複数・要素リード８の左端は、概ね鏡面対称
に位置している。その鏡面対称性は厳密である必要はな
い。その右端とその左端との間の概ねの中間位置に、各
電極パッド３が位置づけられている。各上側左側要素リ
ード７の右端部は、共通の左側接着テープ１３を介して
半導体チップ２の表面に結合している。各上側右側要素
リード８の右端部は、共通の右側接着テープ１４を介し
て半導体チップ２の同じ表面に結合している。
の上側右側複数・要素リード８の左端は、概ね鏡面対称
に位置している。その鏡面対称性は厳密である必要はな
い。その右端とその左端との間の概ねの中間位置に、各
電極パッド３が位置づけられている。各上側左側要素リ
ード７の右端部は、共通の左側接着テープ１３を介して
半導体チップ２の表面に結合している。各上側右側要素
リード８の右端部は、共通の右側接着テープ１４を介し
て半導体チップ２の同じ表面に結合している。
【００２２】各上側左側要素リード７の右端部と１つの
電極パッド３とは、左側ボンディングワイヤ１５により
電気的に接合している。各上側右側要素リード８の左端
部とその同じ１つの電極パッド３とは、右側ボンディン
グワイヤ１６により電気的に接合している。
電極パッド３とは、左側ボンディングワイヤ１５により
電気的に接合している。各上側右側要素リード８の左端
部とその同じ１つの電極パッド３とは、右側ボンディン
グワイヤ１６により電気的に接合している。
【００２３】各下側左側要素リード９の上端部は、上側
左側要素リード７の左端部の下面に接触している。各下
側右側要素リード１１の上端部は、上側右側要素リード
８の右端部の下面に接触している。上側左側要素リード
７の左端と下側左側要素リード９の左端とは、左側メッ
キ処理１７を介して電気的に確実に接続している。上側
右側要素リード８の右端と下側右側要素リード１１の右
端とは、右側メッキ処理１８を介して電気的に確実に接
続している。
左側要素リード７の左端部の下面に接触している。各下
側右側要素リード１１の上端部は、上側右側要素リード
８の右端部の下面に接触している。上側左側要素リード
７の左端と下側左側要素リード９の左端とは、左側メッ
キ処理１７を介して電気的に確実に接続している。上側
右側要素リード８の右端と下側右側要素リード１１の右
端とは、右側メッキ処理１８を介して電気的に確実に接
続している。
【００２４】下側左側要素リード９は、既述の電気的接
合部９ａと、第１方向延び部９ｂと、第２方向延び部９
ｃとが連続して延びる連続体である。ここで、第１方向
は上側複数・リード５が配置される概共通平面に直交し
て上側左側要素リード７から遠ざかる方向であり、第２
方向は、中心面１２に概ね直交して中心面１２に向かう
方向である。
合部９ａと、第１方向延び部９ｂと、第２方向延び部９
ｃとが連続して延びる連続体である。ここで、第１方向
は上側複数・リード５が配置される概共通平面に直交し
て上側左側要素リード７から遠ざかる方向であり、第２
方向は、中心面１２に概ね直交して中心面１２に向かう
方向である。
【００２５】下側右側要素リード１１は、既述の電気的
接合部１１ａと、第１方向延び部１１ｂと、第２方向延
び部１１ｃとが連続して延びる連続体である。ここで、
第１方向は上側複数・リード５が配置される概共通平面
に直交して上側右側要素リード８から遠ざかる方向であ
り、第２方向は、中心面１２に概ね直交して中心面１２
に向かう方向である。
接合部１１ａと、第１方向延び部１１ｂと、第２方向延
び部１１ｃとが連続して延びる連続体である。ここで、
第１方向は上側複数・リード５が配置される概共通平面
に直交して上側右側要素リード８から遠ざかる方向であ
り、第２方向は、中心面１２に概ね直交して中心面１２
に向かう方向である。
【００２６】半導体チップ２と、電極パッド３と、上側
複数・リード５と、下側複数・リード６と、左側ボンデ
ィングワイヤ１５と、右側ボンディングワイヤ１６と、
左側接着テープ１３と、右側接着テープ１４とは、単一
の樹脂成形体１９の中に概ね封入され、これらの相互の
配置関係が樹脂成形体１９の中で封止されている。樹脂
成形体１９の材料は、この分野で慣用される絶縁材料で
ある。
複数・リード５と、下側複数・リード６と、左側ボンデ
ィングワイヤ１５と、右側ボンディングワイヤ１６と、
左側接着テープ１３と、右側接着テープ１４とは、単一
の樹脂成形体１９の中に概ね封入され、これらの相互の
配置関係が樹脂成形体１９の中で封止されている。樹脂
成形体１９の材料は、この分野で慣用される絶縁材料で
ある。
【００２７】樹脂成形体１９は、半導体チップ２の外側
面、上側左側要素リード７の外側面、上側右側要素リー
ド８の外側面、下側左側要素リード９の外側面、下側右
側要素リード１１の外側面を概ね被覆し、且つ、上側左
側要素リード７と半導体チップ２の間の空間、上側右側
要素リード８と半導体チップ２との間の空間、下側左側
要素リード９と半導体チップ２の間の空間、下側右側要
素リード１１と半導体チップ２の間の空間に割り込んで
いる。
面、上側左側要素リード７の外側面、上側右側要素リー
ド８の外側面、下側左側要素リード９の外側面、下側右
側要素リード１１の外側面を概ね被覆し、且つ、上側左
側要素リード７と半導体チップ２の間の空間、上側右側
要素リード８と半導体チップ２との間の空間、下側左側
要素リード９と半導体チップ２の間の空間、下側右側要
素リード１１と半導体チップ２の間の空間に割り込んで
いる。
【００２８】下側左側要素リード９の第２方向延び部９
ｃの下面、下側右側要素リード１１の第２方向延び部１
１ｃの下面は、樹脂成形体１９により被覆されておら
ず、樹脂成形体１９の下面側に形成されている凹部２１
の中で露出している。左右側の凹部２１に半田ボール２
２の約半分が挿入される。複数・半田ボール２２の上面
の一部が、パッケージ１がプリント基板（図示せず）に
実装される時に、下側左側要素リード９の第２方向延び
部９ｃの下面、下側右側要素リード１１の第２方向延び
部１１ｃの下面にそれぞれに密着する。
ｃの下面、下側右側要素リード１１の第２方向延び部１
１ｃの下面は、樹脂成形体１９により被覆されておら
ず、樹脂成形体１９の下面側に形成されている凹部２１
の中で露出している。左右側の凹部２１に半田ボール２
２の約半分が挿入される。複数・半田ボール２２の上面
の一部が、パッケージ１がプリント基板（図示せず）に
実装される時に、下側左側要素リード９の第２方向延び
部９ｃの下面、下側右側要素リード１１の第２方向延び
部１１ｃの下面にそれぞれに密着する。
【００２９】図２は、複数・電極パッド３を要素とする
電極パッド群と、複数・上側左側要素リード７を要素と
する上側リード群５の左側部分と、複数・下側右側要素
リード１１を要素とする下側リード群５の右側部分と、
複数・半田ボール２２を要素とする半田ボール群の平面
投射配置関係を示している。図１は、それらの正面投射
配置関係を示している。
電極パッド群と、複数・上側左側要素リード７を要素と
する上側リード群５の左側部分と、複数・下側右側要素
リード１１を要素とする下側リード群５の右側部分と、
複数・半田ボール２２を要素とする半田ボール群の平面
投射配置関係を示している。図１は、それらの正面投射
配置関係を示している。
【００３０】図２に示されるように、複数・上側左側要
素リード７が並ぶ列の中央部位からより遠い上側左側要
素リード７は、中心面１２に直交する面に対してより大
きい角度を持つ形状に形成されている。言い換えれば、
複数・上側左側要素リード７の隣り合う複数・内側端
は、より密に集まる複数電極パッド３のそれぞれに位置
対応してより密に集まっているが、複数・上側左側要素
リード７の隣り合う複数・外側端はより粗に分散するこ
とができる。上側左側要素リード７のより内側の部位
は、それより外側の部位よりもその線幅が狭くならざる
をえない。上側左側要素リード７の線幅を一定に設計す
ることは、困難である。
素リード７が並ぶ列の中央部位からより遠い上側左側要
素リード７は、中心面１２に直交する面に対してより大
きい角度を持つ形状に形成されている。言い換えれば、
複数・上側左側要素リード７の隣り合う複数・内側端
は、より密に集まる複数電極パッド３のそれぞれに位置
対応してより密に集まっているが、複数・上側左側要素
リード７の隣り合う複数・外側端はより粗に分散するこ
とができる。上側左側要素リード７のより内側の部位
は、それより外側の部位よりもその線幅が狭くならざる
をえない。上側左側要素リード７の線幅を一定に設計す
ることは、困難である。
【００３１】下側右側要素リード１１は、互いに等間隔
で粗に並んでいる。下側右側要素リード１１に位置対応
する半田ボール２２は、互いに等間隔で粗に並ぶことが
できる。下側右側要素リード１１の線幅は一定に設計す
ることが可能であり、且つ、容易である。半田ボール２
２は、中心面１２により近い部位に配置することができ
る。
で粗に並んでいる。下側右側要素リード１１に位置対応
する半田ボール２２は、互いに等間隔で粗に並ぶことが
できる。下側右側要素リード１１の線幅は一定に設計す
ることが可能であり、且つ、容易である。半田ボール２
２は、中心面１２により近い部位に配置することができ
る。
【００３２】上側リード群５が配置される１平面から立
体的に遠く離隔している半田ボール２２とボンディング
ワイヤ１６とが干渉する恐れは全くない。ボンディング
ワイヤに接合するリード群は２次元的に集合している
が、ボンディングワイヤに接合するリード群と半田ボー
ルとは、３次元的に離散している。
体的に遠く離隔している半田ボール２２とボンディング
ワイヤ１６とが干渉する恐れは全くない。ボンディング
ワイヤに接合するリード群は２次元的に集合している
が、ボンディングワイヤに接合するリード群と半田ボー
ルとは、３次元的に離散している。
【００３３】図３は、本発明によるＢＧＡ型半導体パッ
ケージの既述の実施の形態の製造方法を示している。図
３（ａ）に示されるように、半導体チップ２と上側左側
複数・要素リード素材７とを共通の左側接着テープ１３
により接合する。半導体チップ２と上側右側複数・要素
リード素材８とを共通の右側接着テープ１４により接合
する。
ケージの既述の実施の形態の製造方法を示している。図
３（ａ）に示されるように、半導体チップ２と上側左側
複数・要素リード素材７とを共通の左側接着テープ１３
により接合する。半導体チップ２と上側右側複数・要素
リード素材８とを共通の右側接着テープ１４により接合
する。
【００３４】図３（ｂ）に示されるように、複数・電極
パッド３を上側左側複数・要素リード素材７と上側右側
複数・要素リード素材８とに複数・ボンディングワイヤ
１５，１６により電気的に接続する。次に、図３（ｃ）
に示されるように、下側左側要素リード素材９と下側右
側要素リード素材１１とを上側左側複数・要素リード素
材７と上側右側複数・要素リード素材８とにそれぞれに
重ね合わせる。
パッド３を上側左側複数・要素リード素材７と上側右側
複数・要素リード素材８とに複数・ボンディングワイヤ
１５，１６により電気的に接続する。次に、図３（ｃ）
に示されるように、下側左側要素リード素材９と下側右
側要素リード素材１１とを上側左側複数・要素リード素
材７と上側右側複数・要素リード素材８とにそれぞれに
重ね合わせる。
【００３５】その重ね合わせは、上型３１と下型３２と
による挟み込みである。下型３２のゲートから樹脂を注
入して、慣用の射出成形技術であるインサート異材質射
出成形により、既述の表面及び既述の空間に樹脂を供給
し注入して、既述の一体化を行ってパッケージ１を成形
する。このとき、下型３２に形成した凸部３４が、図１
に示す凹部２１を形成する。
による挟み込みである。下型３２のゲートから樹脂を注
入して、慣用の射出成形技術であるインサート異材質射
出成形により、既述の表面及び既述の空間に樹脂を供給
し注入して、既述の一体化を行ってパッケージ１を成形
する。このとき、下型３２に形成した凸部３４が、図１
に示す凹部２１を形成する。
【００３６】上下型３１，３２の型開きを行って、上側
左側複数・要素リード素材７、上側右側複数・要素リー
ド素材８、下側左側要素リード素材９、下側右側要素リ
ード素材１１のそれぞれの不要部分を切断して、上側左
側複数・要素リード７、上側右側複数・要素リード８、
下側左側要素リード９、下側右側要素リード１１を形成
する。半田ボール２２は、凹部２１に嵌め込まれうる。
半田ボール２２を介してプリント配線基板にパッケージ
１を実装する工程は、図示されていない。
左側複数・要素リード素材７、上側右側複数・要素リー
ド素材８、下側左側要素リード素材９、下側右側要素リ
ード素材１１のそれぞれの不要部分を切断して、上側左
側複数・要素リード７、上側右側複数・要素リード８、
下側左側要素リード９、下側右側要素リード１１を形成
する。半田ボール２２は、凹部２１に嵌め込まれうる。
半田ボール２２を介してプリント配線基板にパッケージ
１を実装する工程は、図示されていない。
【００３７】図５は、本発明によるＢＧＡ型半導体パッ
ケージの実施の他の形態を示している。そのパッケージ
１は、半導体チップ２が内部に封入されている。半導体
チップ２は、複数・電極パッド３を備えている。複数・
電極パッド３は、半導体チップ２の外側面から露出して
いる。
ケージの実施の他の形態を示している。そのパッケージ
１は、半導体チップ２が内部に封入されている。半導体
チップ２は、複数・電極パッド３を備えている。複数・
電極パッド３は、半導体チップ２の外側面から露出して
いる。
【００３８】複数・リードから形成されるリード群４が
半導体チップ２に支持されて設けられている。リード群
４は、第１リード群５と第２リード群６とから形成され
ている。第１リード群５は、下側左側複数・要素リード
７から形成されている。下側右側複数・要素リード８
は、図示省略されている。上側リード群６は、上側左側
複数・要素リード９から形成されている。上側右側複数
・要素リード１１は図示省略されている。
半導体チップ２に支持されて設けられている。リード群
４は、第１リード群５と第２リード群６とから形成され
ている。第１リード群５は、下側左側複数・要素リード
７から形成されている。下側右側複数・要素リード８
は、図示省略されている。上側リード群６は、上側左側
複数・要素リード９から形成されている。上側右側複数
・要素リード１１は図示省略されている。
【００３９】第１リード群５は、概ね１平面上に配置さ
れている。下側左側複数・要素リード７と下側右側複数
・要素リード８は、半導体チップ２の上側面に直交する
中心面１２（図示せず）に対して概ね鏡面対称に配置さ
れている。中心面１２に直交する直線の向きを左右方向
という。下側左側複数・要素リード７は、それぞれに中
央部位から左側に延びている。
れている。下側左側複数・要素リード７と下側右側複数
・要素リード８は、半導体チップ２の上側面に直交する
中心面１２（図示せず）に対して概ね鏡面対称に配置さ
れている。中心面１２に直交する直線の向きを左右方向
という。下側左側複数・要素リード７は、それぞれに中
央部位から左側に延びている。
【００４０】１つの下側左側要素リード７の右端と１つ
の下側右側複数・要素リード８の左端は、概ね鏡面対称
に位置している。その鏡面対称性は厳密である必要はな
い。その右端とその左端との間の概ねの中間位置に、各
電極パッド３が位置づけられている。各下側左側要素リ
ード７の右端部は、共通の左側接着テープ１３を介して
半導体チップ２の表面に結合している。各下側右側要素
リード８の右端部は、共通の右側接着テープ１４（図示
せず）を介して半導体チップ２の同じ表面に結合してい
る。
の下側右側複数・要素リード８の左端は、概ね鏡面対称
に位置している。その鏡面対称性は厳密である必要はな
い。その右端とその左端との間の概ねの中間位置に、各
電極パッド３が位置づけられている。各下側左側要素リ
ード７の右端部は、共通の左側接着テープ１３を介して
半導体チップ２の表面に結合している。各下側右側要素
リード８の右端部は、共通の右側接着テープ１４（図示
せず）を介して半導体チップ２の同じ表面に結合してい
る。
【００４１】各下側左側要素リード７の右端部と１つの
電極パッド３とは、左側ボンディングワイヤ１５により
電気的に接合している。各下側右側要素リード８の左端
部とその同じ１つの電極パッド３とは、右側ボンディン
グワイヤ１６（図示せず）により電気的に接合してい
る。
電極パッド３とは、左側ボンディングワイヤ１５により
電気的に接合している。各下側右側要素リード８の左端
部とその同じ１つの電極パッド３とは、右側ボンディン
グワイヤ１６（図示せず）により電気的に接合してい
る。
【００４２】各上側左側要素リード９の下端部は、下側
左側要素リード７の左端部の上面に接触している。下側
左側要素リード７の左端と上側左側要素リード９の左端
とは、左側メッキ処理１７を介して電気的に確実に接続
している。上側左側要素リード９は、電気的接合部９ａ
と、第１方向延び部９ｂと、第２方向延び部９ｃとが連
続して延びる連続体である。ここで、その方向は図１の
実施の形態で述べた方向に一致している。
左側要素リード７の左端部の上面に接触している。下側
左側要素リード７の左端と上側左側要素リード９の左端
とは、左側メッキ処理１７を介して電気的に確実に接続
している。上側左側要素リード９は、電気的接合部９ａ
と、第１方向延び部９ｂと、第２方向延び部９ｃとが連
続して延びる連続体である。ここで、その方向は図１の
実施の形態で述べた方向に一致している。
【００４３】半導体チップ２と、電極パッド３と、第１
リード群５と、第２リード群６と、左側ボンディングワ
イヤ１５と、左側接着テープ１３とは、単一の樹脂成形
体１９の中に概ね封入され、これらの相互の配置関係が
樹脂成形体１９の中で封止されている。樹脂成形体１９
は、半導体チップ２の外側面、下側左側要素リード７の
外側面、上側左側要素リード９の外側面を概ね被覆し、
且つ、下側左側要素リード７と半導体チップ２の間の空
間、上側左側要素リード９と半導体チップ２の間の空間
に割り込んでいる。
リード群５と、第２リード群６と、左側ボンディングワ
イヤ１５と、左側接着テープ１３とは、単一の樹脂成形
体１９の中に概ね封入され、これらの相互の配置関係が
樹脂成形体１９の中で封止されている。樹脂成形体１９
は、半導体チップ２の外側面、下側左側要素リード７の
外側面、上側左側要素リード９の外側面を概ね被覆し、
且つ、下側左側要素リード７と半導体チップ２の間の空
間、上側左側要素リード９と半導体チップ２の間の空間
に割り込んでいる。
【００４４】上側左側要素リード９の第２方向延び部９
ｃの上面は、樹脂成形体１９により被覆されておらず、
樹脂成形体１９の上面側に形成されている凹部２１の中
で露出している。左右側の凹部２１に半田ボール２２の
約半分が挿入される。複数・半田ボール２２の上面の一
部が、パッケージ１がプリント基板（図示せず）に実装
される時に、上側左側要素リード９の第２方向延び部９
ｃの上面にそれぞれに密着する。
ｃの上面は、樹脂成形体１９により被覆されておらず、
樹脂成形体１９の上面側に形成されている凹部２１の中
で露出している。左右側の凹部２１に半田ボール２２の
約半分が挿入される。複数・半田ボール２２の上面の一
部が、パッケージ１がプリント基板（図示せず）に実装
される時に、上側左側要素リード９の第２方向延び部９
ｃの上面にそれぞれに密着する。
【００４５】図１の実施の形態と図６の実施の形態の相
違点は、立体配置を構成する第１リード群と第２リード
群が、半導体チップ３に対して、同じ側にあるか、反対
側にあるかに関してのみであり、両実施の形態は、各リ
ード要素の既述の角度、インサート射出成形方法、その
他の既述事項に関しては全く同じである。
違点は、立体配置を構成する第１リード群と第２リード
群が、半導体チップ３に対して、同じ側にあるか、反対
側にあるかに関してのみであり、両実施の形態は、各リ
ード要素の既述の角度、インサート射出成形方法、その
他の既述事項に関しては全く同じである。
【００４６】
【発明の効果】本発明によるＢＧＡ型半導体パッケー
ジ、その製造方法は、設計・製造を容易にすることがで
き、その製造コストを低減することができる。複数・リ
ード間の隙間を狭くさせる制約を取り除いてその設計・
製造を容易にすることができる。更に、製品の信頼性を
向上させる樹脂封止の工程のコストを低減することがで
きる。将来ピン数の増加に対応することができる。
ジ、その製造方法は、設計・製造を容易にすることがで
き、その製造コストを低減することができる。複数・リ
ード間の隙間を狭くさせる制約を取り除いてその設計・
製造を容易にすることができる。更に、製品の信頼性を
向上させる樹脂封止の工程のコストを低減することがで
きる。将来ピン数の増加に対応することができる。
【図１】図１は、本発明によるＢＧＡ型半導体パッケー
ジの実施の形態を示す断面図である。
ジの実施の形態を示す断面図である。
【図２】図２は、図１の半分の部分的断面と図２の半分
の裏面を示す複合断面・底面図である。
の裏面を示す複合断面・底面図である。
【図３】図３（ａ），（ｂ），（ｃ），（ｄ）は、その
実施の形態の製造方法のステップスを示すそれぞれの断
面図である。
実施の形態の製造方法のステップスを示すそれぞれの断
面図である。
【図４】図４は、公知のＢＧＡ型パッケージを示す平面
図である。
図である。
【図５】図５は、本発明によるＢＧＡ型半導体パッケー
ジの実施の他の形態を示す断面図である。
ジの実施の他の形態を示す断面図である。
【図６】図６は、その公知のＢＧＡ型パッケージの一部
を示す正面断面図である。
を示す正面断面図である。
２…半導体チップ ３…電極パッド３ ４…リード群 ５…第１リード群（上側リード群） ６…第２リード群（下側リード群） ７…上側要素リード（一方側複数・要素リード） ８…上側要素リード（他方側複数・要素リード） ９ａ，１１ａ…電気的接合部 ９ｂ，１１ｂ…第１方向延び部 ９ｃ，１１ｃ…離隔部分 １２…中心面 １５，１６…接続線（ボンディングワイヤ） １９…樹脂成形体 ２２…半田ボール ３１，３２…射出成形用型 ３３…ゲート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年９月２７日（１９９９．９．２
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】そのように単一形態化される技術が、特開
平１０−１０７０７５号公報で知られている。この技術
は、半導体チップとリードとをワイヤボンディングによ
り接続して型成形・樹脂モールドにより半導体チップと
リードとを一体化し、その樹脂部に型成形して形成した
凹部に半田ボールを挿入するようにしたＢＧＡ（ボール
・グリッド・アレイ）型のパッケージである。
平１０−１０７０７５号公報で知られている。この技術
は、半導体チップとリードとをワイヤボンディングによ
り接続して型成形・樹脂モールドにより半導体チップと
リードとを一体化し、その樹脂部に型成形して形成した
凹部に半田ボールを挿入するようにしたＢＧＡ（ボール
・グリッド・アレイ）型のパッケージである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】１つの上側左側要素リード７の右端と１つ
の上側右側複数・要素リード８の左端は、概ね鏡面対称
に位置している。その鏡面対称性は厳密である必要はな
い。その右端とその左端との間の概ねの中間位置に、各
電極パッド３が位置づけられている。各上側左側要素リ
ード７の右端部は、共通の左側接着テープ１３を介して
半導体チップ２の表面に結合している。各上側右側要素
リード８の左端部は、共通の右側接着テープ１４を介し
て半導体チップ２の同じ表面に結合している。 ─────────────────────────────────────────────────────
の上側右側複数・要素リード８の左端は、概ね鏡面対称
に位置している。その鏡面対称性は厳密である必要はな
い。その右端とその左端との間の概ねの中間位置に、各
電極パッド３が位置づけられている。各上側左側要素リ
ード７の右端部は、共通の左側接着テープ１３を介して
半導体チップ２の表面に結合している。各上側右側要素
リード８の左端部は、共通の右側接着テープ１４を介し
て半導体チップ２の同じ表面に結合している。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１２月２１日（１９９９．１２．
２１）
２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (14)
- 【請求項１】半導体チップと、 前記半導体チップに形成された電極パッドと、 複数要素リードからなるリード群と、 前記リード群を前記電極パッドに電気的に接続する接続
線と、 前記半導体チップ、前記電極パッド、前記リード群、前
記接続線を被覆し封入する樹脂成形体とからなり、 前記リード群は、第１リード群と第２リード群とを備
え、前記第１リード群は前記第２リード群に電気的に接
続し、 前記第１リード群は２次元的に配置され、前記第１リー
ド群と前記第２リード群とからなる前記リード群は３次
元的に配置され、 前記第２リード群の各リード要素は半田ボールに接触し
うる接触面を有しているＢＧＡ型半導体パッケージ。 - 【請求項２】半導体チップと、 前記半導体チップに形成された電極パッドと、 複数・要素リードからなるリード群と、 前記リード群を前記電極パッドに電気的に接続する接続
線と、 前記半導体チップ、前記電極パッド、前記リード群、前
記接続線を被覆し封入する樹脂成形体とからなり、 前記リード群は、第１リード群と第２リード群とを備
え、前記第１リード群は前記第２リード群に電気的に接
続し、 前記第１リード群は概ね１平面上に配置され、 前記第２リード群の各要素リードは前記１平面に交叉す
る方向に延びて前記１平面から離隔した離隔部分を有
し、 前記離隔部分は、半田ボールに接触しうる接触面を有し
ているＢＧＡ型半導体パッケージ。 - 【請求項３】請求項２において、 前記第１リード群と前記離隔部分は、前記半導体チップ
に対して互いに反対側に配置されていることを特徴とす
るＢＧＡ型半導体パッケージ。 - 【請求項４】請求項２において、 前記第１リード群と前記離隔部分は、前記半導体チップ
に対して同じ側に配置されていることを特徴とするＢＧ
Ａ型半導体パッケージ。 - 【請求項５】請求項３において、 前記第１リード群は、一方側複数・要素リードと他方側
複数・要素リードとを備え、 前記一方側複数・要素リードと前記他方側複数・要素リ
ードはある中心面に対して概ね鏡面対称に配置されてい
ることを特徴とするＢＧＡ型半導体パッケージ。 - 【請求項６】請求項５において、 前記電極パッドは、前記中心面上又は前記中心面の近傍
に配置されていることを特徴とするＢＧＡ型半導体パッ
ケージ。 - 【請求項７】請求項５において、 前記第２リード群は、前記第１リード群の各要素リード
に電気的に接合する電気的接合部と、第１方向延び部
と、第２方向延び部とを備え、前記第１方向延び部は前
記１平面に直交して前記１平面から遠ざかる方向に延
び、前記第２方向延び部は、前記中心面に概ね直交して
前記中心面に向かう方向に延び、前記離隔部分は前記第
２方向延び部であることを特徴とするＢＧＡ型半導体パ
ッケージ。 - 【請求項８】請求項３において、 前記第１リード群の要素リードが並ぶ列の中央部位から
より遠い要素リードは、前記中心面に直交する面に対し
てより大きい角度を持つ形状に形成されていることを特
徴とするＢＧＡ型半導体パッケージ。 - 【請求項９】請求項３において、 前記第１リード群の複数・要素リードのそれぞれの内側
端は、より密に集まる複数・電極パッドのそれぞれに位
置対応してより密に集まり、前記第１リード群の複数・
要素リードのそれぞれの外側端はより粗に離散している
ことを特徴とするＢＧＡ型半導体パッケージ。 - 【請求項１０】請求項９において、 より密に集まる前記内側端の線幅は、粗に離散する前記
外側端の線幅よりも狭いことを特徴とするＢＧＡ型半導
体パッケージ。 - 【請求項１１】請求項９において、 前記第２リード群の要素リードは互いに概ね等間隔で並
んでいることを特徴とするＢＧＡ型半導体パッケージ。 - 【請求項１２】請求項７において、 前記接触面は、前記第１方向延び部よりも前記中心面に
近い位置に配置されていることを特徴とするＢＧＡ型半
導体パッケージ。 - 【請求項１３】半導体チップに第１リード群を接合する
ためのステップと、 半導体チップの電極パッドと前記第１リード群をボンデ
ィングワイヤにより電気的に接合するためのステップ
と、 前記第１リード群に第２リード群を結合するためのステ
ップと、 前記半導体チップと、前記半導体チップに前記ボンディ
ングワイヤにより接合されている前記第１リード群と、
前記第２リード群とを射出成形用型中にインサートする
ためのインサート・ステップと、 前記射出成形用型のゲートから樹脂を注入して前記半導
体チップと、前記ボンディングワイヤと、前記第１リー
ド群と、前記第２リード群とを前記型の中で成形される
樹脂成形体の中に封入するための成形ステップとからな
り、 前記成形ステップは、前記第２リード群が半田ボールに
接合することができる接合面を前記樹脂成形体の外側に
露出させるためのステップを備えているＢＧＡ型半導体
パッケージの製造方法。 - 【請求項１４】請求項１３において、 前記インサート・ステップでは、前記第１リード群は概
ね２次元的に分散し、前記第１リード群と前記第２リー
ド群は概ね３次元的に分散するように前記射出成形用型
の中で支持され配置されてインサートされていることを
特徴とするＢＧＡ型半導体パッケージの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316687A JP2000150572A (ja) | 1998-11-06 | 1998-11-06 | Ｂｇａ型半導体パッケージ、その製造方法 |
| CN99121627A CN1253378A (zh) | 1998-11-06 | 1999-10-09 | 球栅阵列型半导体器件封装 |
| TW088119268A TW430911B (en) | 1998-11-06 | 1999-11-03 | BGA type semiconductor device package |
| KR1019990049068A KR20000035276A (ko) | 1998-11-06 | 1999-11-06 | 비지에이형 반도체 디바이스 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316687A JP2000150572A (ja) | 1998-11-06 | 1998-11-06 | Ｂｇａ型半導体パッケージ、その製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150572A true JP2000150572A (ja) | 2000-05-30 |
Family
ID=18079795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10316687A Pending JP2000150572A (ja) | 1998-11-06 | 1998-11-06 | Ｂｇａ型半導体パッケージ、その製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2000150572A (ja) |
| KR (1) | KR20000035276A (ja) |
| CN (1) | CN1253378A (ja) |
| TW (1) | TW430911B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331738B1 (en) | 1998-12-08 | 2001-12-18 | Nec Corporation | Semiconductor device having a BGA structure |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445073B1 (ko) | 2001-08-21 | 2004-08-21 | 삼성전자주식회사 | 듀얼 다이 패키지 |
| JP4073308B2 (ja) * | 2002-12-20 | 2008-04-09 | 三洋電機株式会社 | 回路装置の製造方法 |
| CN100423250C (zh) * | 2006-10-17 | 2008-10-01 | 晶方半导体科技（苏州）有限公司 | 双层引线封装结构及其制造方法 |
| CN100423249C (zh) * | 2006-10-17 | 2008-10-01 | 晶方半导体科技（苏州）有限公司 | “n”形电连接晶圆级芯片尺寸封装结构及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161851A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Tokyo Electronics Co Ltd | 電子部品 |
| US4673967A (en) * | 1985-01-29 | 1987-06-16 | Texas Instruments Incorporated | Surface mounted system for leaded semiconductor devices |
| US5677566A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
| KR0173930B1 (ko) * | 1995-11-09 | 1999-02-01 | 김광호 | 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
| JPH09326461A (ja) * | 1996-06-04 | 1997-12-16 | Hitachi Cable Ltd | 半導体装置 |
| JPH10125849A (ja) * | 1996-10-17 | 1998-05-15 | Hitachi Cable Ltd | Ｌｏｃ型半導体装置 |
-
1998
- 1998-11-06 JP JP10316687A patent/JP2000150572A/ja active Pending
-
1999
- 1999-10-09 CN CN99121627A patent/CN1253378A/zh active Pending
- 1999-11-03 TW TW088119268A patent/TW430911B/zh not_active IP Right Cessation
- 1999-11-06 KR KR1019990049068A patent/KR20000035276A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331738B1 (en) | 1998-12-08 | 2001-12-18 | Nec Corporation | Semiconductor device having a BGA structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1253378A (zh) | 2000-05-17 |
| TW430911B (en) | 2001-04-21 |
| KR20000035276A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| EP0551382B1 (en) | Semiconductor chip assemblies, methods of making same and components for same | |
| US4677526A (en) | Plastic pin grid array chip carrier | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US5543658A (en) | Method of manufacturing resin-sealed semiconductor device, lead frame used in this method for mounting plurality of semiconductor elements, and resin-sealed semiconductor device | |
| US7098078B2 (en) | Microelectronic component and assembly having leads with offset portions | |
| KR0180331B1 (ko) | 볼 그리드 어레이형 반도체 장치 및 그의 제조방법 | |
| KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030113954A1 (en) | Method of making a semiconductor package having exposed metal strap | |
| TW200402133A (en) | Semiconductor device | |
| JPH05109972A (ja) | リードフレーム及び集積回路チツプのパツケージ・アセンブリ | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| JPH0427145A (ja) | 半導体装置 | |
| US20030194837A1 (en) | Methods for making semiconductor packages with leadframe grid arrays | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP3769228B2 (ja) | 電力半導体装置 | |
| US4831495A (en) | Unitized packaging arrangement for an energy dissipating device | |
| JP2000150572A (ja) | Ｂｇａ型半導体パッケージ、その製造方法 | |
| US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
| WO2000068993A1 (en) | Semiconductor devices with improved lead frame structures | |
| US6214648B1 (en) | Semiconductor chip package and method for fabricating the same | |
| US5841188A (en) | Tape carrier structure for a tape carrier package | |
| KR100387451B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |