CN110112168A - 堆叠式图像传感器及其形成方法 - Google Patents

堆叠式图像传感器及其形成方法 Download PDF

Info

Publication number
CN110112168A
CN110112168A CN201910483996.9A CN201910483996A CN110112168A CN 110112168 A CN110112168 A CN 110112168A CN 201910483996 A CN201910483996 A CN 201910483996A CN 110112168 A CN110112168 A CN 110112168A
Authority
CN
China
Prior art keywords
wafer
face
imaging sensor
wiring layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910483996.9A
Other languages
English (en)
Inventor
高俊九
李志伟
黄仁德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910483996.9A priority Critical patent/CN110112168A/zh
Publication of CN110112168A publication Critical patent/CN110112168A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请提供一种堆叠式图像传感器及其形成方法，其中形成方法包括：提供第一晶圆，所述第一晶圆包括图像传感器；提供第二晶圆，所述第二晶圆的第一面与所述第一晶圆的第二面键合，且所述第二晶圆包括图像信号处理电路以及第二金属互连结构；在所述第二晶圆的第二面形成金属布线层，所述金属布线层通过所述第二晶圆内的通孔连接结构与所述第二金属互连结构电连接。本申请技术方案增大图像传感器的像素区域的面积，提高分辨率。

Description

堆叠式图像传感器及其形成方法
技术领域
本申请涉及半导体制造领域，具体来说，涉及一种堆叠式图像传感器及其形成方法。
背景技术
图像传感器是一种将光学图像转换成电信号的器件。随着计算机和通信产业的发展，对高性能图像传感器的需求不断增长，这些高性能图像传感器广泛用于诸如数字照相机、摄像录像机、个人通信系统(PCS)、游戏机、安防摄像机、医用微型照相机之类的各种领域。
随着CMOS工艺的不断推进和发展，晶体管数量越来越多，导致互连尺寸越来越小，采用3D集成的芯片堆叠技术，将有助于大大减小布线长度、缩短信号延迟，降低功耗，同时又可以缩小芯片尺寸，从而提高器件的系统性能。
目前，晶圆级铜-铜键合可实现晶圆之间的互连，但是仍需要在形成有图像传感器的晶圆表面留出焊盘的位置，与外部电路绑定，所述焊盘占用图像传感器的像素区域面积，阻碍图像传感器的分辨率的提高。
硅通孔(ThroughSiliconVia，TSV)可以将不同层的多个二维芯片进行垂直导通互连。与传统的二维芯片封装绑定技术不同，TSV通过晶片的垂直堆叠能够使芯片的封装密度更大，外形尺寸更小，并且大大提高芯片工作频率和降低互连线功耗。虽然TSV有众多优点，但是就目前的工艺尺寸而言，其占用的芯片面积较大，过多的引入TSV将降低芯片面积利用率，而且芯片中的TSV会对芯片布局布线造成障碍，增大设计复杂度。
发明内容
本申请技术方案要解决的技术问题是提供一种图像传感器及其形成方法，增大图像传感器的像素区域的面积，提高分辨率。
为解决上述技术问题，本申请一方面提供一种堆叠式图像传感器的形成方法，包括：提供第一晶圆，所述第一晶圆中形成有图像传感器；提供第二晶圆，所述第二晶圆的第一面与所述第一晶圆的第二面键合，且所述第二晶圆中形成有图像信号处理电路以及第二金属互连结构；在所述第二晶圆的第二面形成金属布线层，所述金属布线层通过所述第二晶圆内的通孔连接结构与所述第二金属互连结构电连接。
本申请的一些实施例中，所述方法还包括：在所述金属布线层上形成焊接凸点；焊接所述焊接凸点至集成电路板。
本申请的一些实施例中，所述图像传感器形成于所述第一晶圆的第一面。
本申请的一些实施例中，在所述第二晶圆内形成通孔连接结构的方法包括：减薄所述第二晶圆的第二面；在所述第二晶圆的第二面刻蚀所述第二晶圆至暴露所述第二金属互连结构的局部，在所述第二晶圆内形成通孔；在所述通孔内填充导电材料形成通孔连接结构。
本申请的一些实施例中，在所述第二晶圆的第二面形成金属布线层的方法包括：在所述第二晶圆的第二面表面形成第四绝缘层；刻蚀所述第四绝缘层形成开口，所述开口暴露所述通孔连接结构的端部；在所述第四绝缘层表面以及所述开口内形成第三金属层；刻蚀所述第三金属层，形成与所述通孔连接结构电连接的所述金属布线层。
本申请的一些实施例中，通过铜-铜键合结构键合所述第二晶圆的第一面与所述第一晶圆的第二面。
本申请的一些实施例中，所述通孔连接结构内填充的导电材料为铜或钨。
本申请另一方面提供一种堆叠式图像传感器，包括：第一晶圆，所述第一晶圆中形成有图像传感器；第二晶圆，所述第二晶圆的第一面与所述第一晶圆的第二面键合，且所述第二晶圆中形成有图像信号处理电路以及第二金属互连结构；通孔连接结构，位于所述第二晶圆内；及金属布线层，位于所述第二晶圆的第二面，且所述金属布线层通过所述通孔连接结构与所述第二金属互连结构电连接。
本申请的一些实施例中，还包括：焊接凸点，位于在所述金属布线层上，所述焊接凸点焊接至集成电路板。
本申请的一些实施例中，所述图像传感器形成于所述第一晶圆的第一面。
本申请的一些实施例中，所述通孔连接结构，包括通孔和填充于所述通孔内的导电材料，且所述通孔连接结构的一端与所述第二金属互连结构电连接，另一端与所述金属布线层电连接。
本申请的一些实施例中，所述第一晶圆与所述第二晶圆通过铜-铜键合结构键合。
本申请的一些实施例中，所述通孔连接结构内填充的导电材料为铜或钨。
采用本申请实施例所述的堆叠式图像传感器及其形成方法，将第一晶圆与第二晶圆通过铜-铜键合结构键合，并且通过所述第二晶圆内的通孔连接结构电连接所述第二晶圆与集成电路板，不需要在第一晶圆的形成有图像传感器的表面制作用于引线接合的焊盘，从而增加像素区域的面积，提高所述堆叠式图像传感器的分辨率。
本申请中另外的特征将部分地在下面的描述中阐述。通过该阐述，使以下附图和实施例叙述的内容对本领域普通技术人员来说变得显而易见。本申请中的发明点可以通过实践或使用下面讨论的详细示例中阐述的方法、手段及其组合来得到充分阐释。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图8为本申请实施例中堆叠式图像传感器的形成方法的各步骤的截面结构示意图。
图3A至图3C为本申请实施例中第一晶圆和第二晶圆形成铜-铜键合的各步骤的截面结构示意图。
图6A至图6C为本申请实施例中形成金属布线层的各步骤的截面结构示意图。
图9为本申请实施例中堆叠式图像传感器的截面结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本申请技术方案进行详细说明。
本申请实施例提供一种堆叠式图像传感器的形成方法，包括：提供第一晶圆，所述第一晶圆包括图像传感器；提供第二晶圆，所述第二晶圆的第一面与所述第一晶圆的第二面键合，且所述第二晶圆包括图像信号处理电路以及第二金属互连结构；在所述第二晶圆的第二面形成金属布线层，所述金属布线层通过所述第二晶圆内的通孔连接结构与所述第二金属互连结构电连接。
参考附图1所示，提供第一晶圆100，在本实施例中，所述第一晶圆100包括衬底，所述衬底为硅衬底，在其他实施例中，所述衬底还可以为锗硅衬底或绝缘体上硅衬底或者是生长有外延层的硅衬底等。所述第一晶圆100的衬底内可形成有一个以上的半导体器件，例如图像传感器，复位晶体管和处理电路等，且在衬底上形成互连结构，为了描述方便，本申请实施例的附图仅示出图像传感器110及互连结构120，对此本发明不做其它限制。
参考附图2所示，提供第二晶圆200，在本实施例中，所述第二晶圆200包括衬底，所述衬底为硅衬底，在其他实施例中，所述衬底还可以为锗硅衬底或绝缘体上硅衬底或者是生长有外延层的硅衬底等。所述第二晶圆200为ISP(Image Signal Processing：图像信号处理)晶圆，所述第二晶圆200的衬底内形成有图像信号处理电路(未图示)，且在衬底上形成第二金属互连结构220，所述图像信号处理电路主要用于对图像传感器的输出信号进行处理，以匹配不同厂商的图像传感器，被管道化的图像处理专用引擎可以高速处理图像信号。所述第二金属互连结构220用于电连接所述第二晶圆中形成的图像信号处理电路以及其它可能形成的晶体管或者有源器件，为了描述方便，本申请实施例的附图仅示意性的表示出所述第二金属互连结构220，不对其连接关系以及具体结构做进一步限制。
参考附图3所示，所述第二晶圆200的第一面201与所述第一晶圆100的第二面102键合。
本申请的实施例中，所述图像传感器形成于所述第一晶圆100的第一面，所述第一晶圆100的第二面102为所述第一晶圆100的键合面。
本申请的实施例中，所述第一晶圆100与所述第二晶圆200采用晶圆级铜-铜键合(Wafer level Cu-Cu bonding)结构进行键合，铜-铜键合是一种晶圆间的互连技术，这种互连技术将至少一对铜互连结构相互对准键合，从而实现多个晶圆之间铜互连结构的电连接。
本申请的实施例中，形成铜-铜键合结构的方法包括：在所述第一晶圆100的第二面102上形成第一铜互连结构；在所述第二晶圆200的第一面201上形成第二铜互连结构，对准所述第一铜互连结构和所述第二铜互连结构键合所述第一晶圆100与所述第二晶圆200。
具体地，参考图3A，在所述第一晶圆100的第二面102形成第一绝缘层103，所述的第一绝缘层103例如为氧化硅，也可以是包括氧化硅和氮化硅的复合结构；刻蚀所述第一绝缘层103形成第一凹槽，所述刻蚀工艺例如为等离子体刻蚀；在所述第一绝缘层103上和所述第一凹槽内形成第一金属层，所述的第一金属层材料例如为铜，刻蚀第一凹槽以外的所述第一绝缘层103表面的所述第一金属层，形成所述第一铜互连结构104。
参考附图3B，形成所述第二铜互连结构的方法包括：在所述第二晶圆200的第一面201形成第二绝缘层203，所述的第二绝缘层203例如为氧化硅，也可以是包括氧化硅和氮化硅的复合结构；刻蚀所述第二绝缘层203形成第二凹槽，所述刻蚀工艺例如为等离子体刻蚀；在所述第二绝缘层203上和所述第二凹槽内形成第二金属层，所述的金属层材料例如为铜，刻蚀第二凹槽以外的所述第二绝缘层203表面的所述第二金属层，形成所述第二铜互连结构204。
参考附图3C所示，键合所述第一晶圆的第二面102和所述第二晶圆200的第一面201，所述的第一铜互连结构104和所述第二铜互连结构204通过键合工艺键合在一起。在本申请的一些实施例中，还可以包括退火工艺处理所述键合后的第一铜互连结构104和第二铜互连结构204，以改善键合效果。
本申请的实施例将所述第一晶圆100的第二面102与所述第二晶圆200的第一面201采用铜-铜键合结构键合，不需要在所述第一晶圆100的形成有图像传感器的第一面形成用于封装的焊盘，增大了所述第一晶圆100第一面101的图像传感器的像素区域的面积，从而提高了图像传感器中形成的感光元件的面积，提高所述图像传感器的分辨率。
参考附图4所示，在所述第二晶圆200的第二面减薄所述第二晶圆200的衬底。本申请的实施例中，减薄所述第二晶圆200的衬底的方法例如为化学机械抛光法，所述第二晶圆200的衬底减薄至50μm～100μm。
参考附图5所示，在所述第二晶圆200的第二面刻蚀所述第二晶圆200至暴露所述第二金属互连结构220的局部，在所述第二晶圆200内形成通孔；在所述通孔内填充导电材料形成通孔连接结构230。
本申请的实施例中，刻蚀所述第二晶圆200的方法为反应离子刻蚀法或激光法。由于所述第二金属互连结构220用于电连接所述第二晶圆中形成的图像信号处理电路以及其它可能形成的晶体管或者有源器件，因此，根据电路设计的需要，所述第二金属互连结构220可包括一层以上的金属连线，或者一条以上的金属连线。本实施例所述的刻蚀所述第二晶圆200的工艺刻蚀至暴露出所述第二金属互连结构220的部分结构即可，例如暴露出所述第二金属互连结构220最接近所述第二晶圆200的第二面的一层的部分区域，满足后续形成的通孔连接结构230与所述第二金属互连结构220电连接的需要即可。
本申请的实施例中，所述通孔例如为硅通孔(Through silicon via，TSV)，所述通孔的深度为50μm～100μm。由于通孔需要贯穿整个衬底，通孔的直径通常需要达到5μm～10μm。
本申请的实施例中，所述通孔内填充的导电材料为铜或钨，其中，金属铜具有出色的抗电迁移特性，是金属接合的首选。
本申请的实施例中，所述通孔连接结构230的通孔内壁与所述导电材料之间还可以形成有第三绝缘层，所述第三绝缘层的材料可采用二氧化硅、氮化硅、或聚合物。此外，所述第三绝缘层与所述导电材料之间还可以形成扩散阻挡层，所述扩散阻挡层的材料例如为钽、氮化钽/钽、氮化钛等。
参考附图6所示，在所述第二晶圆200的第二面形成金属布线层240。
如图6A至6C所示，形成所述金属布线层240的具体步骤包括：在所述第二晶圆200的第二面表面形成第四绝缘层250，其中，所述的第四绝缘层250覆盖所述通孔230在第二面的端部；刻蚀所述第四绝缘层250形成开口，所述开口暴露所述通孔连接结构230a的端部，所述的刻蚀工艺例如为等离子体刻蚀；在所述第四绝缘层250上形成第三金属层260；选择性刻蚀所述第三金属层260，形成与所述通孔连接结构230a电连接的所述金属布线层240。所述的金属布线层240用于电连接所述第二晶圆200上后续形成的焊接凸点，因此，其尺寸匹配于所述焊接凸点。
本申请的实施例中，形成所述第四绝缘层250的方法例如为化学气相沉积法，所述第四绝缘层250的材料例如为二氧化硅、氮化硅。
本申请的实施例中，刻蚀所述第四绝缘层250的方法例如为干法刻蚀，形成所述第三金属层260的方法例如为化学气相沉积法，所述第三金属层260的材料例如为铜或钨或者铝。
参考附图7所示，在所述金属布线层240上形成焊接凸点241，并将所述第一晶圆100及第二晶圆200切割为芯片。形成所述焊接凸点241的工艺可以是本领域技术人员已知的任何工艺，本申请并不对其做过多限定。在一些实施例中，所述的焊接凸点241材料为金属铅，或者为金属铜。可以通过沉积凸点金属并且回流(Reflow)的工艺形成。形成所述焊接凸点后，根据设计的芯片结构以及规格，切割所述键合的第一晶圆100和第二晶圆200，形成含有图像传感器以及图像信号处理电路的多个芯片。
参考附图8所示，焊接所述芯片的焊接凸点241至集成电路板300，完成芯片封装。
第一晶圆100及第二晶圆200与集成电路板300的键合，不需要在所述第一晶圆100的形成有图像传感器的第一面形成用于封装的焊盘，增大了第一晶圆100的第一面的图像传感器的像素区域的面积，从而提高了所述图像传感器中形成的感光元件的面积，提高了所述图像传感器的分辨率。
参考附图9所示，本申请实施例还提供一种堆叠式图像传感器，包括：第一晶圆1000，包括图像传感器；第二晶圆2000，所述第二晶圆2000的第一面2001与所述第一晶圆的第二面1002键合，且所述第二晶圆2000包括图像信号处理电路(未图示)以及第二金属互连结构2200；通孔连接结构2300，位于所述第二晶圆2000内；及金属布线层2400，位于所述第二晶圆2000的第二面2002，且所述金属布线层2400通过所述通孔连接结构2300与所述第二金属互连结构2200电连接。
本申请的实施例中，所述图像传感器形成于所述第一晶圆1000的第一面，所述第一晶圆1000的第二面1002为所述第一晶圆1000的键合面。
本申请的实施例中，所述第一晶圆1000与所述第二晶圆2000通过铜-铜键合结构键合。
本申请的实施例中，所述通孔连接结构2300，包括通孔和填充于所述通孔内的导电材料，且所述通孔连接结构2300的一端与所述第二金属互连结构2200电连接，另一端与所述金属布线层2400电连接。其中，所述通孔连接结构2300内填充的导电材料为铜或钨。
本申请的实施例中，所述焊接凸点2401位于在所述金属布线层2400上，所述焊接凸点2401焊接至集成电路板3000，完成芯片封装。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。
此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (13)

1.一种堆叠式图像传感器的形成方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆中形成有图像传感器；
提供第二晶圆，所述第二晶圆的第一面与所述第一晶圆的第二面键合，且所述第二晶圆中形成有图像信号处理电路以及第二金属互连结构；
在所述第二晶圆的第二面形成金属布线层，所述金属布线层通过所述第二晶圆内的通孔连接结构与所述第二金属互连结构电连接。
2.如权利要求1所述的堆叠式图像传感器的形成方法，其特征在于，
所述方法还包括：
在所述金属布线层上形成焊接凸点；
焊接所述焊接凸点至集成电路板。
3.如权利要求1所述的堆叠式图像传感器的形成方法，其特征在于，所述图像传感器形成于所述第一晶圆的第一面。
4.如权利要求1所述的堆叠式图像传感器的形成方法，其特征在于，
在所述第二晶圆内形成通孔连接结构的方法包括：
减薄所述第二晶圆的第二面；
在所述第二晶圆的第二面刻蚀所述第二晶圆至暴露所述第二金属互连结构的局部，在所述第二晶圆内形成通孔；
在所述通孔内填充导电材料形成通孔连接结构。
5.如权利要求1所述的堆叠式图像传感器的形成方法，其特征在于，
在所述第二晶圆的第二面形成金属布线层的方法包括：
在所述第二晶圆的第二面表面形成第四绝缘层；
刻蚀所述第四绝缘层形成开口，所述开口暴露所述通孔连接结构的端部；
在所述第四绝缘层表面以及所述开口内形成第三金属层；
刻蚀所述第三金属层，形成与所述通孔连接结构电连接的所述金属布线层。
6.如权利要求1所述的堆叠式图像传感器的形成方法，其特征在于，
通过铜-铜键合结构键合所述第二晶圆的第一面与所述第一晶圆的第二面。
7.如权利要求1所述的堆叠式图像传感器的形成方法，其特征在于，所述通孔连接结构内填充的导电材料为铜或钨。
8.一种堆叠式图像传感器，其特征在于，包括：
第一晶圆，所述第一晶圆中形成有图像传感器；
第二晶圆，所述第二晶圆的第一面与所述第一晶圆的第二面键合，且所述第二晶圆中形成有图像信号处理电路以及第二金属互连结构；
通孔连接结构，位于所述第二晶圆内；及
金属布线层，位于所述第二晶圆的第二面，且所述金属布线层通过所述通孔连接结构与所述第二金属互连结构电连接。
9.如权利要求8所述的堆叠式图像传感器，其特征在于，还包括：
焊接凸点，位于在所述金属布线层上，所述焊接凸点焊接至集成电路板。
10.如权利要求8所述的堆叠式图像传感器，其特征在于，
所述图像传感器形成于所述第一晶圆的第一面。
11.如权利要求8所述的堆叠式图像传感器，其特征在于，
所述通孔连接结构，包括通孔和填充于所述通孔内的导电材料，且所述通孔连接结构的一端与所述第二金属互连结构电连接，另一端与所述金属布线层电连接。
12.如权利要求8所述的堆叠式图像传感器，其特征在于，
所述第一晶圆与所述第二晶圆通过铜-铜键合结构键合。
13.如权利要求8所述的堆叠式图像传感器的形成方法，其特征在于，所述通孔连接结构内填充的导电材料为铜或钨。
CN201910483996.9A 2019-06-04 2019-06-04 堆叠式图像传感器及其形成方法 Pending CN110112168A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910483996.9A CN110112168A (zh) 2019-06-04 2019-06-04 堆叠式图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910483996.9A CN110112168A (zh) 2019-06-04 2019-06-04 堆叠式图像传感器及其形成方法

Publications (1)

Publication Number Publication Date
CN110112168A true CN110112168A (zh) 2019-08-09

Family

ID=67493927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910483996.9A Pending CN110112168A (zh) 2019-06-04 2019-06-04 堆叠式图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN110112168A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310135A (zh) * 2020-10-19 2021-02-02 锐芯微电子股份有限公司 传感器结构和传感器结构的形成方法
CN112530874A (zh) * 2020-12-02 2021-03-19 赛莱克斯微系统科技（北京）有限公司 一种三维晶圆集成结构及其制备方法、电子设备
CN114910101A (zh) * 2022-04-29 2022-08-16 清华大学 多模式薄膜传感器的晶圆级集成方法及电子产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
US20160343763A1 (en) * 2011-07-05 2016-11-24 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
CN109564929A (zh) * 2016-09-09 2019-04-02 索尼半导体解决方案公司 固态成像器件、固态成像器件的制造方法以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343763A1 (en) * 2011-07-05 2016-11-24 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN109564929A (zh) * 2016-09-09 2019-04-02 索尼半导体解决方案公司 固态成像器件、固态成像器件的制造方法以及电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310135A (zh) * 2020-10-19 2021-02-02 锐芯微电子股份有限公司 传感器结构和传感器结构的形成方法
CN112310135B (zh) * 2020-10-19 2024-02-06 锐芯微电子股份有限公司 传感器结构和传感器结构的形成方法
CN112530874A (zh) * 2020-12-02 2021-03-19 赛莱克斯微系统科技（北京）有限公司 一种三维晶圆集成结构及其制备方法、电子设备
CN114910101A (zh) * 2022-04-29 2022-08-16 清华大学 多模式薄膜传感器的晶圆级集成方法及电子产品
CN114910101B (zh) * 2022-04-29 2024-04-23 清华大学 多模式薄膜传感器的晶圆级集成方法及电子产品

Similar Documents

Publication Publication Date Title
JP6826214B2 (ja) 酸化物接合ウエハスタックにおけるダイ封入
TWI613740B (zh) 具有較高密度之積體電路封裝結構以及方法
TWI553824B (zh) 具有再分配線的堆疊式積體電路以及其形成方法
JP4777415B2 (ja) 自己不動態化相互接続の形成方法及び該方法を用いた装置
US8987869B2 (en) Integrated circuit devices including through-silicon-vias having integral contact pads
TW201143074A (en) Image sensor package and fabrication method thereof
CN110112168A (zh) 堆叠式图像传感器及其形成方法
TWI553802B (zh) 矽中介板結構、封裝體結構以及矽中介板結構的製造方法
JP2010232659A (ja) ３次元エレクトロニクス・パッケージ
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
CN103329264A (zh) 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
CN112736069B (zh) 晶粒组件及其制备方法
TW201212185A (en) Semiconductor structures and methods of forming the same
JP2011071239A (ja) 半導体装置の製造方法
CN109192717A (zh) 多晶圆堆叠结构及其形成方法
JP2020145284A (ja) 半導体装置および機器
TWI335667B (en) Semiconductor device
US20140264917A1 (en) A Semiconductor Device with a Through-Silicon Via and a Method for Making the Same
TWI701792B (zh) 半導體元件及其製備方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
CN110223997A (zh) 堆叠式图像传感器及其形成方法
TWI489603B (zh) 可堆疊式中介基板
CN107452722A (zh) 半导体器件
TW202115858A (zh) 多晶片封裝件及其製造方法
TWI387087B (zh) 立體導通結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190809

WD01 Invention patent application deemed withdrawn after publication