TWI489603B - 可堆疊式中介基板 - Google Patents

可堆疊式中介基板 Download PDF

Info

Publication number
TWI489603B
TWI489603B TW102102079A TW102102079A TWI489603B TW I489603 B TWI489603 B TW I489603B TW 102102079 A TW102102079 A TW 102102079A TW 102102079 A TW102102079 A TW 102102079A TW I489603 B TWI489603 B TW I489603B
Authority
TW
Taiwan
Prior art keywords
bumps
dielectric layer
metal
stackable
substrate
Prior art date
Application number
TW102102079A
Other languages
English (en)
Other versions
TW201431024A (zh
Inventor
鄭湘原
Original Assignee
中原大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中原大學 filed Critical 中原大學
Priority to TW102102079A priority Critical patent/TWI489603B/zh
Publication of TW201431024A publication Critical patent/TW201431024A/zh
Application granted granted Critical
Publication of TWI489603B publication Critical patent/TWI489603B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

可堆疊式中介基板
本發明係關於半導體裝置，特別是一種可堆疊式中介基板。
自積體電路的發明創造以來，半導體技術不斷地發展，因此使得各種電子元件的體積得以縮減以及積體電路堆疊密度的得以增加。這些堆疊密度的改良來自於微縮晶片最小尺寸，使單位面積內能夠整合更多的電子元件。
積體電路的發展實質上是二維結構，堆疊密度實質上是朝二維方面去改進。雖然微影技術的進步使得二維積體電路有很大的進展，但是增加堆疊密度在二維結構仍然有許多物理限制，其中之一就是需要最小的尺寸來形成這些元件。當更多元件形成在晶片時，則需要更複雜的設計。
此外，在過去的技術往往只能做同樣製程的電路整合，也就是同質整合，但並非所有的電路都可以使用相同的製程製造，因此許多類比電路以及記憶體都不能夠使用同一種製程方式製造。如果要同時使用這些功能，勢必只能購買另一片晶片來進行整合。
三維積體電路(Three-Dimensional Integrated Circuit,3D-IC)是一種可以增加積體電路密度的技術。隨著三維積體電路技術的出現，藉由以垂直互連的方式提高封裝密度，除了滿足尺寸微縮的條件外，將不同功能或材質的薄型晶片緊密的連結，提供了異質整合的可行性。另外，二維積體電路結構間的內連線數量及長度會隨裝置數量增加而大幅增加。當內連線數量及長度增加時，會造成電路訊號延遲以及寄生效應延遲等問題。因此，需要一種三維積體電路結構來改善傳統二維積體電路所產生的問題。
有鑑於以上的問題，本發明提出一種可堆疊式中介基板及半導體裝置，其具有半導體、玻璃、藍寶石或絕緣層上覆矽做為基板的矽中介層，並透過直通矽晶穿孔(Through-Silicon Via，TSV)技術實現異質整合，以解決先前技術所遭遇之問題。
根據本發明實施例所揭露之一種可堆疊式中介基板，可堆疊式中介基板包括有一基板、一複數個深溝槽通孔(Deep-Trench Via，DTVs)、一金屬互連層、一金屬間介電層(IMD)、一鈍化層(passivation layer)、一第一介電層、一複數個第一凸塊下金屬(Under Bump Metal，UBM)、一複數個第一堆疊凸塊、一第二介電層、一複數個第二凸塊下金屬以及一複數個第二堆疊凸塊。其中複數個深溝槽通孔形成於基板；金屬互連層形成於基板之一第一表面並電性耦接至深溝槽通孔；金屬間介電層形成於金屬互連層之間或環繞金屬互連層；鈍化層選擇性地形成於金屬互連層或金屬間介電層；第一介電層選擇性地形成以環繞深溝槽通孔；複數個第一凸塊下金屬形成於鈍化層、金屬互連層或金屬間介電層上，並且電性耦接至金屬互連層或深溝槽通孔；複數個第一堆疊凸塊，其具有不同的尺寸及節徑並形成於第一凸塊下金屬上；第二介電層選擇性地形成於基板之一第二表面；複數個第二凸塊下金屬形成於第二介電質層上，並且電性耦接至深溝槽通孔；以及複數個第二堆疊凸塊，其具有不同的尺寸及節徑並形成於第二凸塊下金屬上。
根據本發明實施例所揭露之一種可堆疊式中介基板，可堆疊式中介基板包括有一基板、一複數個深溝槽通孔(Deep-Trench Via，DTVs)、一金屬互連層、一金屬間介電層(IMD)、一鈍化層(passivation layer)、一第一介電層、一複數個第一凸塊下金屬(Under Bump Metal，UBM)、一複數個第一堆疊凸塊、一個或多個第一主動元件、一第一底部填充介電層、一封裝介電層、一第二介電層、一複數個第二凸 塊下金屬以及一複數個第二堆疊凸塊。其中複數個深溝槽通孔形成於基板；金屬互連層形成於基板之一第一表面並電性耦接至深溝槽通孔；金屬間介電層形成於金屬互連層之間或環繞金屬互連層；鈍化層選擇性地形成於金屬互連層或金屬間介電層；第一介電層選擇性地形成以環繞深溝槽通孔；複數個第一凸塊下金屬形成於鈍化層、金屬互連層或金屬間介電層上，並且電性耦接至金屬互連層或深溝槽通孔；複數個第一堆疊凸塊，其具有不同的尺寸及節徑並形成於第一凸塊下金屬上；一個或多個第一主動元件，其電性或機械性耦接至部分第一堆疊凸塊；第一底部填充介電層形成於第一主動元件及部分第一堆疊凸塊周圍或下方；封裝介電層形成於第一堆疊凸塊、第一凸塊下金屬、第一主動件以及第一底部填充介電層上方；第二介電層選擇性地形成於基板之一第二表面；複數個第二凸塊下金屬形成於第二介電質層上，並且電性耦接至深溝槽通孔；以及複數個第二堆疊凸塊，其具有不同的尺寸及節徑並形成於第二凸塊下金屬上。
根據本發明之可堆疊式中介基板，具有矽或玻璃做為基板的矽中介層，透過直通矽晶穿孔技術實現異質整合，藉由以垂直互連的方式提高封裝密度，將不同功能或材質的薄型晶片緊密的連結，提供了異質整合的可行性。並且，裝置內的連線數量及長度減少，改善傳統二維積體電路所產生的電路訊號延遲以及寄生效應延遲等問題。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
10‧‧‧可堆疊式中介基板
11‧‧‧基板
12‧‧‧深溝槽通孔
13‧‧‧金屬互連層
14‧‧‧金屬間介電層
15‧‧‧鈍化層
16‧‧‧第一介電層
17‧‧‧第一凸塊下金屬
18‧‧‧第一堆疊凸塊
19‧‧‧第二介電層
20‧‧‧第二凸塊下金屬
21‧‧‧第二堆疊凸塊
181‧‧‧第一子堆疊凸塊
182‧‧‧第一子連接凸塊
100‧‧‧可堆疊式中介基板
101‧‧‧基板
102‧‧‧深溝槽通孔
103‧‧‧金屬互連層
104‧‧‧金屬間介電層
105‧‧‧鈍化層
106‧‧‧第一介電層
107‧‧‧第一凸塊下金屬
108‧‧‧第一堆疊凸塊
109‧‧‧第二介電層
110‧‧‧第二凸塊下金屬
111‧‧‧第二堆疊凸塊
112‧‧‧第一主動元件
113‧‧‧第一底部填充介電層
114‧‧‧封裝介電層
115‧‧‧第二主動元件
116‧‧‧第二底部填充介電層
281‧‧‧第一子堆疊凸塊
282‧‧‧第一子連接凸塊
211‧‧‧第二子堆疊凸塊
212‧‧‧第二子連接凸塊
30‧‧‧可堆疊式中介基板
31‧‧‧基板
32‧‧‧深溝槽通孔
33‧‧‧金屬互連層
34‧‧‧金屬間介電層
35‧‧‧鈍化層
36‧‧‧第一介電層
37‧‧‧第一凸塊下金屬
38‧‧‧第一堆疊凸塊
39‧‧‧第二介電層
40‧‧‧第二凸塊下金屬
41‧‧‧第二堆疊凸塊
42‧‧‧第一主動元件
43‧‧‧連接線
第1圖，係為本發明所揭露之可堆疊式中介基板之結構圖。
第2圖，係為本發明所揭露之可堆疊式中介基板另一實施 例之結構圖。
第3圖，係為本發明所揭露之可堆疊式中介基板另一實施例之結構圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請參考『第1圖』，係為本發明所揭露之可堆疊式中介基板10的結構示意圖。可堆疊式中介基板包括有一基板11、一複數個深溝槽通孔(Deep-Trench Via，DTVs)12、一金屬互連層13、一金屬間介電層(IMD)14、一鈍化層(passivation layer)15、一第一介電層16、複數個第一凸塊下金屬(Under Bump Metal，UBM)17、複數個第一堆疊凸塊18、一第二介電層19、複數個第二凸塊下金屬20以及複數個第二堆疊凸塊21。
基板11係為一以半導體、玻璃、藍寶石或絕緣層上覆矽組成，經離子蝕刻(Drie)在基板11上形成有複數個深溝槽通孔(Deep-Trench Via，DTVs)12。複數個深溝槽通孔(Deep-Trench Via，DTVs)12係以直通矽晶穿孔(Through-Silicon Via，TSV)方式形成。矽晶穿孔技術(Through-Silicon Via,TSV)是在晶片內開設貫穿且具有電性導通功能之貫穿孔，貫穿孔是以垂直導通方式來達成堆疊晶片的電性連接，使線路不必繞道晶片側邊，以縮短電氣訊號傳輸距離，能夠有效提高系統的整合度與效能並能降低封裝整體高度與面積，並且大大改善晶片速度和低功耗的性能。在一實施例中，複數個深溝槽通孔12係由銅、鉭、氮化鉭、鋁、鈦、氮化鈦、鎢或上述材料之任意組合所形成。
金屬互連層13形成於基板11之一第一表面並電性耦接至複數個深溝槽通孔12。金屬互連層13可使用濺鍍儀(Sputtering Deposition)進行金屬薄膜沉積形成。金屬間介電層14，形成於金屬互連層13之間或環繞金屬互連層13。其中金屬互連層13係由包括鋁，鈦，錫，鎢，銅，鉭或 上述材料之任意組合所形成。
接著，鈍化層15選擇性地形成於金屬互連層13或金屬間介電層14上。鈍化層15並非必要，係可以選擇性地依據實際的需要才形成。而此處定義成形成於金屬互連層13或金屬間介電層14上係因為金屬間介電層14形成於金屬互連層13之間或環繞金屬互連層13之緣故，根據圖式，也可以將鈍化層15視為形成於金屬間介電層14之上。第一介電層16選擇性地形成以環繞複數個深溝槽通孔12。第一介電層16係可以選擇性地形成，當基板11是半導體基板時就需要利用第一介電層16以使複數個深溝槽通孔12與基板間形成電性絕緣。如果使用玻璃材質之類的絕緣基板，那麼就不需要第一介電層16。
複數個第一凸塊下金屬17形成於鈍化層15、金屬互連層13或金屬間介電層14上，並且電性耦接至金屬互連層13或深溝槽通孔12。複數個第一堆疊凸塊18，其具有不同的尺寸及節徑並形成於複數個第一凸塊下金屬17上。
另外，第二介電層19選擇性地形成於基板11之第二表面。第二介電層19並非必要，係可以選擇性地依據實際的需要才形成。亦即當使用絕緣性的玻璃基板時，就不需要第二介電層19。複數個第二凸塊下金屬20形成於第二介電層19上，並且電性耦接至複數個深溝槽通孔12。複數個第二堆疊凸塊21，其具有不同的尺寸及節徑並形成於複數個第二凸塊下金屬20上。其中複數個第一堆疊凸塊18及複數個第二堆疊凸塊21包含錫鉛凸塊(Solder Bump)或銅短樁，部分為用於傳導熱之熱傳導，並電性耦接一地端或一已定的電位。其中複數個第一凸塊下金屬17及複數個第二凸塊下金屬20係由銅、錫、鉛或上述材料之任意組合所形成。
複數個第一堆疊凸塊18進一步可區分成複數個第一子堆疊凸塊181與複數個第一子連接凸塊182，複數個第一子堆疊凸塊181的尺寸及節徑大於複數個第一子連接凸塊182的尺寸及節徑。由圖中可知，複數個第一子堆疊凸塊181主要用來作為基板間的連接凸塊，而複數個第一子連接凸塊182則用來作為連接晶片或電子元件。另外，在第二表面也可以用相同的結構來連接晶片或電子元件，會在下一實施例說明。複數個第一子堆疊凸塊181與複數個第一子連接凸塊182為大小不同的堆疊凸塊，因此 可以使得三維積體電路可以用更簡單的方式堆疊形成，提升積體電路的密度。
請參考『第2圖』為本發明另一實施例，係為可堆疊式中介基板100的結構示意圖。可堆疊式中介基板包括有一基板101、一複數個深溝槽通孔(Deep-Trench Via，DTVs)102、一金屬互連層103、一金屬間介電層(IMD)104、一鈍化層(passivation layer)105、一第一介電層106、一複數個第一凸塊下金屬(Under Bump Metal，UBM)107、一複數個第一堆疊凸塊108、一第二介電層109、一複數個第二凸塊下金屬110、一複數個第二堆疊凸塊111、一個或多個第一主動元件112、一第一底部填充介電層113以及一封裝介電層114。
基板101係為一以半導體、玻璃、藍寶石或絕緣層上覆矽組成，經離子蝕刻(Drie)在基板101上形成有複數個深溝槽通孔(Deep-Trench Via，DTVs)102。複數個深溝槽通孔(Deep-Trench Via，DTVs)102係以直通矽晶穿孔(Through-Silicon Via)方式形成。在一實施例中，複數個深溝槽通孔102係由銅、鉭、氮化鉭、鋁、鈦、氮化鈦、鎢或上述材料之任意組合所形成。
金屬互連層103形成於基板101之一第一表面並電性耦接至複數個深溝槽通孔102金屬互連層103可使用濺鍍儀(Sputtering Deposition)進行金屬薄膜沉積形成。金屬間介電層104，形成於金屬互連層103之間或環繞金屬互連層103。其中金屬互連層103係由包括鋁，鈦，錫，鎢，銅，鉭或上述材料之任意組合所形成。
接著，鈍化層105選擇性地形成於金屬互連層103或金屬間介電層104上。鈍化層105並非必要，係可以選擇性地依據實際的需要才形成。而此處定義成形成於金屬互連層103或金屬間介電層104上係因為金屬間介電層104形成於金屬互連層103之間或環繞金屬互連層103之緣故，根據圖式，也可以將鈍化層105視為形成於金屬間介電層104之上。第一介電層106選擇性地形成以環繞複數個深溝槽通孔102。第一介電層106選擇性地形成以環繞複數個深溝槽通孔102而形成。第一介電層106係可以選擇性地形成，當基板101是半導體基板時，就需要利用第一介電層106以使複數個深溝槽通孔102與基板間形成電性絕緣。如果使用玻璃材質之類的絕緣 基板，那麼就不需要第一介電層106。
複數個第一凸塊下金屬107形成於鈍化層105、金屬互連層103或金屬間介電層104上，並且電性耦接至金屬互連層103或深溝槽通孔102。複數個第一堆疊凸塊108，其具有不同的尺寸及節徑並形成於複數個第一凸塊下金屬107上。
一個或多個第一主動元件112電性或機械性耦接至部分第一堆疊凸塊108。第一底部填充介電層113形成於一個或多個第一主動元件112及部分複數個第一堆疊凸塊108周圍或下方，一個或多個第一主動元件112包覆於其中。一封裝介電層114形成於第複數個一堆疊凸塊108、複數個第一凸塊下金屬107、一個或多個第一主動元件112以及第一底部填充介電層113上方。其中封裝介電層114或一個或多個第一主動元件112為平坦化或打磨的一個平面。
另外，第二介電層109選擇性地形成於基板101之第二表面。第二介電層109並非必要，係可以選擇性地依據實際的需要才形成。亦即當使用絕緣性的玻璃基板時，就不需要第二介電層109。複數個第二凸塊下金屬110形成於第二介電層109上並且電性耦接至複數個深溝槽通孔102。以及複數個第二堆疊凸塊111，其具有不同的尺寸及節徑並形成於複數個第二凸塊下金屬110上。其中複數個第一堆疊凸塊108及複數個第二堆疊凸塊111包含錫鉛凸塊(Solder Bump)或銅短樁，部分為用於傳導熱之熱傳導，並電性耦接一地端或一已定的電位。其中複數個第一凸塊下金屬107及複數個第二凸塊下金屬110係由銅、錫、鉛或上述材料之任意組合所形成。
複數個第一堆疊凸塊108進一步可區分成複數個第一子堆疊凸塊281與複數個第一子連接凸塊282，複數個第一子堆疊凸塊281的尺寸及節徑大於複數個第一子連接凸塊282的尺寸及節徑。複數個第二堆疊凸塊111進一步可區分成複數個第二子堆疊凸塊211與複數個第二子連接凸塊212，複數個第二子堆疊凸塊211的尺寸及節徑大於複數個第二子連接凸塊212的尺寸及節徑。由圖中可知，複數個第一子堆疊凸塊281與複數個第二子堆疊凸塊211主要用來作為基板間的連接凸塊，而複數個第一子連接凸塊282與複數個第二子連接凸塊212則用來作為連接晶片或電子元件。
另外，進一步包括一個或多個第二主動元件115電性或機 械性耦接至部分複數個第二堆疊凸塊111。一第二底部填充介電層116形成於一個或多個第二主動元件115及部分複數個第二堆疊凸塊111周圍或下方。
請參考『第3圖』為本發明另一實施例，係為可堆疊式中介基板30的結構示意圖。可堆疊式中介基板包括有一基板31、一複數個深溝槽通孔(DTVs)32、一金屬互連層33、一金屬間介電層(IMD34)、一鈍化層(passivation layer)35、一第一介電層36、一複數個第一凸塊下金屬(Under Bump Metal，UBM)37、一複數個第一堆疊凸塊38、一第二介電層39、一複數個第二凸塊下金屬40、一複數個第二堆疊凸塊41、一個或多個第一主動元件42以及連接線43。
基板31係為一以半導體、玻璃、藍寶石或絕緣層上覆矽組成，經離子蝕刻(Drie)在基板31上形成有複數個深溝槽通孔(Deep-Trench Via，DTVs)32。複數個深溝槽通孔(Deep-Trench Via，DTVs)32係以直通矽晶穿孔(Through-Silicon Via)方式形成。矽晶穿孔技術(Through-Silicon Via,TSV)是在晶片內開設貫穿且具有電性導通功能之貫穿孔，貫穿孔是以垂直導通方式來達成堆疊晶片的電性連接，使線路不必繞道晶片側邊，以縮短電氣訊號傳輸距離，能夠有效提高系統的整合度與效能並能降低封裝整體高度與面積，並且大大改善晶片速度和低功耗的性能，在一實施例中，複數個深溝槽通孔32係由銅、鉭、氮化鉭、鋁、鈦、氮化鈦、鎢或上述材料之任意組合所形成。
金屬互連層33形成於基板31之一第一表面並電性耦接至複數個深溝槽通孔32。金屬互連層33可使用濺鍍儀(Sputtering Deposition)進行金屬薄膜沉積形成。金屬間介電層34，形成於金屬互連層33之間或環繞金屬互連層33。其中金屬互連層33係由包括鋁，鈦，錫，鎢，銅，鉭或上述材料之任意組合所形成。
接著，鈍化層35選擇性地形成於金屬互連層33或金屬間介電層34上。鈍化層35並非必要，係可以選擇性地依據實際的需要才形成。而此處定義成形成於金屬互連層33或金屬間介電層34上係因為金屬間介電層34形成於金屬互連層33之間或環繞金屬互連層33之緣故，根據圖式，也可以將鈍化層35視為形成於金屬間介電層34之上。第一介電層36選擇 性地形成以環繞複數個深溝槽通孔32。第一介電層36係可以選擇性地形成，當基板31是半導體基板時，就需要利用第一介電層36以使複數個深溝槽通孔32與基板間形成電性絕緣。如果使用玻璃材質之類的絕緣基板，那麼就不需要第一介電層36。
複數個第一凸塊下金屬37形成於鈍化層35、金屬互連層33或金屬間介電層34上，並且電性耦接至金屬互連層33或深溝槽通孔32。複數個第一堆疊凸塊38，其具有不同的尺寸及節徑並形成於複數個第一凸塊下金屬37上。
另外，第二介電層39選擇性地形成於基板31之第二表面。第二介電層39並非必要，係可以選擇性地依據實際的需要才形成。亦即當使用絕緣性的玻璃基板時，就不需要第二介電層39。複數個第二凸塊下金屬40形成於第二介電層39上，並且電性耦接至複數個深溝槽通孔32。以及複數個第二堆疊凸塊41，其具有不同的尺寸及節徑並形成於複數個第二凸塊下金屬40上。其中複數個第一堆疊凸塊38及複數個第二堆疊凸塊41包含錫鉛凸塊(Solder Bump)或銅短樁，部分為用於傳導熱之熱傳導，並電性耦接一地端或一已定的電位。其中複數個第一凸塊下金屬37及複數個第二凸塊下金屬40係由銅、錫、鉛或上述材料之任意組合所形成。
另外，進一步包括一個或多個第一主動元件42電性耦接連接線43，藉由連接線43與金屬互連層33電性耦接。
根據本發明之可堆疊式中介基板及半導體裝置，其具有半導體、玻璃、藍寶石或絕緣層上覆矽做為基板的矽中介層，透過直通矽晶穿孔技術實現異質整合，藉由以垂直互連的方式提高封裝密度，將不同功能或材質的薄型晶片緊密的連結，提供了異質整合的可行性。並且，裝置內的連線數量及長度減少，改善傳統二維積體電路所產生的電路訊號延遲以及寄生效應延遲等問題。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10‧‧‧可堆疊式中介基板
11‧‧‧基板
12‧‧‧深溝槽通孔
13‧‧‧金屬互連層
14‧‧‧金屬間介電層
15‧‧‧鈍化層
16‧‧‧第一介電層
17‧‧‧第一凸塊下金屬
18‧‧‧第一堆疊凸塊
19‧‧‧第二介電層
20‧‧‧第二凸塊下金屬
21‧‧‧第二堆疊凸塊
181‧‧‧第一子堆疊凸塊
182‧‧‧第一子連接凸塊

Claims (18)

  1. 一種可堆疊式中介基板，包括：一基板；複數個深溝槽通孔，形成於該基板中；一金屬互連層，形成於該基板之一第一表面並電性耦接至該複數個深溝槽通孔；一金屬間介電層，形成於該金屬互連層之間或環繞該金屬互連層；一鈍化層，選擇性地形成於該金屬互連層或該金屬間介電層上；一第一介電層，選擇性地形成以環繞該複數個深溝槽通孔；複數個第一凸塊下金屬，形成於該鈍化層、該金屬互連層或該金屬間介電層上，並且電性耦接至該金屬互連層或該複數個深溝槽通孔部分；複數個第一堆疊凸塊，其具有不同的尺寸及節徑並形成於該複數個第一凸塊下金屬上，其中該複數個第一堆疊凸塊包括：複數個第一子連接凸塊，每一該第一子連接凸塊具有一第一尺寸；以及複數個第一子堆疊凸塊，每一該第一子堆疊凸塊具有一第二尺寸，該第二尺寸大於該第一尺寸；一第二介電層，選擇性地形成於該基板之一第二表面；複數個第二凸塊下金屬，形成於該第二介電質層上，並 且電性耦接至該複數個深溝槽通孔；以及複數個第二堆疊凸塊，其具有不同的尺寸及節徑並形成於該複數個第二凸塊下金屬上。
  2. 如請求項1所述之可堆疊式中介基板，其中該基板包含半導體、玻璃、藍寶石或絕緣層上覆矽。
  3. 如請求項1所述之可堆疊式中介基板，其中該複數個深溝槽通孔係由銅、鉭、氮化鉭、鋁、鈦、氮化鈦、鎢或上述材料之任意組合所形成。
  4. 如請求項1所述之可堆疊式中介基板，其中該複數個第一堆疊凸塊及該複數個第二堆疊凸塊包含錫鉛凸塊或銅短樁。
  5. 如請求項1所述之可堆疊式中介基板，其中該複數個第一堆疊凸塊及該複數個第二堆疊凸塊電性耦接一地端或一已定的電位。
  6. 如請求項1所述之可堆疊式中介基板，其中該金屬互連層包括鋁、鈦、錫、鎢、銅、鉭或上述材料之任意組合所形成。
  7. 如請求項1所述之可堆疊式中介基板，其中該複數個第一凸塊下金屬以及該複數個第二凸塊下金屬係由銅、錫、鉛或上述材料之任意組合所形成。
  8. 一種可堆疊式中介基板，包括：一基板；複數個深溝槽通孔，形成於該基板；一金屬互連層，形成於該基板之一第一表面並電性耦接 至該複數個深溝槽通孔；一金屬間介電層，形成於該金屬互連層之間或環繞該金屬互連層；一鈍化層，選擇性地形成於該金屬互連層或該金屬間介電層上；一第一介電層，選擇性地形成以環繞該複數個深溝槽通孔；複數個第一凸塊下金屬，形成於該鈍化層、該金屬互連層或該金屬間介電層上，並且電性耦接至該金屬互連層或該複數個深溝槽通孔部分；複數個第一堆疊凸塊，其具有不同的尺寸及節徑並形成於該複數個第一凸塊下金屬上，其中該複數個第一堆疊凸塊包括：複數個第一子連接凸塊，每一該第一子連接凸塊具有一第一尺寸；以及複數個第一子堆疊凸塊，每一該第一子堆疊凸塊具有一第二尺寸，該第二尺寸大於該第一尺寸；一個或多個第一主動元件，其電性或機械性耦接至部份的該複數個第一子連接凸塊；一第一底部填充介電層，形成於該一個或多個第一主動元件及該複數個第一堆疊凸塊周圍或下方部分；一封裝介電層，形成於該複數個第一堆疊凸塊、該複數個第一凸塊下金屬、該一個或多個第一主動元件以及該第一底部填充介電層上方； 一第二介電層，選擇性地形成於該基板之一第二表面；複數個第二凸塊下金屬，形成於該第二介電質層上，並且電性耦接至該複數個深溝槽通孔；以及複數個第二堆疊凸塊，其具有不同的尺寸及節徑並形成於該複數個第二凸塊下金屬上。
  9. 如請求項8所述之可堆疊式中介基板，其中該基板包含半導體、玻璃、藍寶石、或絕緣層上覆矽。
  10. 如請求項8所述之可堆疊式中介基板，其中該複數個深溝槽通孔包含銅，鉭，氮化鉭，鋁，鈦，氮化鈦，鎢或上述材料之任意組合所形成。
  11. 如請求項8所述之可堆疊式中介基板，其中該複數個第一堆疊凸塊及該複數個第二堆疊凸塊包含錫鉛凸塊或銅短樁。
  12. 如請求項8所述之可堆疊式中介基板，其中該複數個第一堆疊凸塊及該複數個第二堆疊凸塊電性耦接一地端或一已定的電位。
  13. 如請求項8所述之可堆疊式中介基板，其中該金屬互連層包括鋁，鈦，錫，鎢，銅，鉭或上述材料之任意組合所形成。
  14. 如請求項8所述之可堆疊式中介基板，其中該複數個第一凸塊下金屬以及該複數個第二凸塊下金屬係由銅，錫，鉛或上述材料之任意組合所形成。
  15. 如請求項8所述之可堆疊式中介基板，其中該一個或多個第一主動元件包括積體電路、CMOS成像器、微機電系統 晶片、微流體通道晶片、或熱電冷卻器。
  16. 如請求項8所述之可堆疊式中介基板，其中該封裝介質層或該一個或多個第一主動元件為平坦化或打磨的一個平面。
  17. 如請求項8所述之可堆疊式中介基板，進一步包括一個或多個第二主動元件，其電性或機械性耦接至該複數個第二堆疊凸塊部分。
  18. 如請求項8所述之可堆疊式中介基板，進一步包括一第二底部填充介電層，形成於該一個或多個第二主動元件及部分該第二堆疊凸塊周圍或下方。
TW102102079A 2013-01-18 2013-01-18 可堆疊式中介基板 TWI489603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102102079A TWI489603B (zh) 2013-01-18 2013-01-18 可堆疊式中介基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102102079A TWI489603B (zh) 2013-01-18 2013-01-18 可堆疊式中介基板

Publications (2)

Publication Number Publication Date
TW201431024A TW201431024A (zh) 2014-08-01
TWI489603B true TWI489603B (zh) 2015-06-21

Family

ID=51797021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102102079A TWI489603B (zh) 2013-01-18 2013-01-18 可堆疊式中介基板

Country Status (1)

Country Link
TW (1) TWI489603B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170012028A1 (en) * 2015-07-09 2017-01-12 Inotera Memories, Inc. Recoverable device for memory base product
KR101892876B1 (ko) 2017-12-01 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN115332216B (zh) * 2022-10-14 2023-02-21 北京华封集芯电子有限公司 一种用于芯片封装的中介层及芯片封装

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201140792A (en) * 2010-01-29 2011-11-16 Stats Chippac Ltd Semiconductor device and method of forming thin profile WLCSP with vertical interconnect over package footprint
TW201201351A (en) * 2010-06-25 2012-01-01 Taiwan Semiconductor Mfg Semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201140792A (en) * 2010-01-29 2011-11-16 Stats Chippac Ltd Semiconductor device and method of forming thin profile WLCSP with vertical interconnect over package footprint
TW201201351A (en) * 2010-06-25 2012-01-01 Taiwan Semiconductor Mfg Semiconductor devices

Also Published As

Publication number Publication date
TW201431024A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
US11501978B2 (en) Semiconductor device and manufacturing method thereof
US9564420B2 (en) Functional block stacked 3DIC and method of making same
KR101504820B1 (ko) 패키지 구조 및 그 형성 방법
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
US10115653B2 (en) Thermal dissipation through seal rings in 3DIC structure
KR102379165B1 (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
US9502335B2 (en) Package structure and method for fabricating the same
US9472483B2 (en) Integrated circuit cooling apparatus
TWI695432B (zh) 封裝及其形成方法
US20160351472A1 (en) Integrated circuit device and method of manufacturing the same
TW201743430A (zh) 三維積體電路結構及其形成方法
JP2017092479A (ja) パッケージ、および、その伝送線の形成方法
US9190345B1 (en) Semiconductor devices and methods of manufacture thereof
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
US9548283B2 (en) Package redistribution layer structure and method of forming same
CN106486466A (zh) 三维集成电路结构及其制造方法
US9929081B2 (en) Interposer fabricating process
TWI489603B (zh) 可堆疊式中介基板
JP2017511971A (ja) 封止層を横切るサイドバリア層を有するビアを備える集積デバイス
KR20230033397A (ko) 반도체 패키지 및 그 제조 방법
TWI793962B (zh) 半導體封裝件和半導體元件
WO2022251986A1 (zh) 芯片封装结构、其制备方法及终端设备
TWI605544B (zh) 基板結構及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees