CN115332216B - 一种用于芯片封装的中介层及芯片封装 - Google Patents

一种用于芯片封装的中介层及芯片封装 Download PDF

Info

Publication number
CN115332216B
CN115332216B CN202211258117.0A CN202211258117A CN115332216B CN 115332216 B CN115332216 B CN 115332216B CN 202211258117 A CN202211258117 A CN 202211258117A CN 115332216 B CN115332216 B CN 115332216B
Authority
CN
China
Prior art keywords
interposer
bumps
chip
bump
shaped body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211258117.0A
Other languages
English (en)
Other versions
CN115332216A (zh
Inventor
华菲
赵作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202211258117.0A priority Critical patent/CN115332216B/zh
Publication of CN115332216A publication Critical patent/CN115332216A/zh
Application granted granted Critical
Publication of CN115332216B publication Critical patent/CN115332216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例提供一种用于芯片封装的中介层及芯片封装，涉及半导体封装领域，所述中介层包括：多个凸点，用于引出芯片的引脚；所述凸点包括多个第一凸点和多个第二凸点，所述第一凸点的尺寸比第二凸点大；所述第一凸点设于所述中介层的第一表面和第二表面的外侧区域，所述第二凸点设于所述中介层的第一表面和第二表面的内侧区域。该中介层不仅减少了通过供电凸点的电流的密度，提高了电迁移的可靠性；而且提高了信号传输通道密度，提高了芯片的性能。

Description

一种用于芯片封装的中介层及芯片封装
技术领域
本发明涉及半导体封装领域，具体地涉及一种用于芯片封装的中介层及芯片封装。
背景技术
随着集成电路芯片尺寸的不断缩小，电子封装技术逐步向高性能、高密度、小型化方向发展，新型封装技术在产业界越来越得到广泛应用。在半导体封装时需要将多个半导体芯片嵌入单个封装结构中，这就需要半导体芯片的焊接凸点与封装结构基板的焊接凸点之间通过中介层进行连接。由于芯片集成密度的增加，用于提供电源的连接点电流密度增加，使得整个芯片封装中供电连接点密度过高、电迁移的可靠性降低。
发明内容
本发明实施例的目的是提供一种用于芯片封装的中介层及芯片封装，该中介层不仅减少了通过供电凸点连接的电流的密度，提高了电迁移的可靠性；而且提高了信号传输通道密度，提高了芯片的性能。
为了实现上述目的，本发明实施例提供一种用于芯片封装的中介层，所述中介层包括：多个凸点，用于引出芯片的引脚；所述凸点包括多个第一凸点和多个第二凸点，所述第一凸点的尺寸比第二凸点大；所述第一凸点设于所述中介层的第一表面和第二表面的外侧区域，所述第二凸点设于所述中介层的第一表面和第二表面的内侧区域。
可选的，所述第一凸点用于引出所述芯片的电源线；所述第二凸点用于引出所述芯片的信号线。
可选的，所述第一凸点的直径为所述第二凸点的直径的1.3倍以上。
可选的，相邻两个第一凸点之间的最小间距小于40微米；相邻两个第二凸点之间的最小间距小于30微米。
可选的，所述中介层的材料包括有机材料；所述有机材料的种类为塑模材料、有填料的树脂中的至少一种。
可选的，所述中介层包括第一部分和/或第二部分，所述第一部分为矩形框，所述第二部分为板状体。
可选的，所述中介层包括第一部分和第二部分，所述矩形框和板状体层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片。
可选的，所述矩形框位于所述板状体的一个表面的周边，所述矩形框的截面面积之和小于所述板状体的表面的面积。
可选的，所述空间和所述芯片之间存在间隙，所述间隙的大小由芯片决定。
另外，本发明还提出一种芯片封装，该芯片封装包括上述所述的用于芯片封装的中介层、基板及至少一个芯片。
本发明的一种芯片封装包括：多个凸点，用于引出芯片的引脚；所述凸点包括多个第一凸点和多个第二凸点，所述第一凸点的尺寸比第二凸点大；所述第一凸点设于所述中介层的第一表面和第二表面的外侧区域，所述第二凸点设于所述中介层的第一表面和第二表面的内侧区域。该芯片封装通过减少了电流密度来提高电迁移的可靠性，提高了芯片的性能。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1a-1c是本发明的一种用于芯片封装的中介层和芯片封装的示意图；
图2a-2c是本发明的另一种用于芯片封装的中介和芯片封装层的示意图。
附图标记说明
101-第一凸点；
102-第二凸点；
103-第一部分；
104-第二部分；
301-第一芯片；
302-第二芯片；
303-基板。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1a-1c是本发明的一种用于芯片封装的中介层和芯片封装的的示意图，图1a-1b为中介层的示意图，如图1a-1b所示，一种用于芯片封装的中介层包括：多个凸点，用于引出芯片的引脚，所述凸点可以为焊球，其材质优选无铅锡合金；所述凸点包括多个第一凸点101和多个第二凸点102，所述第一凸点101的尺寸比第二凸点102大；所述第一凸点101设于所述中介层的第一表面和第二表面的外侧区域，所述第二凸点102设于所述中介层的第一表面和第二表面的内侧区域。通常所述第一表面和第二表面分别指的是中介层的上下表面，所述中介层的上下表面与芯片封装的上下方向一致，按照一种具体的实施方式，所述中介层的第一表面用于放置至少一个芯片，所述第二表面与基板303之间的空隙放置另一些芯片。
按照一种具体的实施方式，所述第一凸点101的尺寸为直径100微米，所述第二凸点102的尺寸为70微米。所述第一凸点101的尺寸比第二凸点102大，例如所述第一凸点101的直径大于所述第二凸点102的直径，或所述第一凸点101和所述第二凸点102的高度相同。
所述第一凸点101用于引出所述芯片的电源线；所述第二凸点102用于引出所述芯片的信号线。
优选的，相邻两个第一凸点101之间的最小间距为小于40微米；相邻两个第二凸点102之间的最小间距小于30微米；相邻的第一凸点101和第二凸点102之间的最小间距为小于40微米。
所述中介层中电源供电的连接使用直径较大的凸点或焊球连接，可以减少通过电流密度，提高了电迁移的可靠性。信号I/O的连接使用直径较小的凸点，可以通过提高信号传输通道密度来提高芯片的性能。
所述中介层的材料包括有机材料；所述有机材料的种类为塑模材料、有填料的树脂中的至少一种，所述填料可以为无机氧化物，包括氧化硅、氧化铝等。
所述中介层包括第一部分103和/或第二部分104，所述第一部分103为矩形框，所述第二部分104为板状体。所述中介层包括第一部分103和第二部分104，所述第一部分103和第二部分104层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片。所述矩形框位于所述板状体的一个表面的周边，所述矩形框的截面面积之和小于所述板状体的表面的面积。
图1c为包括图1a-1b中介层的芯片封装示意图，如图1c所示，所述第一部分103的下表面和第二部分104的上表面均设有多个凸点；所述第一部分103的多个凸点包括多个第一凸点101和多个第二凸点102。具体的，所述第一凸点101用于引出所述第一芯片301中的电源引脚，所述第二凸点102用于引出所述第一芯片301中的信号引脚。所述第二部分104的多个凸点也包括多个第一凸点101和多个第二凸点102。具体的，所述第一凸点101用于引出所述第一芯片301中的电源引脚，所述第二凸点102用于引出所述第一芯片301中的信号引脚。所述第一部分103和第二部分104均设有穿孔，所述穿孔中设有金属柱。所述第一部分103和第二部分104的凸点通过所述穿孔上下连通，例如：第一表面的第一凸点101依次穿过所述第二部分104的穿孔和第一部分103的穿孔后与第二表面的第一凸点101连通，第一表面的第二凸点102依次穿过第二部分104的穿孔和第一部分103的穿孔后与第二表面的第二凸点102连通。在实际应用中，所述第一凸点101和第二凸点102的位置也可根据其数量进行一小部分的位置调整，所述第一凸点101多数设于所述中介层的第一表面的外侧区域，所述第二凸点102多数设于所述中介层的第一表面的内侧区域。所述第二表面与基板303之间的空隙放置了第二芯片302。
当所述中介层仅包括第一部分103，图2a-2c为另一种中介层的示意图，图2c为包括图2a-2b中介层的芯片封装示意图，如图2a-2c所示，所述第一部分103的下表面设有多个凸点，包括多个第一凸点101和多个第二凸点102。具体的，所述第一凸点101用于引出所述第一芯片301中的电源引脚，所述第二凸点102用于引出所述第一芯片301中的信号引脚。所述第一凸点101用于引出所述第一芯片301中的电源引脚，所述第二凸点102用于引出所述第一芯片301中的信号引脚。
所述第一凸点101位于所述第一部分103和第二部分104的外侧区域，利于减少通过电流的密度且承受较大的机械应力。所述第二凸点102位于所述框第一部分103和第二部分104的内侧区域，提高了信号传输通道密度和芯片的性能。
所述有机材料的种类为塑模材料、有填料树脂中的至少一种。所述空间和所述芯片之间存在间隙，所述间隙的大小由所述芯片决定。
所述用于芯片封装的中介层的制作方法包括以下步骤：S1：添加剥离胶至载板的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第一部分103；S5：在所述第一部分103上形成种子导电层，并涂光阻；S6：对所述光阻进行光刻，用于形成导通通道；S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；S8：去除光阻并进行刻蚀，用于去除多余的种子导电层；S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分104；S10：去除载板，形成中介层。该方法还包括：在步骤S9之前，重复操作S6-S7，用于增加所述导电金属柱的高度。所述载板的材质为硅或玻璃；所述电镀材料为铜；所述导电金属柱为铜柱。
所述种子导电层为具有粘合性或导电性的金属；所述介电层的材料为有机光感型材料或低介电系数材料，所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种，所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
所述中介层的制作方法还可以包括以下步骤：S1：添加剥离胶至载板的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第一部分103；S5：对所述第一部分103的周边上的所述再分布导线进行垂直打线，得到导电金属柱；S6：用有机材料对所述导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分104，其中，在步骤S4或步骤S6之后的任一步骤去除掉所述载板。
本发明还提出一种芯片封装，该芯片封装包括上述所述的用于芯片封装的中介层、基板303及至少一个芯片。
本发明的一种用于芯片封装的中介层，所述中介层包括：多个凸点，用于引出芯片的引脚；所述凸点包括多个第一凸点101和多个第二凸点102，所述第一凸点101的尺寸比第二凸点102大；所述第一凸点101设于所述中介层的第一表面的外侧区域，所述第二凸点102设于所述中介层的第一表面的内侧区域。该中介层使用直径较大的凸点或焊球连接芯片的电源，减少了通过电流的密度，提高了电迁移的可靠性；通过使用直径较小的凸点连接芯片的信号线，提高了信号传输通道密度，提高了芯片的性能。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (7)

1.一种用于芯片封装的中介层，其特征在于，所述中介层包括：
多个凸点，用于引出芯片的引脚；
所述凸点包括多个第一凸点和多个第二凸点，所述第一凸点的尺寸比第二凸点大，所述第一凸点的直径大于所述第二凸点的直径且所述第一凸点和所述第二凸点的高度相同；
所述芯片设置于所述多个第一凸点和多个第二凸点上并与其直接连接；
所述第一凸点设于所述中介层的第一表面和第二表面的外侧区域，所述第二凸点设于所述中介层的第一表面和第二表面的内侧区域；
所述第一凸点用于引出所述芯片的电源线；
所述第二凸点用于引出所述芯片的信号线；
相邻两个第一凸点之间的最小间距小于40微米；
相邻两个第二凸点之间的最小间距小于30微米；
所述第一凸点的直径为所述第二凸点的直径的1.3倍以上。
2.根据权利要求1所述的中介层，其特征在于，
所述中介层的材料包括有机材料；
所述有机材料的种类为塑模材料、有填料的树脂中的至少一种。
3.根据权利要求1所述的中介层，其特征在于，
所述中介层包括第一部分和第二部分，所述第一部分为矩形框，所述第二部分为板状体。
4.根据权利要求3所述的中介层，其特征在于，
所述中介层包括第一部分和第二部分，所述矩形框和板状体分层叠放置，限定出至少一个空间，所述空间用于容纳芯片。
5.根据权利要求4所述的中介层，其特征在于，
所述矩形框位于所述板状体的一个表面的周边，所述矩形框的截面面积之和小于所述板状体的表面的面积。
6.根据权利要求5所述的中介层，其特征在于，
所述空间和所述芯片之间存在间隙，所述间隙的大小由所述芯片决定。
7.一种芯片封装，其特征在于，该芯片封装包括权利要求1-6中任意一项所述的用于芯片封装的中介层、基板及至少一个芯片。
CN202211258117.0A 2022-10-14 2022-10-14 一种用于芯片封装的中介层及芯片封装 Active CN115332216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211258117.0A CN115332216B (zh) 2022-10-14 2022-10-14 一种用于芯片封装的中介层及芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211258117.0A CN115332216B (zh) 2022-10-14 2022-10-14 一种用于芯片封装的中介层及芯片封装

Publications (2)

Publication Number Publication Date
CN115332216A CN115332216A (zh) 2022-11-11
CN115332216B true CN115332216B (zh) 2023-02-21

Family

ID=83914995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211258117.0A Active CN115332216B (zh) 2022-10-14 2022-10-14 一种用于芯片封装的中介层及芯片封装

Country Status (1)

Country Link
CN (1) CN115332216B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497901B (zh) * 2022-11-22 2023-03-10 井芯微电子技术(天津)有限公司 改善凸点开裂失效的高密度封装装置和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201431024A (zh) * 2013-01-18 2014-08-01 中原大學 可堆疊式中介基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018120B2 (en) * 2019-06-06 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package with stress buffering layer and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201431024A (zh) * 2013-01-18 2014-08-01 中原大學 可堆疊式中介基板

Also Published As

Publication number Publication date
CN115332216A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US8643161B2 (en) Semiconductor device having double side electrode structure
US6596560B1 (en) Method of making wafer level packaging and chip structure
US10930609B2 (en) Method of forming a solder bump structure
US7981796B2 (en) Methods for forming packaged products
US20140367850A1 (en) Stacked package and method of fabricating the same
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN114050132A (zh) 半导体设备封装及其制造方法
CN115332216B (zh) 一种用于芯片封装的中介层及芯片封装
US7678618B2 (en) Methods using die attach paddle for mounting integrated circuit die
US20190214274A1 (en) Insulating contacting spacer
CN115332187A (zh) 一种基于中介层的封装
TWI582905B (zh) 晶片封裝結構及其製作方法
US9373526B2 (en) Chip package and method for forming the same
EP3073527A1 (en) Semiconductor package assembly
CN111490025B (zh) 电子封装件及其封装基板与制法
TW201709353A (zh) 基於薄膜之扇出及多晶粒封裝平台
CN110828408A (zh) 一种三维扇出型封装结构及其制造方法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
US12009289B2 (en) Semiconductor package and manufacturing method thereof
US20230136778A1 (en) Semiconductor substrate structure and manufacturing method thereof
CN115376928A (zh) 半导体结构及其形成方法
CN116130444A (zh) 半导体封装装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant