JP2017511971A - 封止層を横切るサイドバリア層を有するビアを備える集積デバイス - Google Patents

封止層を横切るサイドバリア層を有するビアを備える集積デバイス Download PDF

Info

Publication number
JP2017511971A
JP2017511971A JP2016550191A JP2016550191A JP2017511971A JP 2017511971 A JP2017511971 A JP 2017511971A JP 2016550191 A JP2016550191 A JP 2016550191A JP 2016550191 A JP2016550191 A JP 2016550191A JP 2017511971 A JP2017511971 A JP 2017511971A
Authority
JP
Japan
Prior art keywords
layer
implementations
substrate
integrated device
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016550191A
Other languages
English (en)
Other versions
JP2017511971A5 (ja
Inventor
ジェ・シク・リー
ホン・ボク・ウィ
ドン・ウク・キム
シーチュン・グ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017511971A publication Critical patent/JP2017511971A/ja
Publication of JP2017511971A5 publication Critical patent/JP2017511971A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Micromachines (AREA)

Abstract

いくつかの新規の特徴は、封止層と、封止層を横切るビア構造と、パッドとを含む集積デバイスに関する。ビア構造は、第１の側面と、第２の側面と、第３の側面とを含むビアを含む。ビア構造は、ビアの少なくとも第１の側面と第３の側面を囲むバリア層も含む。パッドは、ビア構造のバリア層に直接結合される。いくつかの実装形態では、集積デバイスは、封止層の第１の表面に結合された第１の誘電体層を含む。いくつかの実装形態では、集積デバイスは、封止層の第１の表面に結合された基板を含む。いくつかの実装形態では、集積デバイスは、基板に結合された第１のダイを含み、封止層は、第１のダイを封止する。いくつかの実装形態では、ビアは、パッドとして動作するように構成された部分を含む。

Description

関連出願の相互参照
本願は、２０１４年２月１３日に出願された「Ｉｎｔｅｇｒａｔｅｄ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ Ｖｉａ Ｗｉｔｈ Ｓｉｄｅ Ｂａｒｒｉｅｒ Ｌａｙｅｒ Ｔｒａｖｅｒｓｉｎｇ Ｅｎｃａｐｓｕｌａｔｉｏｎ Ｌａｙｅｒ」という名称の米国仮出願第６１／９３９５２３号の優先権を主張する、２０１４年５月９日に出願された「Ｉｎｔｅｇｒａｔｅｄ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ Ｖｉａ Ｗｉｔｈ Ｓｉｄｅ Ｂａｒｒｉｅｒ Ｌａｙｅｒ Ｔｒａｖｅｒｓｉｎｇ Ｅｎｃａｐｓｕｌａｔｉｏｎ Ｌａｙｅｒ」という名称の米国特許出願第１４／２７４５１７号の優先権を主張する。これらの出願は、参照により本明細書に明確に組み込まれる。
様々な特徴は、封止層を横切るサイドバリア層を有するビアを含む集積デバイスに関する。
図１は、第１のパッケージ１０２が第２のパッケージ１０４に結合されている状態を示す。第１のパッケージ１０２は、第１の基板１０６と、第１のダイ（たとえば、チップ）１０８と、モールド１１０と、はんだボールの第１のセット１１６と、配線の第１のセット１１８と、はんだボールの第３のセット１２６とを含む。第１の基板１０６は、トレースおよび／またはビア（どちらも図示されていない）を含んでもよい。第２のパッケージ１０４は、第２の基板１０５と、第２のダイ１０７と、第３のダイ１０９と、はんだボールの第２のセット１１５と、ワイヤボンディングの第１のセット１１７と、ワイヤボンディングの第２のセット１１９とを含む。第２の基板１０５は、トレースおよび／またはビア（どちらも図示されていない）を含んでもよい。第２のパッケージ１０４は、第１のパッケージ１０２よりも上方に位置する。
第１のダイ１０８は、配線の第１のセット１１８を通して第１の基板１０６の第１の表面（たとえば、上面）に結合される。モールド１１０は、第１のダイ１０８および配線の第１のセット１１８を封止する。はんだボールの第１のセット１１６は、第１の基板１０６の第２の表面（たとえば、底面）に結合される。はんだボールの第３のセット１２６は、第１の基板１０６の第１の表面（たとえば、上面）に結合される。はんだボールの第３のセット１２６は、モールド１１０に囲まれる。第１の基板１０６は、第１のダイ１０８および／またははんだボールの第１のセット１１６に電気的に接続されてもよいトレースおよび／またはビアのセットを含む。
第２のダイ１０７および第３のダイ１０９は、第２の基板１０５の第１の表面（たとえば、上面）に結合される。第２のダイ１０７は、ワイヤボンディングの第１のセット１１７を通して第２の基板１０５のトレースおよび／またはビアに電気的に結合される。第３のダイ１０９は、ワイヤボンディングの第２のセット１１９を通して第２の基板１０５のトレースおよび／またはビアに電気的に結合される。はんだボールの第２のセット１１５は、第２の基板１０５の第２の表面（たとえば、底面）に結合される。
図２は、従来のパッケージオンパッケージ（ＰｏＰ，ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）集積デバイスを示す。図２に示すように、集積デバイス２００は、図１の第１のパッケージ１０２と第２のパッケージ１０４とを含む。図２に示すように、第１のパッケージ１０２が第２のパッケージ１０４に結合される場合、第２のパッケージ１０４のはんだボールの第２のセット１１５は、第１のパッケージ１０２のはんだボールの第３のセット１２６に結合される。
図１および図２に示すパッケージオンパッケージ（ＰｏＰ）構成の１つの主要な欠点は、モバイルコンピューティングデバイスの要件に対して大きすぎる場合がある形状因子を有する集積デバイスが作製されることである。すなわち、図２に示すＰｏＰ構成は厚すぎ、ならびに／あるいはモバイルコンピューティングデバイスの要件および／または必要条件を満たすことができないほど大きすぎる表面積を有する場合がある。特に、集積デバイス、特にモバイルデバイスに実装されることになる集積デバイスのサイズを縮小することが常に要求されている。さらに、ＰｏＰ構成を製作するプロセスは複雑でありコストがかかる場合がある。
したがって、改善された形状因子（たとえば、より小さい、より狭い、より薄い）を有するコスト効果的な集積パッケージが必要である。理想的には、そのような集積パッケージは、現在の集積パッケージと比較して、より高密度の接続を実現するとともに、製作に関してよりコスト効果的である（たとえば、より安価である）。
本明細書において説明する様々な特徴、装置、および方法は、封止層を横切るサイドバリア層を有するビアを含む集積デバイスを提供する。
第１の例は、封止層と、封止層を横切るビア構造と、パッドとを含む集積デバイスを提供する。ビア構造は、第１の側面と、第２の側面と、第３の側面とを含むビアを含む。ビア構造は、ビアの少なくとも第１の側面と第３の側面を囲むバリア層も含む。パッドは、ビア構造のバリア層に直接結合される。
一態様によれば、集積デバイスは、封止層の第１の表面に結合された第１の誘電体層を含む。いくつかの実装形態では、集積デバイスは、封止層の第２の表面に結合された第２の誘電体層を含む。
一態様によれば、集積デバイスは、封止層の第１の表面に結合された基板を含む。いくつかの実装形態では、集積デバイスは、基板に結合された第１のダイを含み、封止層は、第１のダイを封止する。いくつかの実装形態では、ビア構造は充填材をさらに含む。
一態様によれば、ビアは、シード層を含む。
一態様によれば、ビアは、パッドとして動作するように構成された部分を含む。
一態様によれば、集積デバイスは、少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージ（ＰｏＰ）デバイスのうちの１つを含む。
一態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、封止層と、封止層を横切るビア構造と、パッドとを含む装置を提供する。ビア構造は、第１の側面と、第２の側面と、第３の側面とを含むビアを含む。ビア構造は、ビアの少なくとも第１の側面と第３の側面を囲むバリア手段を含む。パッドは、ビア構造のバリア層に直接結合される。
一態様によれば、装置は、封止層の第１の表面に結合された第１の誘電体層を含む。いくつかの実装形態では、装置は、封止層の第２の表面に結合された第２の誘電体層を含む。
一態様によれば、装置は、封止層の第１の表面に結合された基板を含む。いくつかの実装形態では、装置は、基板に結合された第１のダイを含み、封止層は、第１のダイを封止する。
一態様によれば、ビア構造は充填手段を含む。
一態様によれば、ビアはシード層を含む。
一態様によれば、ビアは、パッドとして動作するように構成された部分を含む。
一態様によれば、装置は、少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージ（ＰｏＰ）デバイスのうちの１つを含む。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、集積デバイスを作製するための方法を提供する。この方法では、基板上にパッドを形成する。この方法では、基板上に封止層を形成する。この方法では、封止層にビア構造を形成し、ビア構造を形成することは、（１）封止層にバリア層を形成することと、（２）バリア層上にビアを形成することであって、ビアが、第１の側面と、第２の側面と、第３の側面とを備え、ビアは、バリア層がビアの少なくとも第１の側面と第３の側面を囲むようにバリア層上に形成され、バリア層はパッドに直接結合される。
一態様によれば、この方法では、封止層の第１の表面上に第１の誘電体層を形成する。
一態様によれば、この方法では、封止層の第２の表面上に第２の誘電体層を形成する。
一態様によれば、この方法では基板の少なくとも一部を除去する。
一態様によれば、この方法では、基板に第１のダイを結合し、封止層を形成することは、第１のダイを封止層によって封止することを含む。
一態様によれば、ビア構造を形成することは充填材を形成することを含む。
一態様によれば、ビアを形成することは、バリア層上にシード層を形成することを含む。
一態様によれば、ビアを形成することは、ビアの一部をパッドとして形成することを含む。
一態様によれば、集積デバイスは、少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージ（ＰｏＰ）デバイスのうちの１つを備える。
一態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれたとき、以下に記載する詳細な説明から明らかになる場合がある。
第１のパッケージが第２のパッケージに結合されている状態の側面図である。 従来のパッケージオンパッケージ（ＰｏＰ）デバイスの図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ，ｔｈｒｏｕｇｈ ｅｎｃａｐｓｕｌａｔｉｏｎ ｖｉａ）の一例を示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスの一例を示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含むインターポーザの一例を示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層と充填材とを含む封止貫通ビア（ＴＥＶ）の一例を示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスの一例を示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層と充填材とを含む封止貫通ビア（ＴＥＶ）を含むインターポーザの一例を示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 サイドバリア層を含む封止貫通ビア（ＴＥＶ）を含む集積デバイスを提供／製造するための方法の例示的な流れ図である。 本明細書で説明する集積デバイス、半導体デバイス、ダイ、集積回路、および／またはＰＣＢを組み込み得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解することが可能なように具体的な詳細を示す。しかしながら、それらの態様が、これらの具体的な詳細なしに実施でき得ることが、当業者には理解されよう。たとえば、態様を不必要に詳しく説明して曖昧にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を曖昧にしないように、周知の回路、構造、および技術は詳細には示されていない場合がある。
概説
いくつかの新規の特徴は、封止層と、封止層を横切るビア構造と、パッドとを含む集積デバイスに関する。ビア構造は、第１の側面と、第２の側面と、第３の側面とを含むビアを含む。ビア構造は、ビアの少なくとも第１の側面と第３の側面を囲むバリア層も含む。パッドは、ビア構造のバリア層に直接結合される。いくつかの実装形態では、ビア構造は充填材（たとえば、ポリマー充填材）も含む。いくつかの実装形態では、集積デバイスは、封止層の第１の表面に結合された第１の誘電体層を含む。いくつかの実装形態では、集積デバイスは、封止層の第２の表面に結合された第２の誘電体層を含む。いくつかの実装形態では、集積デバイスは、封止層の第１の表面に結合された基板を含む。いくつかの実装形態では、集積デバイスは、基板に結合された第１のダイを含み、封止層は、第１のダイを封止する。いくつかの実装形態では、基板は基板貫通ビア（ＴＳＶ，ｔｈｒｏｕｇｈ ｓｕｂｓｔｒａｔｅ ｖｉａ）のセットを含む。いくつかの実装形態では、ビアはシード層を含む。いくつかの実装形態では、ビアは、パッドとして動作するように構成された部分を含む。
封止層を横切るサイドバリア層を有するビアを含む例示的な集積デバイス
図３は、集積デバイス（たとえば、パッケージデバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、インターポーザ）に実装されてもよい封止貫通ビア（ＴＥＶ）のセットの一例を示す。
詳細には、図３は、基板３０２と、絶縁層３０４と、封止層３０６と、誘電体層３０８とを示す。図３はまた、第１のパッド３１０と、第１のバリア層３１２と、封止貫通ビア（ＴＥＶ）３１４と、キャビティ３１５とを示す。第１のパッド３１０は、基板３０２内に配置される。各実装形態は、基板３０２用のそれぞれに異なる材料を使用してもよい（たとえば、シリコン、ガラス、セラミック、有機物）。いくつかの実装形態では、基板３０２はウエハレベル基板である。
第１のパッド３１０は金属材料（たとえば、アルミニウム）である。絶縁層３０４は基板３０２の第１の表面（たとえば、上面）に結合される。いくつかの実装形態では、絶縁層３０４はパッシベーション層である。いくつかの実装形態では、絶縁層３０４は誘電体である。いくつかの実装形態では、絶縁層３０４は第１のパッド３１０を少なくとも部分的に覆う。各実装形態は、絶縁層３０４用にそれぞれに異なる材料を使用してもよい（たとえば、それぞれに異なる誘電材料）。いくつかの実装形態では、絶縁層３０４は窒化ケイ素（ＳｉＮ）層である。
いくつかの実装形態では、封止層３０６は絶縁層３０４に結合される。たとえば、封止層３０６の第１の表面（たとえば、底面）は、絶縁層３０４の第２の表面（たとえば、上面）に結合される。各実装形態は、封止層３０６用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層３０６は充填材ム層である。いくつかの実装形態では、封止層３０６は、光パターニング可能特性を有する材料で作られる。いくつかの実装形態では、封止層３０６は、フォトエッチングプロセスによって除去する（たとえば、エッチングする）ことができる材料で作られる。いくつかの実装形態では、封止層３０６にフォトエッチングプロセスを施すと、ＴＥＶを形成するプロセスにおいて封止層３０６にキャビティを形成する（たとえば、作製する）際にパッケージの他の構成要素が損傷を受けないようになる。たとえば、いくつかの実装形態では、光パターニング可能な封止層３０６に対してフォトエッチングプロセスを使用すると、レーザを使用して封止層３０６にキャビティを作製する場合にあり得るパッド３１０の損傷が回避される。たとえば、レーザプロセスを使用してパッド（たとえば、パッド３１０）の上方の封止層にキャビティを作製すると、レーザがパッド（たとえば、パッド３１０）を損傷しならびに／あるいは破壊し、それによってＴＥＶが基板の配線に適切に結合されるのを妨げる。
第１のバリア層３１２およびＴＥＶ ３１４は、封止層３０６内に配置される。ＴＥＶ ３１４は、封止層３０６を横切る金属層（たとえば、銅）である。いくつかの実装形態では、ＴＥＶ ３１４はシード層を含む。そのような場合、ＴＥＶ ３１４は金属層（たとえば、銅層）とシード層とを含む。いくつかの実装形態では、シード層は、ＴＥＶ ３１４の金属層とバリア層３１２との間に位置する。ＴＥＶ ３１４は、第１の側面（たとえば、下側面）と、第２の側面（たとえば、上側面）と、第３の側面（たとえば、垂直側面）とを有する。いくつかの実装形態では、ＴＥＶ ３１４の第３の側面はＴＥＶ ３１４の壁であってもよい。いくつかの実装形態では、ＴＥＶ ３１４は非水平側面を有してもよい。たとえば、ＴＥＶ ３１４は、非垂直側面または非水平側面（たとえば、対角側面）を有してもよい。
図３に示すように、第１のバリア層３１２がＴＥＶ ３１４に結合される。特に、ＴＥＶ ３１４は封止層３０６内で第１のバリア層３１２に囲まれる。第１のバリア層３１２は、ＴＥＶ ３１４の第１の側面およびＴＥＶ ３１４の第３の側面（たとえば、垂直側面）に結合される。したがって、図３に示すように、いくつかの実装形態では、ＴＥＶ ３１４が封止層３０６に直接接触することはない（たとえば、直接的な接点を有さない）。各実装形態は、第１のバリア層３１２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のバリア層３１２は、少なくともチタン（Ｔｉ）、ＴｉＮ、および／またはＴｉＷのうちの１つである。しかし、第１のバリア層３１２は、他の材料であってもよく、列挙された材料に限定されない。
第１のバリア層３１２は、第１のパッド３１０に結合される。いくつかの実装形態では、第１のバリア層３１２は絶縁層３０４に少なくとも部分的に囲まれる。
誘電体層３０８は封止層３０６に結合される。いくつかの実装形態では、誘電体層３０８の第１の表面（たとえば、底面）は、封止層３０６の第２の表面（たとえば、上面）に結合される。いくつかの実装形態では、誘電体層３０８の第２の表面（たとえば、上面）は、ＴＥＶ ３１４の上面に揃えてもよい。いくつかの実装形態では、誘電体層３０８は、誘電体層３０８を開放し、ＴＥＶ ３１４の上面の一部を露出させるキャビティ３１５を含んでもよい。
図３に示すように、ＴＥＶ ３１４は、ＴＥＶ ３１４がビアとパッドの両方であるように構成される。いくつかの実装形態では、ビアとパッドの組合せをビア構造と呼ぶことがある。いくつかの実装形態では、ビア構造はＴＥＶ ３１４と第１のバリア層３１２とを含む。いくつかの実装形態では、ＴＥＶ ３１４はＴ字形を有する。いくつかの実装形態では、第１のバリア層３１２はＵ字形を有する。
図３に示すように第１のバリア層３１２とＴＥＶ ３１４とを含むビア構造が、様々な集積デバイスに実装されてもよい。いくつかの実装形態では、ビア構造は、集積パッケージデバイス（たとえば、パッケージオンパッケージ（ＰｏＰ）デバイス）に実装されてもよい。
図３は、第１のパッド３１０が基板３０２に埋め込まれることを示す。しかし、いくつかの実装形態では、第１のパッド３１０は、基板３０２の表面上に配置される。
図４は、ビア構造４０１のセットを含む集積パッケージデバイス４００を示す。いくつかの実装形態では、ビア構造４０１は、図３に示すビア構造および／または本開示において説明し図示する任意の新規のビア構造であってもよい。
図４に示すように、集積パッケージデバイス４００は、基板４０２と、第１のダイ４０４と、第２のダイ４０６と、配線の第１のセット４１４と、配線の第２のセット４１６と、封止層４１８と、第１の誘電体層４２０と、第２の誘電体層４２２と、基板貫通ビア（ＴＳＶ）のセット４２４と、配線の第３のセット４２６と、はんだボールのセット４２８と、第１のパッド４３０とを含む。いくつかの実装形態では、基板４０２は、図を明確にするために示されていない配線（たとえば、トレース、ビア）のセットを含んでもよい。配線のセットは、１つまたは複数のパッド（たとえば、パッド４３０）および／または配線の第３のセット４２６に結合されてもよい。
第１のダイ４０４は、配線の第１のセット４１４（たとえば、第１のバンプ、第１のピラー配線、第１のはんだ）を通して基板４０２に結合される。第２のダイ４０６は、配線の第２のセット４１６（たとえば、第２のバンプ、第２のピラー配線、第２のはんだ）を通して基板４０２に結合される。封止層４１８は第１のダイ４０４および第２のダイ４０６を覆う。
ビア構造４０１のセットは、封止層４１８を横切り、基板４０２に結合される。いくつかの実装形態では、ビア構造のセット４０１は少なくとも第１のパッド４３０に結合される。いくつかの実装形態では、第１のパッド４３０は、ＴＳＶのセット４２４のうちの少なくとも１つのＴＳＶに結合される。ＴＳＶのセット４２４のＴＳＶのうちの少なくとも１つのＴＳＶが、配線４２６の第３のセットに結合されてもよい。配線の第３のセット４２６のうちの少なくとも１つの配線が、はんだボールのセット４２８のうちのはんだボールに結合されてもよい。
いくつかの実装形態では、基板４０２の第１の表面上に誘電体層４０９が結合される（たとえば、形成される）。いくつかの実装形態では、誘電体層４０９は、絶縁層３０４と同様でありならびに／あるいは同じである。いくつかの実装形態では、封止層４１８は誘電体層４０９に結合される。
ビア構造４０１のうちの１つは、第１のバリア層４０３（たとえば、第１のバリア層３１２）と封止貫通ビア（ＴＥＶ）４０５（たとえば、ＴＥＶ ３１４）とを含む。第１のバリア層４０３およびＴＥＶ ４０５は、封止層４１８内に配置される。ＴＥＶ ４０５は、封止層４１８を横切る金属層（たとえば、銅）である。いくつかの実装形態では、ＴＥＶ ４０５はシード層を含む。そのような場合、ＴＥＶ ４０５は金属層（たとえば、銅層）とシード層とを含む。いくつかの実装形態では、シード層は、ＴＥＶ ４０５の金属層とバリア層４０３との間に位置する。ＴＥＶ ４０５は、第１の側面（たとえば、下側面）と、第２の側面（たとえば、上側面）と、第３の側面（たとえば、垂直側面）とを有する。いくつかの実装形態では、ＴＥＶ ４０５の第３の側面はＴＥＶ ４０５の壁であってもよい。いくつかの実装形態では、ＴＥＶ ４０５の垂直側面は、封止層４１８の上面および／または底面に垂直である。
第１のバリア層４０３は、ＴＥＶ ４０５に結合される。特に、ＴＥＶ ４０５は封止層４１８内で第１のバリア層４０３に囲まれる。第１のバリア層４０３は、ＴＥＶ ４０５の第１の側面およびＴＥＶ ４０５の第３の側面（たとえば、垂直側面）に結合される。したがって、図４に示すように、いくつかの実装形態では、ＴＥＶ ４０５が封止層４１８に直接接触することはない（たとえば、直接的な接点を有さない）。
図４は、第１のパッド４３０が基板４０２に埋め込まれることを示す。しかし、いくつかの実装形態では、第１のパッド４３０は、基板４０２の表面上に配置される。図を明確にするために図４には示されていないが、第１のパッド４３０は基板４０２内の配線（たとえば、ビア、トレース）に結合される。
いくつかの実装形態では、集積デバイス４００は、パッケージオンパッケージ（ＰｏＰ）集積デバイスにおけるパッケージ（たとえば、集積デバイス）である。したがって、いくつかの実装形態では、別の集積デバイス（たとえば、別のパッケージ）が集積デバイス４００に結合されてもよい。たとえば、基板と配線（たとえば、はんだボール）とを備える別の集積デバイスが集積デバイス４００の上部に結合されてもよい。そのような場合、配線（たとえば、はんだボール）は、集積デバイス４００のビア構造４０１に結合されてもよい。
封止層を横切るサイドバリア層を有するビアを含む集積デバイスを提供／製作する例示的なシーケンス
いくつかの実装形態では、ビア構造を含む集積デバイス（たとえば、集積パッケージ）を提供することは、いくつかのプロセスを含む。図５（図５Ａ〜図５Ｃを含む）は、集積デバイスを提供するための例示的なシーケンスを示す。いくつかの実装形態では、図５Ａ〜図５Ｃのシーケンスは、図３および／または図４の集積デバイス、ならびに／あるいは本開示で説明する他の集積デバイスを提供する／製造するために使用され得る。
図５Ａ〜図５Ｃのシーケンスが、回路要素も含む集積デバイスを提供する／製造するために使用されてもよいことにも留意されたい。図５Ａ〜図５Ｃのシーケンスが、集積デバイスを提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことにさらに留意されたい。
いくつかの実装形態では、図５Ａ〜図５Ｃのプロセスは、高密度配線を有する集積デバイスを提供する新規のプロセスを示す。
図５Ａの段階１において示すように、基板５０２を設ける（たとえば、製作する）。いくつかの実装形態では、基板５０２はウエハである。各実装形態では、基板用にそれぞれに異なる様々な材料を使用してもよい（たとえば、シリコン基板、ガラス基板、セラミック基板、有機基板）。基板５０２は、基板貫通ビア（ＴＳＶ）のセット５０４とパッドのセット５０５とを含む。いくつかの実装形態では、基板５０２は他の配線（たとえば、トレース）を含んでもよい。パッドのセット５０５は、基板５０２の第１の表面（たとえば、上面）上に配置される。いくつかの実装形態では、パッドのセット５０５は、基板５０２の第１の表面に埋め込まれる。いくつかの実装形態では、基板５０２の第１の表面上に誘電体層５０３が結合される（たとえば、形成される）。いくつかの実装形態では、誘電体層５０３は、絶縁層３０４と同様でありならびに／あるいは同じである。誘電体層５０３は、１つまたは複数のパッド５０５および／またはＴＳＶの１つまたは複数のセット５０４の上方に１つまたは複数の開口部および／またはキャビティを含んでもよい。いくつかの実装形態では、基板５０２は、図を明確にするために示されていない配線（たとえば、トレース、ビア）のセットを含んでもよい。配線のセットは、１つまたは複数のパッド（たとえば、パッド５０５）に結合されてもよい。
段階２において、基板５０２に第１のダイ５０６および第２のダイ５０８を結合する。第１のダイ５０６を配線の第１のセット５１６（たとえば、第１のピラー、第１のはんだ）を通して基板５０２に結合する。いくつかの実装形態では、配線の第１のセットのうちの少なくとも１つの配線がＴＳＶのセット５０４のうちの少なくとも１つのＴＳＶに電気的に結合される。第２のダイ５０８は、配線の第２のセット５１８（たとえば、第１のピラー、第１のはんだ）を通して基板５０２に結合される。いくつかの実装形態では、配線の第２のセット５１８のうちの少なくとも１つの配線をＴＳＶのセット５０４のうちの少なくとも１つのＴＳＶに電気的に結合する。
段階３において、基板５０２上および／または基板５０２上の誘電体層５０３上に封止層５２０を設ける（たとえば、形成する）。封止層５２０は、第１のダイ５０６および第２のダイ５０８を封止する。いくつかの実装形態では、封止層５２０は基板５０２に直接結合されてもよい。各実装形態は、封止層５２０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層５２０は充填材ム層である。いくつかの実装形態では、封止層５２０は、光パターニング可能特性を有する材料で作られる。
段階４において、封止層５２０にキャビティ５２５を形成する。いくつかの実装形態では、キャビティ５２５はパッド（たとえば、パッド５０５）の上方に形成される（たとえば、作製される）。いくつかの実装形態では、キャビティ５２５は、フォトエッチングプロセス（たとえば、フォトリソグラフィプロセス）を使用することによって形成される。
段階５において、バリア層５３０を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層５３０を形成するためにめっきプロセスが使用される。バリア層５３０は、キャビティ５２５の内壁、パッド５０５の少なくとも一部、および／または封止層５２０の第１の表面を覆ってもよい。各実装形態は、バリア層５３０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、バリア層５３０は、少なくともチタン（Ｔｉ）、（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、チタン銅合金（ＴｉＣｕ）、および／またはチタンタングステン銅合金（ＴｉＷＣｕ）のうちの１つである。しかしながら、各実装形態は、それぞれに異なる材料を使用してもよい。したがって、バリア層５３０用の材料を上記に記載した材料に限定すべきではない。
バリア層５３０上にシード層５３２も設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層５３０上にシード層５３２を形成するためにめっきプロセスが使用される。各実装形態は、シード層５３２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、シード層５３２は金属層である。
段階６において、シード層５３２上にフォトレジスト層５３４を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、フォトレジスト層５３４を設けることは、フォトレジスト層５３４を設けることと、フォトレジスト層５３４のいくつかの部分を選択的に除去することとを含む。
段階７において、シード層５３２上に金属層５３６を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、金属層５３６は、フォトレジスト層５３４によって覆われていないシード層５３２上に設けられる。いくつかの実装形態では、シード層５３２上に金属層５３６を設けるためにリソグラフィおよびめっきプロセスが使用される。いくつかの実装形態では、金属層５３６とシード層５３２は同じ材料である。したがって、いくつかの実装形態では、金属層５３６はシード層５３２を含んでもよい。
段階８において、フォトレジスト層５３４、シード層５３２、およびバリア層５３０を選択的に除去する（たとえば、エッチングする）。いくつかの実装形態では、フォトレジスト層５３４、シード層５３２、およびバリア層５３０を同時に除去する。いくつかの実装形態では、フォトレジスト層５３４、シード層５３２、およびバリア層５３０を順次除去する。段階８に示すように、フォトレジスト層５３４、シード層５３２、およびバリア層５３０を選択的に除去した後にビア構造５３８を製作する。いくつかの実装形態では、ビア構造５３８は、図３〜図４に記載されたビア構造のうちの１つである。
段階９において、場合によっては、封止層５２０の第２の表面上に誘電体層５４０を設ける（たとえば、形成する）。いくつかの実装形態では、誘電体層５４０の表面をビア構造５３８の表面と揃える。いくつかの実装形態では、誘電体層５４０はビア構造５３８を覆ってもよく、ビア構造５３８の一部の上方にキャビティを形成してもよい。
段階１０において、場合によっては、基板５０２の第２の表面（たとえば、底面）上に別の誘電体層５５０を設ける（たとえば、形成する）。さらに、誘電体層５５０上／内に配線のセット５５２も設ける。いくつかの実装形態では、配線のセット５５２は、再分配層および／またはアンダーバンプメタライゼーション（ＵＢＭ）層の少なくとも一方を含む。いくつかの実装形態では、配線のセット５５２のうちの少なくとも１つの配線をＴＳＶのセット５０４のうちの少なくとも１つのＴＳＶに電気的に結合する。
段階１１において、配線のセット５５２にはんだボールのセット５５４を結合する。いくつかの実装形態では、段階１０の後、封止層と、サイドバリア層を含むビア構造とを含む集積デバイス５６０を製作する。
封止層を横切るサイドバリア層を有するビアを含む例示的な集積デバイス
図６は、ビア構造のセット６１０を含む集積パッケージデバイスを示す。詳細には、図６は、ビア構造のセット６１０を含むインターポーザ６００の一例を示す。いくつかの実装形態では、ビア構造６１０は、図３に示すビア構造および／または本開示において説明し図示する任意の新規のビア構造であってもよい。
図６に示すように、インターポーザ６００は、封止層６０２と、第１の誘電体層６０４と、基板６０６と、第１のパッド６０８と、ビア構造のセット６１０とを含む。第１の誘電体層６０４は、封止層６０２の第１の表面（たとえば、上面）に結合される。基板６０６は、封止層６０２の第２の表面（たとえば、底面）に結合される。いくつかの実装形態では、基板６０６と封止層６０２の第２の表面との間に第２の誘電体層（たとえば、封止層３０４）を位置させてもよい。
ビア構造のセット６１０は、封止層６０２を横切る。いくつかの実装形態では、ビア構造のセット６１０は少なくとも第１のパッド６０８に結合される。ビア構造６１０のうちの１つは、少なくともバリア層６１２と封止貫通ビア（ＴＥＶ）６１４とを含む。バリア層６１２およびＴＥＶ ６１４は封止層６０２内に配置される。いくつかの実装形態では、バリア層６１２はパッド６０８に結合される（たとえば、直接接触する）。ＴＥＶ ６１４は、封止層６０２を横切る金属層（たとえば、銅）である。いくつかの実装形態では、ＴＥＶ ６１４はシード層を含む。そのような場合、ＴＥＶ ６１４は金属層（たとえば、銅層）とシード層とを含む。いくつかの実装形態では、シード層は、ＴＥＶ ６１４の金属層とバリア層６１２との間に位置する。ＴＥＶ ６１４は、第１の側面（たとえば、下側面）と、第２の側面（たとえば、上側面）と、第３の側面（たとえば、垂直側面）とを有する。いくつかの実装形態では、ＴＥＶ ６１４の第３の側面はＴＥＶ ６１４の壁であってもよい。いくつかの実装形態では、ＴＥＶ ６１４の垂直側面は、封止層６０２の上面および／または底面に垂直である。
バリア層６１２はＴＥＶ ６１４に結合される。特に、ＴＥＶ ６１４は封止層６０２内でバリア層６１２に囲まれる。バリア層６１２は、ＴＥＶ ６１４の第１の側面およびＴＥＶ ６１４の垂直側面に結合される。したがって、図６に示すように、いくつかの実装形態では、ＴＥＶ ６１４が封止層６０２に直接接触することはない（たとえば、直接的な接点を有さない）。
封止層を横切るサイドバリア層を有するビアを含む集積デバイスを提供／製作する例示的なシーケンス
いくつかの実装形態では、集積デバイスはインターポーザを含んでもよい。いくつかの実装形態では、ビア構造を含む集積デバイス（たとえば、集積パッケージ）を提供することは、いくつかのプロセスを含む。図７（図７Ａ〜図７Ｃを含む）は、集積デバイスを提供するための例示的なシーケンスを示す。いくつかの実装形態では、図７Ａ〜図７Ｃのシーケンスは、図３、図４、および／または図６の集積デバイス、ならびに／あるいは本開示において説明する他の集積デバイスを提供する／製造するために使用されてもよい。
図７Ａ〜図７Ｃのシーケンスが、集積デバイスを提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことにさらに留意されたい。
いくつかの実装形態では、図７Ａ〜図７Ｃのプロセスは、高密度配線を有する集積デバイス（たとえば、インターポーザ）を提供する新規のプロセスを示す。
図７Ａの段階１において示すように、キャリア７０２を設ける（たとえば、製作する）。いくつかの実装形態では、キャリア７０２は、少なくとも基板および／またはウエハの一方である。各実装形態では、キャリア用にそれぞれに異なる様々な材料を使用してもよい（たとえば、シリコン基板、ガラス基板、セラミック基板、有機基板）。キャリア７０２は、パッドのセット７０５を含む。いくつかの実装形態では、キャリア７０２は他の配線（たとえば、トレース）を含んでもよい。パッドのセット７０５は、キャリア７０２の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、パッドのセット７０５はキャリア７０２の第１の表面（たとえば、上面）上に配置される。いくつかの実装形態では、基板７０４の第１の表面上に誘電体層７０３が結合される（たとえば、形成される）。いくつかの実装形態では、誘電体層は、絶縁層３０４と同様でありならびに／あるいは同じである。
段階２において、キャリア７０２上および／またはキャリア７０２上の誘電体層７０３上に封止層７２０を設ける（たとえば、形成する）。いくつかの実装形態では、封止層７２０はパッド７０５を封止する。いくつかの実装形態では、封止層７２０はキャリア７０２に直接結合されてもよい。各実装形態は、封止層７２０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層７２０は充填材ム層である。いくつかの実装形態では、封止層７２０は、光パターニング可能特性を有する材料で作られる。いくつかの実装形態では、封止層７２０は、フォトエッチングプロセスによって除去する（たとえば、エッチングする）ことができる材料で作られる。
段階３において、封止層７２０内に少なくとも１つのキャビティ７２５を形成する。いくつかの実装形態では、キャビティ７２５はパッド（たとえば、パッド７０５）の上方に形成される（たとえば、作製される）。いくつかの実装形態では、キャビティ７２５は、フォトエッチングプロセス（たとえば、フォトリソグラフィプロセス）を使用することによって形成される。
段階４において、バリア層７３０を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層７３０を形成するためにめっきプロセスが使用される。バリア層７３０は、キャビティ７２５の内壁、パッド７０５の少なくとも一部、および／または封止層７２０の第１の表面を覆ってもよい。各実装形態は、バリア層７３０用にそれぞれに異なる材料を使用してもよい。各実装形態は、バリア層７３０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、バリア層７３０は、少なくともチタン（Ｔｉ）、（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、チタン銅合金（ＴｉＣｕ）、および／またはチタンタングステン銅合金（ＴｉＷＣｕ）のうちの１つである。
バリア層７３０上にシード層７３２も設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層７３０上にシード層７３２を形成するためにめっきプロセスが使用される。各実装形態は、シード層７３２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、シード層７３２は金属層である。
段階５において、シード層７３２上にフォトレジスト層７３４を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、フォトレジスト層７３４を設けることは、フォトレジスト層７３４を設けることと、フォトレジスト層７３４のいくつかの部分を選択的に除去することとを含む。
段階６において、シード層７３２上に金属層７３６を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、金属層７３６は、フォトレジスト層７３４によって覆われていないシード層７３２上に設けられる。いくつかの実装形態では、シード層７３２上に金属層７３６を設けるためにリソグラフィおよびめっきプロセスが使用される。いくつかの実装形態では、金属層７３６とシード層７３２は同じ材料である。したがって、いくつかの実装形態では、金属層７３６はシード層７３２を含んでもよい。
段階７において、フォトレジスト層７３４、シード層７３２、およびバリア層７３０を選択的に除去する（たとえば、エッチングする）。いくつかの実装形態では、フォトレジスト層７３４、シード層７３２、およびバリア層７３０を同時に除去するか、あるいはフォトレジスト層７３４、シード層７３２、およびバリア層７３０を順次除去する。段階７に示すように、フォトレジスト層７３４、シード層７３２、およびバリア層７３０を選択的に除去した後にビア構造７３８を製作する。いくつかの実装形態では、ビア構造７３８は、図３〜図４に記載されたビア構造のうちの１つである。
段階８において、場合によっては、封止層７２０の第２の表面上に誘電体層７４０を設ける（たとえば、形成する）。いくつかの実装形態では、誘電体層７４０の表面をビア構造７３８の表面と揃える。いくつかの実装形態では、誘電体層７４０はビア構造７３８を覆ってもよく、ビア構造７３８の一部の上方にキャビティを形成してもよい。
段階８において、キャリア７０２の少なくとも一部を除去する（たとえば、研磨する、研削する、エッチングする）。いくつかの実装形態では、キャリア７０２は、キャリア７０２の表面がパッド７０５の表面と揃えられるまで除去される。いくつかの実装形態では、段階９の後、封止層と、サイドバリア層を含むビア構造とを含む集積デバイス７６０を製作する。
封止層を横切るサイドバリア層と充填材とを有するビアを含む例示的な集積デバイス
図８は、集積デバイス（たとえば、集積パッケージデバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、インターポーザ）に実装されてもよい封止貫通ビア（ＴＥＶ）のセットの一例を示す。
詳細には、図８は、基板８０２と、絶縁層８０４と、封止層８０６と、誘電体層８０８とを示す。図８はまた、第１のパッド８１０と、第１のバリア層８１２と、封止貫通ビア（ＴＥＶ）８１４と、充填材８１６と、キャビティ８１７とを示す。第１のパッド８１０は、基板８０２内に配置される。各実装形態は、基板８０２用のそれぞれに異なる材料を使用してもよい（たとえば、シリコン、ガラス、セラミック、有機物）。いくつかの実装形態では、基板８０２はウエハレベル基板である。
第１のパッド８１０は、金属材料（たとえば、アルミニウム）である。絶縁層８０４は、基板８０２の第１の表面（たとえば、上面）に結合される。いくつかの実装形態では、絶縁層８０４はパッシベーション層である。いくつかの実装形態では、絶縁層３０４は誘電体である。いくつかの実装形態では、絶縁層８０４は第１のパッド８１０を少なくとも部分的に覆う。各実装形態は、絶縁層８０４用にそれぞれに異なる材料を使用してもよい（たとえば、それぞれに異なる誘電材料）。いくつかの実装形態では、絶縁層８０４は窒化ケイ素（ＳｉＮ）層である。
いくつかの実装形態では、封止層８０６は絶縁層８０４に結合される。たとえば、封止層８０６の第１の表面（たとえば、底面）は、絶縁層８０４の第２の表面（たとえば、上面）に結合される。各実装形態は、封止層８０６用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層８０６は充填材ム層である。いくつかの実装形態では、封止層８０６は、光パターニング可能特性を有する材料で作られる。いくつかの実装形態では、封止層８０６は、フォトエッチングプロセスによって除去する（たとえば、エッチングする）ことができる材料で作られる。いくつかの実装形態では、封止層８０６にフォトエッチングプロセスを施すと、ＴＥＶを形成するプロセスにおいて封止層８０６にキャビティを形成する（たとえば、作製する）際にパッケージの他の構成要素が損傷を受けないようになる。たとえば、いくつかの実装形態では、光パターニング可能な封止層８０６に対してフォトエッチングプロセスを使用すると、レーザを使用して封止層８０６にキャビティを作製する場合にあり得るパッド８１０の損傷が回避される。たとえば、レーザプロセスを使用してパッド（たとえば、パッド８１０）の上方の封止層にキャビティを作製すると、レーザがパッド（たとえば、パッド８１０）を損傷しならびに／あるいは破壊し、それによってＴＥＶが基板の配線に適切に結合されるのを妨げる。
第１のバリア層８１２、ＴＥＶ ８１４、および充填材８１６は封止層８０６内に配置される。ＴＥＶ ８１４は、封止層８０６を横切る金属層（たとえば、銅）である。いくつかの実装形態では、ＴＥＶ ８１４はシード層を含む。そのような場合、ＴＥＶ ８１４は金属層（たとえば、銅層）とシード層とを含む。いくつかの実装形態では、シード層は、ＴＥＶ ８１４の金属層とバリア層８１２との間に位置する。ＴＥＶ ８１４は、第１の側面（たとえば、下側面）と、第２の側面（たとえば、上側面）と、第３の側面（たとえば、垂直側面）とを有する。いくつかの実装形態では、ＴＥＶ ８１４の第３の側面はＴＥＶ ８１４の壁であってもよい。いくつかの実装形態では、ＴＥＶ ８１４は非水平側面を有してもよい。たとえば、ＴＥＶ ８１４は、非垂直側面または非水平側面（たとえば、対角側面）を有してもよい。各実装形態では、充填材８１６にそれぞれに異なる材料を使用してもよい。たとえば、充填材８１６はポリマー充填材を含んでもよい。いくつかの実装形態では、充填材８１６はビア構造の構造安定性を実現する。
図８は、ＴＥＶ ８１４がバリア層８１２の形状に整合することを示す。この例では、バリア層８１２はＵ字形断面を有する。この例では、ＴＥＶ ８１４はＵ字形断面を有する。図８は、充填材８１６がＴＥＶ ８１４に結合されることも示す。特に、充填材８１６はＴＥＶ ８１４に囲まれる。第１のバリア層８１２はＴＥＶ ８１４に結合される。特に、ＴＥＶ ８１４は封止層８０６内で第１のバリア層８１２に囲まれる。第１のバリア層８１２は、ＴＥＶ ８１４の第１の側面およびＴＥＶ ８１４の第３の側面（たとえば、垂直側面）に結合される。したがって、図８に示すように、いくつかの実装形態では、ＴＥＶ ８１４が封止層８０６に直接接触することはない（たとえば、直接的な接点を有さない）。各実装形態は、第１のバリア層８１２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のバリア層８１２は、少なくともチタン（Ｔｉ）、ＴｉＮ、および／またはＴｉＷのうちの１つである。しかし、第１のバリア層８１２は、他の材料であってもよく、列挙された材料に限定されない。
第１のバリア層８１２は、第１のパッド８１０に結合される。いくつかの実装形態では、第１のバリア層８１２は絶縁層８０４に少なくとも部分的に囲まれる。
誘電体層８０８は封止層８０６に結合される。いくつかの実装形態では、誘電体層８０８の第１の表面（たとえば、底面）は、封止層８０６の第２の表面（たとえば、上面）に結合される。いくつかの実装形態では、誘電体層８０８は、誘電体層８０８を開放し、ＴＥＶ ８１４の上面の一部を露出させるキャビティ８１７を含んでもよい。図８に示すように、キャビティ８１７はＴＥＶ ８１４のウィング部（たとえば、水平部分）を露出させる。
図８に示すように、ＴＥＶ ８１４は、ＴＥＶがビアとパッドの両方であるように構成される。いくつかの実装形態では、ビアとパッドの組合せをビア構造と呼ぶことがある。いくつかの実装形態では、ビア構造はＴＥＶ ８１４と第１のバリア層８１２とを含む。
図８に示すように第１のバリア層８１２とＴＥＶ ８１４とを含むビア構造が、様々な集積デバイスに実装されてもよい。いくつかの実装形態では、ビア構造は、集積パッケージデバイス（たとえば、パッケージオンパッケージ（ＰｏＰ）デバイス）に実装されてもよい。
図８は、第１のパッド８１０が基板８０２に埋め込まれることを示す。しかし、いくつかの実装形態では、第１のパッド８１０は、基板８０２の表面上に配置される。
図９は、ビア構造９０１のセットを含む集積パッケージデバイス９００を示す。いくつかの実装形態では、ビア構造９０１は、図８に示すビア構造および／または本開示において説明し図示する任意の新規のビア構造であってもよい。
図９に示すように、集積パッケージデバイス９００は、基板９０２と、第１のダイ９０４と、第２のダイ９０６と、誘電体層９０９と、配線の第１のセット９１４と、配線の第２のセット９１６と、封止層９１８と、第１の誘電体層９２０と、第２の誘電体層９２２と、基板貫通ビア（ＴＳＶ）のセット９２４と、配線の第３のセット９２６と、はんだボールのセット９２８と、第１のパッド９３０とを含む。いくつかの実装形態では、基板９０２は、図を明確にするために示されていない配線（たとえば、トレース、ビア）のセットを含んでもよい。配線のセットは、１つまたは複数のパッド（たとえば、パッド９３０）および／または配線の第３のセット９２６に結合されてもよい。
第１のダイ９０４は、配線の第１のセット９１４（たとえば、第１のピラー、第１のはんだ）を通して基板９０２に結合される。第２のダイ９０６は、配線の第２のセット９１６（たとえば、第２のピラー、第２のはんだ）を通して基板９０２に結合される。封止層９１８は、第１のダイ９０４および第２のダイ９０６を覆う。
ビア構造９０１のセットは、封止層９１８を横切り、基板９０２に結合される。いくつかの実装形態では、ビア構造のセット９０１は少なくとも第１のパッド９３０に結合される。いくつかの実装形態では、第１のパッド９３０は、ＴＳＶのセット９２４のうちの少なくとも１つのＴＳＶに結合される。ＴＳＶのセット９２４のＴＳＶのうちの少なくとも１つのＴＳＶが、配線９２６の第３のセットに結合されてもよい。配線の第３のセット９２６のうちの少なくとも１つの配線が、はんだボールのセット９２８のうちのはんだボールに結合されてもよい。
いくつかの実装形態では、基板９０２の第１の表面上に誘電体層９０９が結合される（たとえば、形成される）。いくつかの実施態様では、誘電体層９０９は、絶縁層８０４と同様でありならびに／あるいは同じである。いくつかの実装形態では、封止層９１８は誘電体層９０９に結合される。
ビア構造９０１のうちの１つは、少なくとも第１のバリア層９０３（たとえば、第１のバリア層８１２）と、封止貫通ビア（ＴＥＶ）９０５（たとえば、ＴＥＶ ８１４）と、充填材９０７とを含む。第１のバリア層９０３、ＴＥＶ ９０５、および充填材９０７は、封止層９１８内に配置される。ＴＥＶ ９０５は、封止層９１８を横切る金属層（たとえば、銅）である。いくつかの実装形態では、ＴＥＶ ９０５はシード層を含む。そのような場合、ＴＥＶ ９０５は金属層（たとえば、銅層）とシード層とを含む。いくつかの実装形態では、シード層は、ＴＥＶ ９０５の金属層とバリア層９０３との間に位置する。ＴＥＶ ９０５は、第１の側面（たとえば、下側面）と、第２の側面（たとえば、上側面）と、第３の側面（たとえば、垂直側面）とを有する。いくつかの実装形態では、ＴＥＶ ９０５の第３の側面はＴＥＶ ９０５の壁であってもよい。いくつかの実装形態では、ＴＥＶ ９０５の垂直側面は、封止層９１８の上面および／または底面に垂直である。各実装形態では、充填材９０７にそれぞれに異なる材料を使用してもよい。たとえば、充填材９０７はポリマー充填材を含んでもよい。いくつかの実装形態では、充填材９０７はビア構造９０１の構造安定性を実現する。
第１のバリア層９０３は、ＴＥＶ ９０５に結合される。特に、ＴＥＶ ９０５は封止層９１８内で第１のバリア層９０３に囲まれる。第１のバリア層９０３は、ＴＥＶ ９０５の第１の側面およびＴＥＶ ９０５の第３の側面（たとえば、垂直側面）に結合される。したがって、図９に示すように、いくつかの実装形態では、ＴＥＶ ９０５が封止層９１８に直接接触することはない（たとえば、直接的な接点を有さない）。いくつかの実装形態では、ＴＥＶ ９０５は、第１のバリア層９０３の形状に整合する。充填材９０７はＴＥＶ ９０５に囲まれる。
図９は、第１のパッド９３０が基板９０２に埋め込まれることを示す。しかし、いくつかの実装形態では、第１のパッド９３０は、基板９０２の表面上に配置される。図を明確にするために図９には示されていないが、第１のパッド９３０は基板９０２内の配線（たとえば、ビア、トレース）に結合される。
いくつかの実装形態では、集積デバイス９００は、パッケージオンパッケージ（ＰｏＰ）集積デバイスにおけるパッケージ（たとえば、集積デバイス）である。したがって、いくつかの実装形態では、別の集積デバイス（たとえば、別のパッケージ）が集積デバイス９００に結合されてもよい。たとえば、基板と配線（たとえば、はんだボール）とを備える別の集積デバイスが集積デバイス９００の上部に結合されてもよい。そのような場合、配線（たとえば、はんだボール）は、集積デバイス９００のビア構造９０１に結合されてもよい。
封止層を横切るサイドバリア層と充填材とを有するビアを含む集積デバイスを提供／製作する例示的なシーケンス
いくつかの実装形態では、ビア構造を含む集積デバイス（たとえば、集積パッケージ）を提供することは、いくつかのプロセスを含む。図１０（図１０Ａ〜図１０Ｃを含む）は、集積デバイスを提供するための例示的なシーケンスを示す。いくつかの実装形態では、図１０Ａ〜図１０Ｃのシーケンスは、図８および／または図９の集積デバイス、ならびに／あるいは本開示で説明する他の集積デバイスを提供する／製造するために使用され得る。
図１０Ａ〜図１０Ｃのシーケンスが、回路要素も含む集積デバイスを設ける／製造するために使用され得ることにも留意されたい。図１０Ａ〜図１０Ｃのシーケンスが、集積デバイスを提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことにさらに留意されたい。
いくつかの実装形態では、図１０Ａ〜図１０Ｃのプロセスは、高密度配線を有する集積デバイスを提供する新規のプロセスを示す。
図１０Ａの段階１において示すように、基板１００２を設ける（たとえば、製作する）。いくつかの実装形態では、基板１００２はウエハである。各実装形態では、基板用にそれぞれに異なる様々な材料を使用してもよい（たとえば、シリコン基板、ガラス基板、セラミック基板、有機基板）。基板１００２は、基板貫通ビア（ＴＳＶ）のセット１００４とパッドのセット１００５とを含む。いくつかの実装形態では、基板１００２は他の配線（たとえば、トレース）を含んでもよい。パッドのセット１００５は、基板１００２の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、パッドのセット１００５は基板１００２の第１の表面（たとえば、上面）上に配置される。いくつかの実装形態では、基板１００２の第１の表面上に誘電体層１００３が結合される（たとえば、形成される）。いくつかの実装形態では、誘電体層１００３は、絶縁層３０４と同様でありならびに／あるいは同じである。誘電体層１００３は、１つまたは複数のパッド１００５および／またはＴＳＶの１つまたは複数のセット１００４の上方に１つまたは複数の開口部および／またはキャビティを含んでもよい。いくつかの実装形態では、基板１００２は、図を明確にするために示されていない配線（たとえば、トレース、ビア）のセットを含んでもよい。配線のセットは、１つまたは複数のパッド（たとえば、パッド１００５）に結合されてもよい。
段階２において、基板１００２に第１のダイ１００６および第２のダイ１００８を結合する。第１のダイ１００６を配線の第１のセット１０１６（たとえば、第１のピラー、第１のはんだ）を通して基板１００２に結合する。いくつかの実装形態では、配線の第１のセットのうちの少なくとも１つの配線がＴＳＶのセット１００４のうちの少なくとも１つのＴＳＶに電気的に結合される。第２のダイ１００８は、配線の第２のセット１０１８（たとえば、第１のピラー、第１のはんだ）を通して基板１００２に結合される。いくつかの実装形態では、配線の第２のセット１０１８のうちの少なくとも１つの配線をＴＳＶのセット１００４のうちの少なくとも１つのＴＳＶに電気的に結合する。
段階３において、基板１００２上および／または基板１００２上の誘電体層１００３上に封止層１０２０を設ける（たとえば、形成する）。封止層１０２０は、第１のダイ１００６および第２のダイ１００８を封止する。いくつかの実装形態では、封止層１０２０は基板１００２に直接結合されてもよい。各実装形態は、封止層１０２０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層１０２０は充填材ム層である。いくつかの実装形態では、封止層１０２０は、光パターニング可能特性を有する材料で作られる。
段階４において、封止層１０２０内に少なくとも１つのキャビティ１０２５を形成する。いくつかの実装形態では、キャビティ１０２５はパッド（たとえば、パッド１００５）の上方に形成される（たとえば、作製される）。いくつかの実装形態では、キャビティ１０２５は、フォトエッチングプロセス（たとえば、フォトリソグラフィプロセス）を使用することによって形成される。
段階５において、バリア層１０３０を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層１０３０を形成するためにめっきプロセスが使用される。バリア層１０３０は、キャビティ１０２５の内壁、パッド１００５の少なくとも一部、および／または封止層１０２０の第１の表面を覆ってもよい。各実装形態は、バリア層１０３０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、バリア層１０３０は、少なくともチタン（Ｔｉ）、（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、チタン銅合金（ＴｉＣｕ）、および／またはチタンタングステン銅合金（ＴｉＷＣｕ）のうちの１つである。しかしながら、各実装形態は、それぞれに異なる材料を使用してもよい。したがって、バリア層１０３０用の材料を上記に記載した材料に限定すべきではない。
バリア層１０３０上にシード層１０３２も設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層１０３０上にシード層１０３２を形成するためにめっきプロセスが使用される。各実装形態は、シード層１０３２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、シード層１０３２は金属層である。
段階６において、シード層１０３２上にフォトレジスト層１０３４を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、フォトレジスト層１０３４を設けることは、フォトレジスト層１０３４を設けることと、フォトレジスト層１０３４のいくつかの部分を選択的に除去することとを含む。
段階７において、シード層１０３２上に金属層１０３６を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、金属層１０３６は、フォトレジスト層１０３４によって覆われていないシード層１０３２上に設けられる。いくつかの実装形態では、シード層１０３２上に金属層１０３６を設けるためにリソグラフィおよびめっきプロセスが使用される。いくつかの実装形態では、金属層１０３６とシード層１０３２は同じ材料である。したがって、いくつかの実装形態では、金属層１０３６はシード層１０３２を含んでもよい。段階７に示すように、金属層１０３６は、バリア層１０３０に整合する（たとえば、バリア層１０３０の輪郭を形成する）ようにシード層１０３２上に設けられる。段階７は、金属層１０３６がキャビティ１０２５を完全には充填せず、キャビティ１０３７を残すことも示す。
段階８において、キャビティ１０３７内に充填材１０３９を設ける。各実装形態では、充填材１０３９用にそれぞれに異なる材料を使用してもよい。たとえば、充填材１０３９はポリマー充填材を含んでもよい。いくつかの実装形態では、充填材１０３９はビア構造の構造安定性を実現するように構成される。
段階９において、フォトレジスト層１０３４、シード層１０３２、およびバリア層１０３０を選択的に除去する（たとえば、エッチングする）。いくつかの実装形態では、フォトレジスト層１０３４、シード層１０３２、およびバリア層１０３０を同時に除去する。いくつかの実装形態では、フォトレジスト層１０３４、シード層１０３２、およびバリア層１０３０を順次除去する。段階９に示すように、フォトレジスト層１０３４、シード層１０３２、およびバリア層１０３０を選択的に除去した後にビア構造１０３８を製作する。いくつかの実装形態では、ビア構造１０３８は、図８および図９に記載されたビア構造のうちの１つである。
段階１０において、場合によっては、封止層１０２０の第２の表面上に誘電体層１０４０を設ける（たとえば、形成する）。いくつかの実装形態では、誘電体層１０４０の表面をビア構造１０３８の表面と揃える。いくつかの実装形態では、誘電体層１０４０はビア構造１０３８を覆ってもよく、ビア構造１０３８の一部の上方にキャビティを形成してもよい。
段階１１において、場合によっては、基板１００２の第２の表面（たとえば、底面）上に別の誘電体層１０５０を設ける（たとえば、形成する）。さらに、誘電体層１０５０上／内に配線のセット１０５２も設ける。いくつかの実装形態では、配線のセット１０５２は、再分配層および／またはアンダーバンプメタライゼーション（ＵＢＭ）層の少なくとも一方を含む。いくつかの実装形態では、配線のセット１０５２のうちの少なくとも１つの配線をＴＳＶのセット１００４のうちの少なくとも１つのＴＳＶに電気的に結合する。
段階１２において、配線のセット１０５２にはんだボールのセット１０５４を結合する。いくつかの実装形態では、段階１０の後、封止層と、サイドバリア層を含むビア構造とを含む集積デバイス１０６０を製作する。
封止層を横切るサイドバリア層と充填材とを有するビアを含む例示的な集積デバイス
図１１は、ビア構造のセット１１１０を含む集積パッケージデバイスを示す。詳細には、図１１は、ビア構造のセット１１１０を含むインターポーザ１１００の一例を示す。いくつかの実装形態では、ビア構造１１１０は、図８に示すビア構造および／または本開示において説明し図示する任意の新規のビア構造であってもよい。
図１１に示すように、インターポーザ１１００は、封止層１１０２と、第１の誘電体層１１０４と、基板１１０６と、第１のパッド１１０８と、ビア構造のセット１１１０とを含む。第１の誘電体層１１０４は、封止層１１０２の第１の表面（たとえば、上面）に結合される。基板１１０６は、封止層１１０２の第２の表面（たとえば、底面）に結合される。いくつかの実装形態では、基板１１０６と封止層１１０２の第２の表面との間に第２の誘電体層（たとえば、封止層３０４）を位置させてもよい。
ビア構造のセット１１１０は、封止層１１０２を横切る。いくつかの実装形態では、ビア構造のセット１１１０は少なくとも第１のパッド１１０８に結合される。ビア構造１１１０のうちの１つは、少なくともバリア層１１１２と、封止貫通ビア（ＴＥＶ）１１１４と、充填材１１１６とを含む。バリア層１１１２、ＴＥＶ １１１４、および充填材１１１６は、封止層１１０２内に配置される。いくつかの実装形態では、バリア層１１１２はパッド１１０８に結合される（たとえば、直接接触する）。ＴＥＶ １１１４は、封止層１１０２を横切る金属層（たとえば、銅）である。いくつかの実装形態では、ＴＥＶ １１１４はシード層を含む。そのような場合、ＴＥＶ １１１４は金属層（たとえば、銅層）とシード層とを含む。いくつかの実装形態では、シード層は、ＴＥＶ １１１４の金属層とバリア層１１１２との間に位置する。ＴＥＶ １１１４は、第１の側面（たとえば、下側面）と、第２の側面（たとえば、上側面）と、第３の側面（たとえば、垂直側面）とを有する。いくつかの実装形態では、ＴＥＶ １１１４の第３の側面はＴＥＶ １１１４の壁であってもよい。いくつかの実装形態では、ＴＥＶ １１１４は非水平側面を有してもよい。たとえば、ＴＥＶ １１１４は、非垂直側面または非水平側面（たとえば、対角側面）を有してもよい。各実装形態では、充填材１１１６にそれぞれに異なる材料を使用してもよい。たとえば、充填材１１１６はポリマー充填材を含んでもよい。いくつかの実装形態では、充填材１１１６はビア構造の構造安定性を実現する。
図１１は、ＴＥＶ １１１４がバリア層１１１２の形状に整合することを示す。この例では、バリア層１１１２はＵ字形断面を有する。同様に、ＴＥＶ １１１４はＵ字形断面を有する。図１１は、充填材１１１６がＴＥＶ １１１４に結合されることも示す。特に、充填材１１１６はＴＥＶ １１１４に囲まれる。第１のバリア層１１１２は、ＴＥＶ １１１４に結合される。特に、ＴＥＶ １１１４は封止層１１０２内で第１のバリア層１１１２に囲まれる。第１のバリア層１１１２は、ＴＥＶ １１１４の第１の側面およびＴＥＶ １１１４の第３の側面（たとえば、垂直側面）に結合される。したがって、図１１に示すように、いくつかの実装形態では、ＴＥＶ １１１４が封止層１１０２に直接接触することはない（たとえば、直接的な接点を有さない）。各実装形態は、第１のバリア層１１１２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のバリア層１１１２は、少なくともチタン（Ｔｉ）、ＴｉＮ、および／またはＴｉＷのうちの１つである。しかし、第１のバリア層１１１２は、他の材料であってもよく、列挙された材料に限定されない。
封止層を横切るサイドバリア層と充填材とを有するビアを含む集積デバイスを提供／製作する例示的なシーケンス
いくつかの実装形態では、集積デバイスはインターポーザを含んでもよい。いくつかの実装形態では、ビア構造を含む集積デバイス（たとえば、集積パッケージ）を提供することは、いくつかのプロセスを含む。図１２（図１２Ａ〜図１２Ｃを含む）は、集積デバイスを提供するための例示的なシーケンスを示す。いくつかの実装形態では、図１２Ａ〜図１２Ｃのシーケンスは、図８、図９、および／または図１１の集積デバイス、ならびに／あるいは本開示において説明する他の集積デバイスを提供する／製造するために使用されてもよい。
図１２Ａ〜図１２Ｃのシーケンスが、集積デバイスを提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことにさらに留意されたい。
いくつかの実装形態では、図１２Ａ〜図１２Ｃのプロセスは、高密度配線を有する集積デバイス（たとえば、インターポーザ）を提供する新規のプロセスを示す。
図１２Ａの段階１において示すように、キャリア１２０２を設ける（たとえば、製作する）。いくつかの実装形態では、キャリア１２０２は、少なくとも基板および／またはウエハの一方である。各実装形態では、キャリア用にそれぞれに異なる様々な材料を使用してもよい（たとえば、シリコン基板、ガラス基板、セラミック基板、有機基板）。キャリア１２０２は、パッドのセット１２０５を含む。いくつかの実装形態では、キャリア１２０２は他の配線（たとえば、トレース）を含んでもよい。パッドのセット１２０５はキャリア１２０２の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、パッドのセット１２０５はキャリア１２０２の第１の表面（たとえば、上面）上に配置される。いくつかの実装形態では、基板１２０４の第１の表面上に誘電体層１２０３が結合される（たとえば、形成される）。いくつかの実装形態では、誘電体層は、絶縁層３０４と同様でありならびに／あるいは同じである。
段階２において、キャリア１２０２上および／またはキャリア１２０２上の誘電体層１２０３上に封止層１２２０を設ける（たとえば、形成する）。いくつかの実装形態では、封止層１２２０はパッド１２０５を封止する。いくつかの実装形態では、封止層１２２０はキャリア１２０２に直接結合されてもよい。各実装形態は、封止層１２２０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層１２２０は充填材ム層である。いくつかの実装形態では、封止層１２２０は、光パターニング可能特性を有する材料で作られる。いくつかの実装形態では、封止層１２２０は、フォトエッチングプロセスによって除去する（たとえば、エッチングする）ことができる材料で作られる。
段階３において、封止層１２２０内に少なくとも１つのキャビティ１２２５を形成する。いくつかの実装形態では、キャビティ１２２５はパッド（たとえば、パッド１２０５）の上方に形成される（たとえば、作製される）。いくつかの実装形態では、キャビティ１２２５は、フォトエッチングプロセス（たとえば、フォトリソグラフィプロセス）を使用することによって形成される。
段階４において、バリア層１２３０を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層１２３０を形成するためにめっきプロセスが使用される。バリア層１２３０は、キャビティ１２２５の内壁、パッド１２０５の少なくとも一部、および／または封止層１２２０の第１の表面を覆ってもよい。各実装形態は、バリア層１２３０用にそれぞれに異なる材料を使用してもよい。各実装形態は、バリア層１２３０用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、バリア層１２３０は、少なくともチタン（Ｔｉ）、（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、チタン銅合金（ＴｉＣｕ）、および／またはチタンタングステン銅合金（ＴｉＷＣｕ）のうちの１つである。
バリア層１２３０上にシード層１２３２も設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、バリア層１２３０上にシード層１２３２を形成するためにめっきプロセスが使用される。各実装形態は、シード層１２３２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、シード層１２３２は金属層である。
段階５において、シード層１２３２上にフォトレジスト層１２３４を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、フォトレジスト層１２３４を設けることは、フォトレジスト層１２３４を設けることと、フォトレジスト層１２３４のいくつかの部分を選択的に除去することとを含む。
段階６において、シード層１２３２上に金属層１２３６を設ける（たとえば、形成する、堆積させる）。いくつかの実装形態では、金属層１２３６は、フォトレジスト層１２３４によって覆われていないシード層１２３２上に設けられる。いくつかの実装形態では、シード層１２３２上に金属層１２３６を設けるためにリソグラフィおよびめっきプロセスが使用される。いくつかの実装形態では、金属層１２３６とシード層１２３２は同じ材料である。したがって、いくつかの実装形態では、金属層１２３６はシード層１２３２を含んでもよい。
段階６に示すように、金属層１２３６は、バリア層１２３０に整合する（たとえば、バリア層１２３０の輪郭を形成する）ようにシード層１２３２上に設けられる。段階６は、金属層１２３６がキャビティ１２２５を完全には充填せず、キャビティ１２３７を残すことも示す。
段階７において、キャビティ１２３７内に充填材１２３９を設ける。各実装形態では、充填材１２３９用にそれぞれに異なる材料を使用してもよい。たとえば、充填材１２３９はポリマー充填材を含んでもよい。いくつかの実装形態では、充填材１２３９はビア構造の構造安定性を実現するように構成される。
段階８において、フォトレジスト層１２３４、シード層１２３２、およびバリア層１２３０を選択的に除去する（たとえば、エッチングする）。いくつかの実装形態では、フォトレジスト層１２３４、シード層１２３２、およびバリア層１２３０を同時に除去するか、あるいはフォトレジスト層１２３４、シード層１２３２、およびバリア層１２３０を順次除去する。段階１２に示すように、フォトレジスト層１２３４、シード層１２３２、およびバリア層１２３０を選択的に除去した後にビア構造１２３８を製作する。いくつかの実装形態では、ビア構造１２３８は、図８および図９に記載されたビア構造のうちの１つである。
段階９において、場合によっては、封止層１２２０の第２の表面上に誘電体層１２４０を設ける（たとえば、形成する）。いくつかの実装形態では、誘電体層１２４０の表面をビア構造１２３８の表面と揃える。いくつかの実装形態では、誘電体層１２４０はビア構造１２３８を覆ってもよく、ビア構造１２３８の一部の上方にキャビティを形成してもよい。
段階１０において、キャリア１２０２の少なくとも一部を除去する（たとえば、研磨する、研削する、エッチングする）。いくつかの実装形態では、キャリア１２０２は、キャリア１２０２の表面がパッド１２０５の表面と揃えられるまで除去される。いくつかの実装形態では、段階１０の後、封止層と、サイドバリア層を含むビア構造とを含む集積デバイス１２６０を製作する。
封止層を横切るサイドバリア層を有するビアを含む集積デバイスを提供／製作する例示的な方法
いくつかの実装形態では、ビア構造を含む集積デバイス（たとえば、集積パッケージ）を提供することは、いくつかのプロセスを含む。図１３は、集積デバイスを提供する方法を示す。いくつかの実装形態では、図１３の方法は、図３、図４、図８、および／または図９の集積デバイス、ならびに／あるいは本開示において説明する他の集積デバイスを提供する／製造するために使用されてもよい。
図１３の方法が、回路要素も含む集積デバイスを提供する／製造するために使用されてもよいことにも留意されたい。図１３の方法が、集積デバイスを提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことにさらに留意されたい。
いくつかの実装形態では、図１３のプロセスは、高密度配線を有する集積デバイスを提供する新規のプロセスを示す。
この方法では、（１３０５において）基板を設ける。いくつかの実装形態では、基板を設けることは、基板（たとえば、基板５０２）を形成しならびに／あるいは製作することを含んでもよい。いくつかの実装形態では、基板はウエハである。各実装形態では、基板用にそれぞれに異なる様々な材料を使用してもよい（たとえば、シリコン基板、ガラス基板、セラミック基板、有機基板）。基板は、基板貫通ビア（ＴＳＶ）のセットとパッドのセットとを含んでもよい。いくつかの実装形態では、基板は他の配線（たとえば、トレース）を含んでもよい。いくつかの実装形態では、パッドのセットは基板の第１の表面（たとえば、上面）上に配置される。いくつかの実装形態では、パッドのセットは、基板の第１の表面に埋め込まれる。いくつかの実装形態では、基板は、基板の第１の表面上に結合される（たとえば、形成される）誘電体層を含んでもよい。
その方法ではさらに、（１３１０において）基板に少なくとも１つのダイを設ける。いくつかの実装形態では、少なくとも１つのダイを設けることは、第１のダイおよび第２のダイを基板に結合することを含む。いくつかの実装形態では、第１のダイが配線の第１のセット（たとえば、第１のピラー、第１のはんだ）を通して基板に結合される。
この方法では、（１３１５において）封止層も設ける。いくつかの実装形態では、封止層を設けることは、基板上および／または基板上の誘電体層上に封止層を形成することを含む。いくつかの実装形態では、封止層は第１のダイを封止する。各実装形態は、封止層用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、封止層は充填材ム層である。いくつかの実装形態では、封止層は、光パターニング可能特性を有する材料で作られる。
この方法では次に、（１３２０において）封止層にバリア層を含む少なくとも１つのビアを設ける。いくつかの実装形態では、バリア層を含む少なくとも１つのビアを設けることは、封止層内にキャビティを形成することと、キャビティ内に少なくとも１つの金属層を設けることとを含む。いくつかの実装形態では、キャビティはパッドの上方に形成される（たとえば、作製される）。いくつかの実装形態では、キャビティは、フォトエッチングプロセス（たとえば、フォトリソグラフィプロセス）を使用することによって形成される。
いくつかの実装形態では、少なくとも１つの金属層を設けることは、キャビティ内にバリア層を設ける（たとえば、形成する）ことを含む。いくつかの実装形態では、バリア層を形成するためにめっきプロセスが使用される。バリア層は、キャビティの内壁、パッドの少なくとも一部、および／または封止層の第１の表面を覆ってもよい。各実装形態は、バリア層用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、バリア層は、少なくともチタン（Ｔｉ）、（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、チタン銅合金（ＴｉＣｕ）、および／またはチタンタングステン銅合金（ＴｉＷＣｕ）のうちの１つである。しかしながら、各実装形態は、それぞれに異なる材料を使用してもよい。したがって、バリア層用の材料を上記に記載した材料に限定すべきではない。
いくつかの実装形態では、少なくとも１つの金属層を設けることは、バリア層上にシード層を設ける（たとえば、形成する、堆積させる）ことをさらに含む。いくつかの実装形態では、バリア層上にシード層を形成するためにめっきプロセスが使用される。各実装形態は、シード層用にそれぞれに異なる材料を使用してもよい。
いくつかの実装形態では、バリア層を有するビアを設けることは、シード層上にフォトレジスト層を設ける（たとえば、形成する、堆積させる）ことをさらに含む。いくつかの実装形態では、フォトレジスト層を設けることは、フォトレジスト層５３４を設けることと、フォトレジスト層のいくつかの部分を選択的に除去することとを含む。
この方法では次いで、シード層上に金属層を設ける。いくつかの実装形態では、金属層は、フォトレジスト層によって覆われていないシード層上に設けられる。いくつかの実装形態では、シード層上に金属層を設けるためにリソグラフィおよびめっきプロセスが使用される。いくつかの実装形態では、金属層とシード層は同じ材料である。したがって、いくつかの実装形態では、金属層はシード層を含んでもよい。
この方法では次いで、フォトレジスト層、シード層、およびバリア層を選択的に除去する（たとえば、エッチングする）。いくつかの実装形態では、フォトレジスト層、シード層、およびバリア層を同時に除去する。いくつかの実装形態では、フォトレジスト層、シード層、およびバリア層を順次除去する。
いくつかの実装形態では、場合によっては、封止層の第２の表面上に誘電体層を設けてもよい（たとえば、形成してもよい）。いくつかの実装形態では、場合によっては、基板の第２の表面（たとえば、底面）上に別の誘電体層を設けてもよい（たとえば、形成してもよい）。さらに、誘電体層上／内に配線のセットを設けてもよい。
例示的な電子デバイス
図１４は、上述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体化される場合がある様々な電子デバイスを示す。たとえば、モバイル電話１４０２、ラップトップコンピュータ１４０４、および固定位置端末１４０６が、本明細書で説明する集積デバイス１４００を含んでもよい。集積デバイス１４００は、たとえば、本明細書で説明する集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかであってもよい。図１４に示すデバイス１４０２、１４０４、１４０６は例にすぎない。他の電子デバイスは、限定はされないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ，ｐｅｒｓｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、またはそれらの任意の組合せを含む、集積デバイス１４００を特徴としてもよい。
図３、図４、図５Ａ〜図５Ｃ、図６、図７Ａ〜図７Ｃ、図８、図９、図１０Ａ〜図１０Ｃ、図１１、図１２Ａ〜図１２Ｃ、図１３、および／または図１４に示した構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、かつ／または組み合わされ、あるいは、いくつかの構成要素、ステップ、または機能で具現化され得る。追加の要素、構成要素、ステップ、および／または機能を、本開示から逸脱せずに追加してもよい。本開示における図３、図４、図５Ａ〜図５Ｃ、図６、図７Ａ〜図７Ｃ、図８、図９、図１０Ａ〜図１０Ｃ、図１１、図１２Ａ〜図１２Ｃ、図１３、および／または図１４と、その対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図３、図４、図５Ａ〜図５Ｃ、図６、図７Ａ〜図７Ｃ、図８、図９、図１０Ａ〜図１０Ｃ、図１１、図１２Ａ〜図１２Ｃ、図１３、および／または図１４と、その対応する説明とは、集積デバイスを製造し、作製し、提供し、かつ／または生産するために使用され得る。いくつかの実装形態では、集積デバイスは、ダイパッケージ、集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ウエハ、半導体デバイス、および／またはインターポーザを含んでもよい。
「例示的」という言葉は、「例、事例、または例示として働く」ことを意味するように本明細書において使用される。「例示的」として本明細書で説明した任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいかまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が記載の特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していなくても、それでも互いに結合するものと見なされてもよい。
また、実施形態については、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明する場合があることに留意されたい。フローチャートでは動作を逐次プロセスとして説明する場合があるが、動作の多くは、並列に実行するかまたは同時に実行することができる。さらに、動作の順序は入れ替えられてもよい。プロセスは、その動作が完了したとき、終了する。
本明細書で説明する本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実現されてもよい。本開示の前述の態様は、例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正、および変形が、当業者には明らかになるであろう。
１０２ 第１のパッケージ
１０４ 第２のパッケージ
１０５ 第２の基板
１０６ 第１の基板
１０７ 第２のダイ
１０８ 第１のダイ
１０９ 第３のダイ
１１０ モールド
１１５ はんだボールの第２のセット
１１６ はんだボールの第１のセット
１１７ ワイヤボンディングの第１のセット
１１８ 配線の第１のセット
１１９ ワイヤボンディングの第２のセット
１２６ はんだボールの第３のセット
２００ 集積デバイス
３０２ 基板
３０４ 絶縁層
３０６ 封止層
３０８ 誘電体層
３１０ 第１のパッド
３１２ 第１のバリア層
３１４ 封止貫通ビア（ＴＥＶ）
３１５ キャビティ
４００ 集積パッケージデバイス
４０１ ビア構造
４０２ 基板
４０３ 第１のバリア層
４０４ 第１のダイ
４０５ 封止貫通ビア（ＴＥＶ）
４０６ 第２のダイ
４０９ 誘電体層
４１４ 配線の第１のセット
４１６ 配線の第２のセット
４１８ 封止層
４２０ 第１の誘電体層
４２２ 第２の誘電体層
４２６ 配線の第３のセット
４２８ はんだボールのセット
４３０ 第１のパッド
５０２ 基板
５０３ 誘電体層
５０４ 基板貫通ビア（ＴＳＶ）のセット
５０５ パッドのセット
５０６ 第１のダイ
５０８ 第２のダイ
５１６ 配線の第１のセット
５１８ 配線の第２のセット
５２０ 封止層
５２５ キャビティ
５３０ バリア層
５３２ シード層
５３４ フォトレジスト層
５３６ 金属層
５３８ ビア構造
５４０ 誘電体層
５５０ 誘電体層
５５２ 配線のセット
５５４ はんだボールのセット
５６０ 集積デバイス
６００ インターポーザ
６０２ 封止層
６０４ 第１の誘電体層
６０６ 基板
６０８ 第１のパッド
６１０ ビア構造のセット
６１２ バリア層
６１４ 封止貫通ビア（ＴＥＶ）
７０２ キャリア
７０３ 誘電体層
７０４ 基板
７０５ パッドのセット
７２０ 封止層
７２５ キャビティ
７３０ バリア層
７３２ シード層
７３４ フォトレジスト層
７３６ 金属層
７３８ ビア構造
７４０ 誘電体層
７６０ 集積デバイス
８０２ 基板
８０４ 絶縁層
８０６ 封止層
８０８ 誘電体層
８１０ 第１のパッド
８１２ 第１のバリア層
８１４ 封止貫通ビア（ＴＥＶ）
８１６ 充填材
８１７ キャビティ
９００ 集積パッケージデバイス
９０１ ビア構造のセット
９０２ 基板
９０３ 第１のバリア層
９０４ 第１のダイ
９０５ 封止貫通ビア（ＴＥＶ）
９０６ 第２のダイ
９０７ 充填材
９０９ 誘電体層
９１４ 配線の第１のセット
９１６ 配線の第２のセット
９１８ 封止層
９２０ 第１の誘電体層
９２２ 第２の誘電体層
９２４ 基板貫通ビア（ＴＳＶ）のセット
９２６ 配線の第３のセット
９２８ はんだボールのセット
９３０ 第１のパッド
１００２ 基板
１００３ 誘電体層
１００４ 基板貫通ビア（ＴＳＶ）のセット
１００５ パッドのセット
１００６ 第１のダイ
１００８ 第２のダイ
１０１６ 配線の第１のセット
１０１８ 配線の第２のセット
１０２０ 封止層
１０２５ キャビティ
１０３０ バリア層
１０３２ シード層
１０３４ フォトレジスト層
１０３６ 金属層
１０３７ キャビティ
１０３８ ビア構造
１０３９ 充填材
１０４０ 誘電体層
１０５０ 誘電体層
１０５２ 配線のセット
１０５４ はんだボールのセット
１０６０ 集積デバイス
１１００ インターポーザ
１１０２ 封止層
１１０４ 第１の誘電体層
１１０６ 基板
１１０８ 第１のパッド
１１１０ ビア構造のセット
１１１２ 第１のバリア層
１１１４ 封止貫通ビア（ＴＥＶ）
１１１６ 充填材
１２０２ キャリア
１２０３ 誘電体層
１２０４ 基板
１２０５ パッドのセット
１２２０ 封止層
１２２５ キャビティ
１２３０ バリア層
１２３２ シード層
１２３４ フォトレジスト層
１２３６ 金属層
１２３７ キャビティ
１２３８ ビア構造
１２３９ 充填材
１２４０ 誘電体層
１２６０ 集積デバイス
１４００ 集積デバイス
１４０２ モバイル電話
１４０４ ラップトップコンピュータ
１４０６ 固定位置端末

Claims (30)

  1. 封止層と、
    前記封止層を横切るビア構造であって、
    第１の側面と、第２の側面と、第３の側面とを備えるビアと、
    前記ビアの少なくとも前記第１の側面と前記第３の側面を囲むバリア層とを備えるビア構造と、
    前記ビア構造の前記バリア層に直接結合されたパッドとを備える集積デバイス。
  2. 前記封止層の第１の表面に結合された第１の誘電体層をさらに備える、請求項１に記載の集積デバイス。
  3. 前記封止層の第２の表面に結合された第２の誘電体層をさらに備える、請求項２に記載の集積デバイス。
  4. 前記封止層の第１の表面に結合された基板をさらに備える、請求項１に記載の集積デバイス。
  5. 前記基板に結合された第１のダイをさらに備え、前記封止層は、前記第１のダイを封止する、請求項４に記載の集積デバイス。
  6. 前記ビア構造は充填材をさらに備える、請求項４に記載の集積デバイス。
  7. 前記ビアはシード層を備える、請求項１に記載の集積デバイス。
  8. 前記ビアは、パッドとして動作するように構成された部分を備える、請求項１に記載の集積デバイス。
  9. 少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージデバイスのうちの１つを備える、請求項１に記載の集積デバイス。
  10. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の集積デバイス。
  11. 封止層と、
    前記封止層を横切るビア構造であって、
    第１の側面と、第２の側面と、第３の側面とを備えるビアと、
    前記ビアの少なくとも前記第１の側面と前記第３の側面を囲むバリア手段とを備えるビア構造と、
    前記ビア構造の前記バリア手段に直接結合されたパッドとを備える装置。
  12. 前記封止層の第１の表面に結合された第１の誘電体層をさらに備える、請求項１１に記載の装置。
  13. 前記封止層の第２の表面に結合された第２の誘電体層をさらに備える、請求項１２に記載の装置。
  14. 前記封止層の第１の表面に結合された基板をさらに備える、請求項１１に記載の装置。
  15. 前記基板に結合された第１のダイをさらに備え、前記封止層は、前記第１のダイを封止する、請求項１４に記載の装置。
  16. 前記ビア構造は充填材手段をさらに備える、請求項１１に記載の装置。
  17. 前記ビアはシード層を備える、請求項１１に記載の装置。
  18. 前記ビアは、パッドとして動作するように構成された部分を備える、請求項１１に記載の装置。
  19. 少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージデバイスのうちの１つを備える、請求項１１に記載の装置。
  20. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１１に記載の装置。
  21. 集積デバイスを製作するための方法であって、
    基板上にパッドを形成するステップと、
    前記基板上に封止層を形成するステップと、
    前記封止層内にビア構造を形成するステップとを含み、前記ビア構造を形成する前記ステップは、
    前記封止層内にバリア層を形成するステップと、
    前記バリア層上にビアを形成するステップとを含み、前記ビアは、第１の側面と、第２の側面と、第３の側面とを備え、前記ビアは、前記バリア層が前記ビアの少なくとも前記第１の側面と前記第３の側面を囲むように前記バリア層上に形成され、前記バリア層はパッドに直接結合される、方法。
  22. 前記封止層の第１の表面上に第１の誘電体層を形成するステップをさらに含む、請求項２１に記載の方法。
  23. 前記封止層の第２の表面上に第２の誘電体層を形成するステップをさらに含む、請求項２２に記載の方法。
  24. 前記基板の少なくとも一部を除去するステップをさらに含む、請求項２１に記載の方法。
  25. 前記基板に第１のダイを結合するステップをさらに含み、前記封止層を形成する前記ステップは、前記第１のダイを前記封止層によって封止するステップを含む、請求項２１に記載の方法。
  26. 前記ビア構造を形成するステップは、充填材を形成するステップをさらに含む、請求項２１に記載の方法。
  27. 前記ビアを形成する前記ステップは、前記バリア層上にシード層を形成するステップを含む、請求項２１に記載の方法。
  28. 前記ビアを形成する前記ステップは、ビアの一部をパッドとして形成するステップを含む、請求項２１に記載の方法。
  29. 前記集積デバイスは、少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージデバイスのうちの１つを備える、請求項２１に記載の方法。
  30. 前記集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項２１に記載の方法。
JP2016550191A 2014-02-13 2015-02-11 封止層を横切るサイドバリア層を有するビアを備える集積デバイス Ceased JP2017511971A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461939523P 2014-02-13 2014-02-13
US61/939,523 2014-02-13
US14/274,517 US9466554B2 (en) 2014-02-13 2014-05-09 Integrated device comprising via with side barrier layer traversing encapsulation layer
US14/274,517 2014-05-09
PCT/US2015/015421 WO2015123301A1 (en) 2014-02-13 2015-02-11 Integrated device comprising via with side barrier layer traversing encapsulation layer

Publications (2)

Publication Number Publication Date
JP2017511971A true JP2017511971A (ja) 2017-04-27
JP2017511971A5 JP2017511971A5 (ja) 2018-02-08

Family

ID=53775574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016550191A Ceased JP2017511971A (ja) 2014-02-13 2015-02-11 封止層を横切るサイドバリア層を有するビアを備える集積デバイス

Country Status (5)

Country Link
US (1) US9466554B2 (ja)
EP (1) EP3105787B1 (ja)
JP (1) JP2017511971A (ja)
CN (1) CN105981166B (ja)
WO (1) WO2015123301A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343417B2 (en) * 2013-09-18 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hollow metal pillar packaging scheme
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9355963B2 (en) * 2014-09-26 2016-05-31 Qualcomm Incorporated Semiconductor package interconnections and method of making the same
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US10651160B2 (en) 2017-03-20 2020-05-12 Qualcomm Incorporated Low profile integrated package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
US20100155920A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package
JP2011238674A (ja) * 2010-05-07 2011-11-24 Seiko Epson Corp 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP2012119688A (ja) * 2010-12-02 2012-06-21 Samsung Electronics Co Ltd 積層パッケージ構造物、パッケージオンパッケージ素子、およびパッケージオンパッケージ素子製造方法
JP2012129262A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
US20120168944A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
JP2013535834A (ja) * 2010-07-23 2013-09-12 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586682B2 (en) 2000-02-23 2003-07-01 Kulicke & Soffa Holdings, Inc. Printed wiring board with controlled line impedance
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8239162B2 (en) * 2006-04-13 2012-08-07 Tanenhaus & Associates, Inc. Miniaturized inertial measurement unit and associated methods
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
DE102007020266B3 (de) * 2007-04-30 2008-11-13 Advanced Micro Devices, Inc., Sunnyvale Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
JP2010157690A (ja) 2008-12-29 2010-07-15 Ibiden Co Ltd 電子部品実装用基板及び電子部品実装用基板の製造方法
US8476770B2 (en) * 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US9040346B2 (en) 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
US20100155920A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package
JP2011238674A (ja) * 2010-05-07 2011-11-24 Seiko Epson Corp 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP2013535834A (ja) * 2010-07-23 2013-09-12 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子
JP2012119688A (ja) * 2010-12-02 2012-06-21 Samsung Electronics Co Ltd 積層パッケージ構造物、パッケージオンパッケージ素子、およびパッケージオンパッケージ素子製造方法
JP2012129262A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
US20120168944A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating

Also Published As

Publication number Publication date
US20150228556A1 (en) 2015-08-13
US9466554B2 (en) 2016-10-11
CN105981166B (zh) 2019-04-16
EP3105787B1 (en) 2021-08-25
WO2015123301A1 (en) 2015-08-20
EP3105787A1 (en) 2016-12-21
CN105981166A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
TWI575693B (zh) 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置
JP6309643B2 (ja) 再分配層上に積層ダイを備える集積デバイス
JP6505951B2 (ja) 埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイス
TWI588965B (zh) 層疊封裝元件及其製造方法
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
US9230936B2 (en) Integrated device comprising high density interconnects and redistribution layers
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
US20160343646A1 (en) High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
JP2017511971A (ja) 封止層を横切るサイドバリア層を有するビアを備える集積デバイス
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
US20180331061A1 (en) Integrated device comprising bump on exposed redistribution interconnect
JP6192859B2 (ja) カプセル封止層の中にビアとしてワイヤを備える集積デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170915

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20171219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180312

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180813

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20181217