JPH06252303A - 高放熱タイプの半導体装置 - Google Patents

高放熱タイプの半導体装置

Info

Publication number
JPH06252303A
JPH06252303A JP3353193A JP3353193A JPH06252303A JP H06252303 A JPH06252303 A JP H06252303A JP 3353193 A JP3353193 A JP 3353193A JP 3353193 A JP3353193 A JP 3353193A JP H06252303 A JPH06252303 A JP H06252303A
Authority
JP
Japan
Prior art keywords
substrate
radiator
semiconductor element
heat
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3353193A
Other languages
English (en)
Other versions
JP3195843B2 (ja
Inventor
Michitaka Kimura
通孝 木村
Yoshihiro Tomita
至洋 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3353193A priority Critical patent/JP3195843B2/ja
Publication of JPH06252303A publication Critical patent/JPH06252303A/ja
Application granted granted Critical
Publication of JP3195843B2 publication Critical patent/JP3195843B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 この発明は、放熱体の基板からの脱落が生じ
ず、かつ基板の温度上昇も防止できる高放熱タイプの半
導体装置を提供することを目的とする。 【構成】 放熱体１１にはＩＣチップの塔載部１１ａを
凸状に突出させて形成している。また、ＩＣチップ１１
との接続用リードを保持する基板１０の放熱体１１取り
付け側に放熱体取付部１０ｂを設け、この放熱体取付部
１０ｂの、基板１０のＩＣチップ配置用の開口部１０ａ
に臨む位置に、放熱体１１の塔載部１１ａを嵌め込んで
放熱体１１を取り付ける孔部１０ｃを形成する。そし
て、基板１０の開口部１０ａに臨んだ孔部１０ｃに、そ
の塔載部１１ａを嵌め込んで放熱体１１を基板１０に取
り付けている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子の発生す
る熱を効率よく放熱する高放熱タイプの半導体装置に関
するものである。
【０００２】
【従来の技術】半導体素子は作動することにより電力を
消費し温度が上昇する。特に、例えばパワートランジス
タ素子等の電力消費量の多い半導体素子では温度の上昇
が大きいため、そのパッケージに種々の放熱手段を取り
付け、高放熱タイプの半導体装置として半導体素子の温
度上昇の防止が図られている。
【０００３】図５は放熱手段として放熱体等を有する従
来の高放熱タイプの半導体装置の断面を示している。図
において、１は半導体素子であるＩＣチップ、２はその
中央部にＩＣチップ配置用の開口部２ａを有し、その外
面上にリード（図示せず）を保持する基板、３は基板２
上のリードとＩＣチップ１との電気的接続を行なうボン
ディングワイヤ、４は基板２の一側に取り付けられ、基
板２の開口部２ａに臨む位置にＩＣチップ１の塔載部４
ａが形成されている熱伝導率の大きい放熱体、５は放熱
体４からの熱放散をさらに良好にするために、この放熱
体４の他面側に取り付けられている熱伝導率の大きい材
料で構成されたフィン部材、６は基板２と放熱体４とを
接合する接合手段としての接着テープ、７は基板２のリ
ードと接続され、半導体装置をプリント基板等に実装し
た際にＩＣチップ１と外部回路とを電気的に接続する外
部端子、８は基板２の開口部２ａを閉じ、内部の半導体
素子１を保護する蓋部材である。ここで、フィン部材５
および蓋部材８はそれぞれ放熱板４および基板２に例え
ば接着テープ６で固着されている。
【０００４】つぎにこの半導体装置の動作を説明する。
この半導体装置が外部端子７を介してプリント基板（図
示せず）に実装され、外部回路（図示せず）とＩＣチッ
プ１とが外部端子７、基板２のリードおよびボンディン
グワイヤ３を介して電気的に接続される。そして、外部
回路から入力信号が入力されてＩＣチップ１が動作す
る。この時、このＩＣチップ１から熱が発生する。そし
て、ＩＣチップ１の温度は上昇してくるが、このＩＣチ
ップ１にて発生した熱は放熱体４および放熱体４を介し
てフィン部材５に伝わり、この放熱体４およびフィン部
材５から外部に容易に放出されるため、ＩＣチップ１の
温度上昇は抑制される。
【０００５】
【発明が解決しようとする課題】ところが、ＩＣチップ
１からの放熱により放熱体４の温度は上昇し、基板２と
の間に温度差が生じるため、放熱体４と基板２との間の
熱膨張量に差が生じる。このため、放熱体４と基板２間
に熱ストレスが発生し、基板２と接着テープ６間、また
は放熱体４と接着テープ６間、または接着テープ６内で
剥離現象が生じ、放熱体４が基板２から脱落してしまう
という課題があった。「また、基板２と放熱体４間に隙
間が生じるため、ＩＣチップ１から基板２側に対流や輻
射によって伝わった熱が放熱体４側に伝えられず、ＩＣ
チップ１近傍の基板２の温度が上昇してしまうという課
題があった。」
【０００６】この発明は上記のような課題を解消するた
めになされたもので、放熱体の基板からの脱落が生じ
ず、かつ基板の温度上昇も防止できる高放熱タイプの半
導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明の第１の発明
は、半導体素子との接続用リードを保持し、その中央部
に半導体素子を配置するための開口部が形成されている
基板と、この基板の一面側に取り付けられ、この基板の
開口部に臨む位置に半導体素子の搭載部が形成されてい
るとともに、この半導体素子からの発生熱を外部に放散
させる熱伝導率の大きい放熱体とを有する高放熱タイプ
の半導体装置において、放熱体の塔載部を凸状に突出さ
せて形成し、かつ基板の放熱体側に、開口部に臨む位置
でその塔載部を嵌め込んでこの放熱体を取り付ける孔部
が形成された放熱体取付部を有していることである。
【０００８】この発明の第２の発明は、半導体素子との
接続用リードを保持し、その中央部に半導体素子を配置
するための開口部が形成されている基板と、この基板の
一面側に取り付けられ、この基板の開口部に臨む位置に
半導体素子の搭載部が形成されているとともに、この半
導体素子からの発生熱を外部に放散させる熱伝導率の大
きい放熱体とを有する高放熱タイプの半導体装置におい
て、放熱体の塔載部を凸状に突出させて形成し、かつ基
板の放熱体側に、開口部に臨む位置でその塔載部を嵌め
込んだ後かしめて、この放熱体を取り付ける孔部が形成
された放熱体取付部を有していることである。
【０００９】この発明の第３の発明は、半導体素子との
接続用リードを保持し、その中央部に半導体素子を配置
するための開口部が形成されている基板と、この基板の
一面側に取り付けられ、この基板の開口部に臨む位置に
半導体素子の搭載部が形成されているとともに、この半
導体素子からの発生熱を外部に放散させる熱伝導率の大
きい放熱体とを有する高放熱タイプの半導体装置におい
て、基板と放熱体とを接合手段で接合するとともに、こ
の接合部の基板と放熱体とに互いに嵌合する少なくとも
２組の凹凸部を設けていることである。
【００１０】この発明の第４の発明は、半導体素子との
接続用リードを保持し、その中央部に半導体素子を配置
するための開口部が形成されている基板と、この基板の
一面側に取り付けられ、この基板の開口部に臨む位置に
半導体素子の搭載部が形成されているとともに、この半
導体素子からの発生熱を外部に放散させる熱伝導率の大
きい放熱体とを有する高放熱タイプの半導体装置におい
て、基板と放熱体とを接合手段で接合するとともに、こ
の接合部を貫いて基板または放熱体側からこの基板およ
び放熱体に互いに離間した少なくとも一対の圧入ピンが
挿入されていることである。
【００１１】
【作用】この発明の第１の発明では、放熱体の塔載部を
基板の放熱体取付部に設けられた孔部に嵌め込むことに
より、放熱体を基板の一側面側に取り付けている。この
場合、放熱体取付部の孔部は基板の開口部に臨んだ位置
にあるため、半導体素子はこの開口部を介して放熱体の
塔載部に容易に搭載される。そして、この半導体装置が
プリント基板等に実装され、半導体素子が動作すると、
半導体素子から発生した熱は放熱体の塔載部を介して外
部に放出される。また、輻射や対流によって半導体素子
から基板に伝わった熱も、基板に嵌め込まれている放熱
体の塔載部に伝えられ、これから外部に放出される。
【００１２】この発明の第２の発明では、第１の発明に
おいて、放熱体の塔載部を基板の孔部に嵌め込んだ後、
この塔載部をかしめた場合であり、放熱体が基板に堅固
に取り付けられる分、放熱体の脱落が防止され、基板か
ら放熱体側への熱の移動も良好になる。
【００１３】この発明の第３の発明では、基板と放熱体
とを接合手段にて接合し、かつこの接合部の基板と放熱
体との凹凸部を嵌合させることにより、放熱体を基板の
一面側に取り付けている。半導体素子が動作し、この半
導体素子から発生した熱が放熱体側に移動してこの放熱
体の温度が上昇し、基板と放熱体４とに温度差が生じて
も、基板と放熱体とは少なくとも２組の凹凸部で嵌合し
合って強固に結合しているため、両者の熱膨張量に差は
生じない。したがって、接合手段を介した基板と放熱体
との接合部には剥離は生じない。
【００１４】この発明の第４の発明では、基板と放熱体
とを接合手段にて接合し、かつこの接合部を互いに離間
した少なくとも一対の圧入ピンで貫いて基板と放熱体と
を結合させることにより、放熱体を基板の一面側に取り
付けている。したがって、基板と放熱体４とに温度差が
生じても、基板と放熱体とは圧入ピンを介して強固に結
合しているため、両者の熱膨張量に差は生じず、接合手
段を介した基板と放熱体との接合部に剥離は生じない。
【００１５】
【実施例】以下にこの発明の実施例を図について説明す
る。 実施例１．図１はこの発明の第１の発明の一実施例であ
る半導体装置の断面図である。なお、図において、図５
に示した従来の半導体装置と同一または相当部分には同
一符号を付しその説明を省略する。
【００１６】図において、１０はその中央部にＩＣチッ
プ配置用の開口部１０ａを有し、その上面上にＩＣチッ
プ１との電気的接続用のリード（図示せず）を保持する
とともに、下部側に放熱体取付部１０ｂを有し、この放
熱体取付部１０ｂの前記開口部１０ａに臨む位置に孔部
１０ｃが形成されている基板、１１はＩＣチップ１の塔
載部１１ａが凸状に突出して形成され、基板１０の孔部
１０ｃ内にこの塔載部１１ａを圧入嵌合することにより
基板１０の一面側に取り付けられる熱伝導率の大きい放
熱体である。なお、放熱体１１の下面側にはフィン部材
５が取り付けられ、かつ基板１０の上面側には外部端子
７が取り付けられているとともに、基板１０の開口部１
０ａには蓋部材８が取り付けられ、この蓋部材８により
放熱体１１の塔載部１１ａに塔載された開口部１０ａ内
のＩＣチップ１の保護が図られている。
【００１７】つぎに、この半導体装置の動作を説明す
る。この半導体装置が外部端子７を介してプリント基板
に実装され、外部回路とＩＣチップ１とが外部端子７、
基板１０のリードおよびボンディングワイヤ３を介して
電気的に接続される。そして、外部回路から入力信号が
入力されてＩＣチップ１が動作する。この時、このＩＣ
チップ１から熱が発生する。このため、ＩＣチップ１の
温度は上昇してくるが、このＩＣチップ１にて発生した
熱は放熱体１１および放熱体１１を介してフィン部材５
に伝わり、この放熱体１１およびフィン部材５から外部
に容易に放出され、ＩＣチップ１の温度上昇は抑制され
る。また、輻射や対流の形でＩＣチップ１から基板１０
側に伝わった熱も、基板１０の放熱体取付部１０ｂを介
して放熱体１１の塔載部１１ａ側に容易に伝えられ、Ｉ
Ｃチップ１近傍の基板１０の温度上昇も抑えられる。
【００１８】さらに、放熱体１１が基板１０の孔部１０
ｃにその塔載部１１ａを圧入嵌合することにより取り付
けられているため、基板１０と放熱体１１間に温度差が
生じても、基板１０より放熱体１１の方が熱膨張率が大
きい場合、放熱板１１の搭載部１１ａの熱膨張が基板１
０の孔部１０ｃで受け止められ、この基板１０と放熱体
１１との嵌合部には熱膨張差は生じない。また、基板１
０より放熱体１１の方が熱膨張率が小さい場合でも、基
板１０と放熱体１１との嵌合部は比較的サイズが小さい
ため、これらの間にはほとんど熱膨張差は生じない。し
たがって、基板２と放熱体４とを接着テープ６で接合し
た従来の半導体装置のように、放熱体４が基板２から脱
落したり、基板２に熱が蓄積されて基板２の温度が上昇
してしまうという不都合は生じない。
【００１９】実施例２．図２はこの発明の第２の発明の
一実施例である半導体装置の断面図である。この実施例
２の半導体装置は、上記実施例１の半導体装置の放熱体
１１の塔載部１１ａを基板１０の孔部１０ｃ内に圧入嵌
合した後、この塔載部１１ａをかしめたものである。こ
の放熱体１１の塔載部１１ａの孔部１０ｃに対するかし
めにより、放熱体１１は基板１０に一層堅固に取り付け
られ、放熱体１１の基板１０からの脱落がより防止され
る。また、放熱体１１の塔載部１１ａと基板１０の放熱
体取付部１０ｂとの密着がよくなる分、基板１０側から
放熱体１１側への熱輸送が容易になり、基板１０の温度
上昇が一層抑えられる。
【００２０】実施例３．図３はこの発明の第３の発明の
一実施例である半導体装置の断面図である。図におい
て、１２はその中央部にＩＣチップ配置用の開口部１２
ａを有し、その上面側にＩＣチップ１との電気的接続用
のリード（図示せず）を保持するとともに、その下面の
開口部１２ａを挟む前後左右の位置に２対の（４個）凹
部１２ｂが形成されている基板、１３は基板１２の凹部
１２ｂ側の下面に接着テープ６を介して接合され、基板
１２の開口部１２ａに臨む面にＩＣチップ１の塔載部１
３ａが形成されているとともに、基板１２側に前記凹部
１２ｂに嵌合する凸部１３ｂが形成されている熱伝導率
のよい放熱体である。なお、他の構成は上記実施例１の
半導体装置と同一である。
【００２１】この半導体装置では基板１２と放熱体１３
とが接着テープ６にて接合されており、ＩＣチップ１の
動作に伴ない基板１２と放熱体１３間に熱膨張率の違い
に基づく熱ストレスが発生しようとするが、２組の基板
１２の凹部１２ｂと放熱体１３の凸部１３ｂとが嵌合
し、基板１２と放熱体１３とは機械的に堅固に結合され
ているため、両者は一体となって熱膨張することにな
り、基板１２と放熱体１３の接着テープ６を介した接合
部には熱ストレスは発生しない。したがって、基板１２
と接着テープ６間、または放熱体１３と接着テープ６
間、または接着テープ６内で熱ストレスに基づく剥離現
象は生じず、放熱体１３が基板１２から脱落してしまう
ことはない。また基板１２と放熱体１３間に隙間が生じ
ることもないため、ＩＣチップ１から基板２側に対流や
輻射によって伝わった熱も放熱体１３側に充分に伝えら
れ、基板１２の温度が上昇してしまうということもな
い。
【００２２】なお、基板１２の凹部１２ｂと放熱体１３
の凸部１３ｂとは互いに離れた位置に少なくとも２組
（凹部１２ｂ２個、凸部１３ｂ２個）あればよく、かつ
基板１２の凹部１２ｂと放熱体１３の凸部１３ｂとを逆
にしてもよいのはもちろんである。
【００２３】また、放熱体１３とフィン部材５とを接着
テープ６を介して接合する場合においても、温度の違い
により熱膨張量に違いが生じて、その接着テープ６を介
した接合部に剥離現象が生じるおそれもあるが、この場
合においても、放熱体１３とフィン部材５との接着テー
プ６を介した接合部に少なくとも２組の凹凸部を設け、
この凹凸部を嵌合させるようにすれば、前記基板１２と
放熱体１３の場合と同様な効果を得ることができる。
【００２４】実施例４．図４はこの発明の第４の発明の
一実施例である半導体装置の断面図である。図におい
て、１４はその中央部にＩＣチップ配置用の開口部１４
ａを有し、その上面側にＩＣチップ１との電気的接続用
のリード（図示せず）を保持するとともに、開口部１４
ａを挟む前後左右の位置に上下に貫通する２対（４本）
の貫通孔１４ｂが形成されている基板、１５は基板１４
の下面に接着テープ６を介して取り付けられ、基板１４
の開口部１４ａに臨む面にＩＣチップ１の塔載部１５ａ
が形成されているとともに、基板１４側の貫通孔１４ｂ
に対向する位置に、この貫通孔１４ｂと同サイズの凹部
１５ｂが形成されている熱伝導率の大きい放熱体、１６
は基板１４の貫通孔１４ｂおよび放熱体１５の凹部１５
ｂに圧入されるピンである。なお、他の構成は上記実施
例１の半導体装置と同一である。
【００２５】この半導体装置も実施例３の半導体装置と
同様に、基板１４と放熱体１５との接着テープ６を介し
た接合部に熱ストレスが発生しようとするが、基板１４
と放熱体１５とがピン１６を介して堅固に結合されてい
るため、この接合部には大きな熱ストレスは発生しな
い。したがって、基板１４と放熱体１５との接着テープ
６を介した接合部には剥離現象は生じず、放熱体１３が
基板１４から脱落してしまうことはない。また、ＩＣチ
ップ１から基板１４側に伝わった熱も放熱体１５側に充
分に伝えられ、基板１４の温度が上昇してしまうことも
ない。
【００２６】なお、基板１４の貫通孔１４ｂと放熱体１
５の凹部１５ｂとは互いに離れた位置に少なくとも２組
（貫通孔１４ｂ２個、凹部１５ｂ２個）あればよく、か
つ基板１４の貫通孔１４ｂと放熱体１５の凹部１５ｂと
を逆にしてもよいのはもちろんである。
【００２７】また、上記各実施例では、接合手段として
接着テープ６を用いるものとしているが、接合手段は接
着テープ６に限らず、接着剤、粘着剤等でもよいのはも
ちろんである。
【００２８】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
【００２９】この発明の第１の発明によれば、半導体素
子との接続用リードを保持し、その中央部に半導体素子
を配置するための開口部が形成されている基板と、この
基板の一面側に取り付けられ、この基板の開口部に臨む
位置に半導体素子の搭載部が形成されているとともに、
この半導体素子からの発生熱を外部に放散させる熱伝導
率の大きい放熱体とを有する高放熱タイプの半導体装置
において、放熱体の塔載部を凸状に突出させて形成し、
かつ基板の放熱体側に、開口部に臨む位置でその塔載部
を嵌め込んでこの放熱体を取り付ける孔部が形成された
放熱体取付部を有しているので、基板と放熱体間に温度
差が生じても、放熱体４は基板１２にしっかり取り付け
られ、放熱体が基板からの脱落したり、基板の温度が上
昇したりすることはない。
【００３０】この発明の第２の発明によれば、半導体素
子との接続用リードを保持し、その中央部に半導体素子
を配置するための開口部が形成されている基板と、この
基板の一面側に取り付けられ、この基板の開口部に臨む
位置に半導体素子の搭載部が形成されているとともに、
この半導体素子からの発生熱を外部に放散させる熱伝導
率の大きい放熱体とを有する高放熱タイプの半導体装置
において、放熱体の塔載部を凸状に突出させて形成し、
かつ基板の放熱体側に、開口部に臨む位置でその塔載部
を嵌め込んだ後かしめて、この放熱体を取り付ける孔部
が形成された放熱体取付部を有しているので、基板と放
熱体間に温度差が生じても、放熱体と基板とはしっかり
結合されており、放熱体が基板からの脱落したり、基板
の温度が上昇したりすることはない。
【００３１】この発明の第３の発明によれば、半導体素
子との接続用リードを保持し、その中央部に半導体素子
を配置するための開口部が形成されている基板と、この
基板の一面側に取り付けられ、この基板の開口部に臨む
位置に半導体素子の搭載部が形成されているとともに、
この半導体素子からの発生熱を外部に放散させる熱伝導
率の大きい放熱体とを有する高放熱タイプの半導体装置
において、基板と放熱体とを接合手段で接合するととも
に、この接合部の基板と放熱体とに互いに嵌合する少な
くとも２組の凹凸部を設けているので、基板と放熱体間
に温度差が生じても、この凹凸部を介して放熱体と基板
とはしっかり結合されており、接合手段を介した基板と
放熱体との接合部に剥離は生じず、放熱体が基板から脱
落したり、基板の温度が上昇したりすることはない。
【００３２】この発明の第４の発明によれば、半導体素
子との接続用リードを保持し、その中央部に半導体素子
を配置するための開口部が形成されている基板と、この
基板の一面側に取り付けられ、この基板の開口部に臨む
位置に半導体素子の搭載部が形成されているとともに、
この半導体素子からの発生熱を外部に放散させる熱伝導
率の大きい放熱体とを有する高放熱タイプの半導体装置
において、基板と放熱体とを接合手段で接合するととも
に、この接合部を貫いて基板または放熱体側からこの基
板および放熱体に、互いに離間した少なくとも一対の圧
入ピンが挿入されているので、基板と放熱体間に温度差
が生じても、圧入ピンを介して放熱体と基板とはしっか
り結合されており、接合手段を介した基板と放熱体との
接合部に剥離は生じず、放熱体が基板からの脱落した
り、基板の温度が上昇したりすることはない。
【図面の簡単な説明】
【図１】この発明の実施例１に係る半導体装置の断面図
である。
【図２】この発明の実施例２に係る半導体装置の断面図
である。
【図３】この発明の実施例３に係る半導体装置の断面図
である。
【図４】この発明の実施例４に係る半導体装置の断面図
である。
【図５】従来の半導体装置の断面図である。
【符号の説明】
１ 半導体素子 ６ 接着テープ（接合手段） １０ 基板 １０ａ 開口部 １０ｂ 放熱体取付部 １０ｃ 孔部 １１ 放熱体 １１ａ 塔載部 １２ 基板 １２ａ 開口部 １２ｂ 凹部 １３ 放熱体 １３ａ 塔載部 １３ｂ 凸部 １４ 基板 １４ａ 開口部 １５ 放熱体 １５ａ 塔載部 １６ 圧入ピン
【手続補正書】
【提出日】平成５年７月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】ところが、ＩＣチップ
１からの放熱により放熱体４の温度は上昇し、基板２と
の間に温度差が生じるため、放熱体４と基板２との間の
熱膨張量に差が生じる。このため、放熱体４と基板２間
に熱ストレスが発生し、基板２と接着テープ６間、また
は放熱体４と接着テープ６間、または接着テープ６内で
剥離現象が生じ、放熱体４が基板２から脱落してしまう
という課題があった。また、基板２と放熱体４間に隙間
が生じるため、ＩＣチップ１から基板２側に対流や輻射
によって伝わった熱が放熱体４側に伝えられず、ＩＣチ
ップ１近傍の基板２の温度が上昇してしまうという課題
があった。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子との接続用リードを保持し、
    その中央部に前記半導体素子を配置するための開口部が
    形成されている基板と、この基板の一面側に取り付けら
    れ、この基板の前記開口部に臨む位置に前記半導体素子
    の搭載部が形成されているとともに、この半導体素子か
    らの発生熱を外部に放散させる熱伝導率の大きい放熱体
    とを有する高放熱タイプの半導体装置において、前記放
    熱体の前記塔載部を凸状に突出させて形成し、かつ前記
    基板の前記放熱体側に、前記開口部に臨む位置でその塔
    載部を嵌め込んでこの放熱体を取り付ける孔部が形成さ
    れた放熱体取付部を有していることを特徴とする高放熱
    タイプの半導体装置。
  2. 【請求項２】 半導体素子との接続用リードを保持し、
    その中央部に前記半導体素子を配置するための開口部が
    形成されている基板と、この基板の一面側に取り付けら
    れ、この基板の前記開口部に臨む位置に前記半導体素子
    の搭載部が形成されているとともに、この半導体素子か
    らの発生熱を外部に放散させる熱伝導率の大きい放熱体
    とを有する高放熱タイプの半導体装置において、前記放
    熱体の前記塔載部を凸状に突出させて形成し、かつ前記
    基板の前記放熱体側に、前記開口部に臨む位置でその塔
    載部を嵌め込んだ後かしめて、この放熱体を取り付ける
    孔部が形成された放熱体取付部を有していることを特徴
    とする高放熱タイプの半導体装置。
  3. 【請求項３】 半導体素子との接続用リードを保持し、
    その中央部に前記半導体素子を配置するための開口部が
    形成されている基板と、この基板の一面側に取り付けら
    れ、この基板の前記開口部に臨む位置に前記半導体素子
    の搭載部が形成されているとともに、この半導体素子か
    らの発生熱を外部に放散させる熱伝導率の大きい放熱体
    とを有する高放熱タイプの半導体装置において、前記基
    板と前記放熱体とを接合手段で接合するとともに、この
    接合部の前記基板と前記放熱体とに互いに嵌合する少な
    くとも２組の凹凸部を設けていることを特徴とする高放
    熱タイプの半導体装置。
  4. 【請求項４】 半導体素子との接続用リードを保持し、
    その中央部に前記半導体素子を配置するための開口部が
    形成されている基板と、この基板の一面側に取り付けら
    れ、この基板の前記開口部に臨む位置に前記半導体素子
    の搭載部が形成されているとともに、この半導体素子か
    らの発生熱を外部に放散させる熱伝導率の大きい放熱体
    とを有する高放熱タイプの半導体装置において、前記基
    板と前記放熱体とを接合手段で接合するとともに、この
    接合部を貫いて前記基板または前記放熱体側からこの基
    板および放熱体に、互いに離間した少なくとも一対の圧
    入ピンが挿入されていることを特徴とする高放熱タイプ
    の半導体装置。
JP3353193A 1993-02-23 1993-02-23 高放熱タイプの半導体装置 Expired - Fee Related JP3195843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3353193A JP3195843B2 (ja) 1993-02-23 1993-02-23 高放熱タイプの半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3353193A JP3195843B2 (ja) 1993-02-23 1993-02-23 高放熱タイプの半導体装置

Publications (2)

Publication Number Publication Date
JPH06252303A true JPH06252303A (ja) 1994-09-09
JP3195843B2 JP3195843B2 (ja) 2001-08-06

Family

ID=12389136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3353193A Expired - Fee Related JP3195843B2 (ja) 1993-02-23 1993-02-23 高放熱タイプの半導体装置

Country Status (1)

Country Link
JP (1) JP3195843B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015029043A (ja) * 2013-06-26 2015-02-12 京セラ株式会社 電子装置および光モジュール
WO2023287114A1 (ko) * 2021-07-14 2023-01-19 엘지이노텍 주식회사 전자장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015029043A (ja) * 2013-06-26 2015-02-12 京セラ株式会社 電子装置および光モジュール
WO2023287114A1 (ko) * 2021-07-14 2023-01-19 엘지이노텍 주식회사 전자장치

Also Published As

Publication number Publication date
JP3195843B2 (ja) 2001-08-06

Similar Documents

Publication Publication Date Title
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US5761044A (en) Semiconductor module for microprocessor
CA1297597C (en) Method of assembling tab bonded semiconductor chip package
US10595393B2 (en) Electronic unit and method of making the same
US6657866B2 (en) Electronics assembly with improved heatsink configuration
US20060118969A1 (en) Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability
JPH11312769A (ja) デバイス放熱用のヒートシンクアセンブリ
US7473990B2 (en) Semiconductor device featuring electrode terminals forming superior heat-radiation system
JP3733783B2 (ja) 発熱素子の放熱構造を有するモジュール
JP2611671B2 (ja) 半導体装置
JP2000058741A (ja) ハイブリッドモジュール
US6441480B1 (en) Microelectronic circuit package
JPH06252303A (ja) 高放熱タイプの半導体装置
JP2817712B2 (ja) 半導体装置及びその実装方法
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPH11266090A (ja) 半導体装置
JP2612455B2 (ja) 半導体素子搭載用基板
JPH11186766A (ja) 半導体装置
JP2002344177A (ja) 電子装置
JP2001068578A (ja) Ｃｃｄモールドパッケージの構造及びその放熱方法
KR0156513B1 (ko) 반도체패키지
JP3714808B2 (ja) 半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
JP2798464B2 (ja) 電力増幅モジュール構造
JP3893355B2 (ja) 光半導体素子モジュール

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090601

LAPS Cancellation because of no payment of annual fees