JPS6227675B2 - - Google Patents
Info
- Publication number
- JPS6227675B2 JPS6227675B2 JP20000681A JP20000681A JPS6227675B2 JP S6227675 B2 JPS6227675 B2 JP S6227675B2 JP 20000681 A JP20000681 A JP 20000681A JP 20000681 A JP20000681 A JP 20000681A JP S6227675 B2 JPS6227675 B2 JP S6227675B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring group
- layer
- thermal head
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000007772 electroless plating Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011888 foil Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
この発明はサーマルヘツドの製造方法の改良に
関するものである。
関するものである。
従来、サーマルヘツドは第１図に示すように構
成されていた。第１図において、１はアルミナセ
ラミツクからなる基板、２は基板１上に形成され
たグレーズ層、３はグレーズ層２上に設けられた
発熱抵抗体、４はグレーズ層２上に設けられて発
熱抵抗体３と接続された第１の配線群、５はセレ
クタ端子、６はダイオードアレイ、７は接続用バ
ンプ、８は発熱抵抗体３上などを覆う酸化保護
層、９は上記発熱抵抗体３、保護層８などを覆う
耐摩耗層、１０は耐摩耗層９上に設けられた絶縁
層、１１はマトリクス接続用の第２の配線群、１
２は接続端子、１３は第１、第２の配線群５，１
１の接続端子、１３は第２の配線群１１、接続端
子１２などを覆う導体保護層、１４はドライバ端
子をそれぞれ示している。
成されていた。第１図において、１はアルミナセ
ラミツクからなる基板、２は基板１上に形成され
たグレーズ層、３はグレーズ層２上に設けられた
発熱抵抗体、４はグレーズ層２上に設けられて発
熱抵抗体３と接続された第１の配線群、５はセレ
クタ端子、６はダイオードアレイ、７は接続用バ
ンプ、８は発熱抵抗体３上などを覆う酸化保護
層、９は上記発熱抵抗体３、保護層８などを覆う
耐摩耗層、１０は耐摩耗層９上に設けられた絶縁
層、１１はマトリクス接続用の第２の配線群、１
２は接続端子、１３は第１、第２の配線群５，１
１の接続端子、１３は第２の配線群１１、接続端
子１２などを覆う導体保護層、１４はドライバ端
子をそれぞれ示している。
この第１図に示した構成のサーマルヘツドは、
従来、薄膜技術および厚膜技術を用いて製造され
ているが、このような構成のサーマルヘツドを薄
膜技術で製造すると、真空系を用いる多くの工程
を経なければならないので、製造コストが高くな
る欠点があつた。また、第１図に示すようなサー
マルヘツドを厚膜技術で製造すると、比較的低コ
ストで製造できるが、発熱抵抗体を高密度に製造
することが困難であり、ドツト密度が高いサーマ
ルヘツドを製造する場合には、製品の歩留りが悪
いものとなり、この結果コストが高くなる欠点が
あつた。さらに、発熱抵抗体を薄膜でつくり、そ
の他を厚膜やめつき技術で製造する方法も知られ
ているが、この方法は技術的に困難であると共
に、大幅コストダウンが期待できなかつた。
従来、薄膜技術および厚膜技術を用いて製造され
ているが、このような構成のサーマルヘツドを薄
膜技術で製造すると、真空系を用いる多くの工程
を経なければならないので、製造コストが高くな
る欠点があつた。また、第１図に示すようなサー
マルヘツドを厚膜技術で製造すると、比較的低コ
ストで製造できるが、発熱抵抗体を高密度に製造
することが困難であり、ドツト密度が高いサーマ
ルヘツドを製造する場合には、製品の歩留りが悪
いものとなり、この結果コストが高くなる欠点が
あつた。さらに、発熱抵抗体を薄膜でつくり、そ
の他を厚膜やめつき技術で製造する方法も知られ
ているが、この方法は技術的に困難であると共
に、大幅コストダウンが期待できなかつた。
この発明は、前述した事情に鑑みてなされたも
ので、ドツト密度の高いサーマルヘツドを容易に
かつ低コストで製造できる、その製造方法を提供
することを目的としている。
ので、ドツト密度の高いサーマルヘツドを容易に
かつ低コストで製造できる、その製造方法を提供
することを目的としている。
この目的を達成するために、この発明によるサ
ーマルヘツドの製造方法は、絶縁基板の両面に金
属箔を積層した基板にスルーホールをあけ、スル
ーホールの穴壁および基板の全表面にめつきして
エツチングすることにより第１の配線群と第２の
配線群を形成した後、発熱抵抗体を無電解めつき
によつて形成することを特徴とするものである。
ーマルヘツドの製造方法は、絶縁基板の両面に金
属箔を積層した基板にスルーホールをあけ、スル
ーホールの穴壁および基板の全表面にめつきして
エツチングすることにより第１の配線群と第２の
配線群を形成した後、発熱抵抗体を無電解めつき
によつて形成することを特徴とするものである。
以下、この発明の一実施例につき第２図ないし
第６図を参照して説明する。
第６図を参照して説明する。
第２図はこの発明の一実施例による製造方法に
よつて得たサーマルヘツドを示す。第２図におい
て、１５は基板、１６は第１の配線群１７と第２
の配線群１８を接続するためのスルーホール、１
９は発熱抵抗体、２０は数個の発熱抵抗体１９を
まとめたコモン電極、２１は第２の配線群１８を
基板１５表面に出し外部接続するためのスルーホ
ール、２２は第２の配線群１８の外部接続端子、
２３は放熱用のアルミニウム板などの金属板、２
４は基板１５と金属板２３を接着する接着剤であ
る。
よつて得たサーマルヘツドを示す。第２図におい
て、１５は基板、１６は第１の配線群１７と第２
の配線群１８を接続するためのスルーホール、１
９は発熱抵抗体、２０は数個の発熱抵抗体１９を
まとめたコモン電極、２１は第２の配線群１８を
基板１５表面に出し外部接続するためのスルーホ
ール、２２は第２の配線群１８の外部接続端子、
２３は放熱用のアルミニウム板などの金属板、２
４は基板１５と金属板２３を接着する接着剤であ
る。
第２図に示すサーマルヘツドの製造方法につい
て第３図ないし第６図によつて順次説明する。
て第３図ないし第６図によつて順次説明する。
第３図に示すように、前記基板１５はポリイミ
ドなどの絶縁基板１５ａの上下面に５μｍ程度の
銅箔などの金属箔２５が直接積層したものであ
り、この一体化した基板１５は一般に商品化され
ている。まず、基板１５にスルーホール１６およ
び第３図には図示してないスルーホール２１をあ
け、銅、ニツケルなどの無電解めつき層２６をス
ルーホールの穴壁および基板１５の全表面に形成
する。その後、厚さを厚くするために無電解めつ
き層２６の全面に銅などの電気めつき層２７を形
成する。
ドなどの絶縁基板１５ａの上下面に５μｍ程度の
銅箔などの金属箔２５が直接積層したものであ
り、この一体化した基板１５は一般に商品化され
ている。まず、基板１５にスルーホール１６およ
び第３図には図示してないスルーホール２１をあ
け、銅、ニツケルなどの無電解めつき層２６をス
ルーホールの穴壁および基板１５の全表面に形成
する。その後、厚さを厚くするために無電解めつ
き層２６の全面に銅などの電気めつき層２７を形
成する。
次に、第４図に示すように、第１の配線群、第
２の配線群、コモン電極、外部接続端子を形成す
る部分の電気めつき層２７を覆つてドライフイル
ムなどのホトレジスト２８を形成する。この際
に、スルーホール１６および第４図には図示して
いないスルーホール２１部はホトレジスト２８で
穴内部を密閉する。
２の配線群、コモン電極、外部接続端子を形成す
る部分の電気めつき層２７を覆つてドライフイル
ムなどのホトレジスト２８を形成する。この際
に、スルーホール１６および第４図には図示して
いないスルーホール２１部はホトレジスト２８で
穴内部を密閉する。
次に、前記ホトレジスト２８をマスクとしてエ
ツチングを行ない第１、第２の配線群１７，１
８、コモン電極２１および外部接続端子２２（第
２図参照）を形成し、ホトレジストを除去する。
次に、第５図に示すように全面にパラジウム層２
９を形成した後に、無電解めつきを発熱抵抗体部
だけに選択的に析出させるためのめつきレジスト
としてホトレジスト３０を形成し、さらにその
後、無電解めつき液に浸漬してニツケル、ニツケ
ル合金などの発熱抵抗体１９を所定の厚さに形成
する。なお、前記パラジウム層２９の形成法とし
ては、よく知られている錫液とパラジウム液に基
板１５を浸漬した後100℃で1Hr乾燥する方法、
または真空蒸着法によつてきわめて薄い層に形成
する。
ツチングを行ない第１、第２の配線群１７，１
８、コモン電極２１および外部接続端子２２（第
２図参照）を形成し、ホトレジストを除去する。
次に、第５図に示すように全面にパラジウム層２
９を形成した後に、無電解めつきを発熱抵抗体部
だけに選択的に析出させるためのめつきレジスト
としてホトレジスト３０を形成し、さらにその
後、無電解めつき液に浸漬してニツケル、ニツケ
ル合金などの発熱抵抗体１９を所定の厚さに形成
する。なお、前記パラジウム層２９の形成法とし
ては、よく知られている錫液とパラジウム液に基
板１５を浸漬した後100℃で1Hr乾燥する方法、
または真空蒸着法によつてきわめて薄い層に形成
する。
前述のようにして回路形成を完了した基板１５
からホトレジスト３０を除去し、その後第６図に
示すように基板１５の下面を接着剤２４で金属板
２３に平滑に接着する。次に、ESL#1109IG
（商品名）のような耐摩耗性にすぐれた低温焼成
型のペーストを保護層３１として印刷する。
からホトレジスト３０を除去し、その後第６図に
示すように基板１５の下面を接着剤２４で金属板
２３に平滑に接着する。次に、ESL#1109IG
（商品名）のような耐摩耗性にすぐれた低温焼成
型のペーストを保護層３１として印刷する。
前述したように、この実施例では、電流容量を
必要とする第１、第２の配線群、接続端子は無電
解めつきおよびエツチングプロセスで形成し、微
細なパターンを必要とする発熱抵抗体は、予めパ
ラジウムを処理して、次にエツチングレスで無電
解めつきにより、選択的に形成するので、微細な
発熱抵抗体を精度よく、しかも容易に形成するこ
とができる。
必要とする第１、第２の配線群、接続端子は無電
解めつきおよびエツチングプロセスで形成し、微
細なパターンを必要とする発熱抵抗体は、予めパ
ラジウムを処理して、次にエツチングレスで無電
解めつきにより、選択的に形成するので、微細な
発熱抵抗体を精度よく、しかも容易に形成するこ
とができる。
以上説明したように、この発明によるサーマル
ヘツドの製造方法は、無電解めつきとエツチング
とを主体として、微細な回路を容易に形成するこ
とができ、安価にサーマルヘツドを提供すること
ができるという効果がある。
ヘツドの製造方法は、無電解めつきとエツチング
とを主体として、微細な回路を容易に形成するこ
とができ、安価にサーマルヘツドを提供すること
ができるという効果がある。
第１図は従来のサーマルヘツドを示す断面図、
第２図はこの発明の一実施例の製造方法によつて
得たサーマルヘツドの斜視断面図、第３図、第４
図、第５図および第６図はこの発明の一実施例に
よるサーマルヘツドの製造方法を工程順に示す要
部の拡大断面図である。 １……基板、２……グレーズ層、３，１９……
発熱抵抗体、４，１７……第１の配線群、５……
セレクタ端子、６……ダイオードアレイ、７……
接続用バンプ、８……酸化保護層、９……耐摩耗
層、１０……絶縁層、１１，１８……第２の配線
群、１２……接続端子、１３……導体保護層、１
４……ドライバ端子、１５……基板、１５ａ……
絶縁基板、１６，２１……スルーホール、２２…
…外部接続端子、２３……金属板、２４……接着
剤、２５……金属箔、２６……無電解めつき層、
２７……電気めつき層、２８……ホトレジスト、
２９……パラジウム層、３０……ホトレジスト、
３１……保護層。
第２図はこの発明の一実施例の製造方法によつて
得たサーマルヘツドの斜視断面図、第３図、第４
図、第５図および第６図はこの発明の一実施例に
よるサーマルヘツドの製造方法を工程順に示す要
部の拡大断面図である。 １……基板、２……グレーズ層、３，１９……
発熱抵抗体、４，１７……第１の配線群、５……
セレクタ端子、６……ダイオードアレイ、７……
接続用バンプ、８……酸化保護層、９……耐摩耗
層、１０……絶縁層、１１，１８……第２の配線
群、１２……接続端子、１３……導体保護層、１
４……ドライバ端子、１５……基板、１５ａ……
絶縁基板、１６，２１……スルーホール、２２…
…外部接続端子、２３……金属板、２４……接着
剤、２５……金属箔、２６……無電解めつき層、
２７……電気めつき層、２８……ホトレジスト、
２９……パラジウム層、３０……ホトレジスト、
３１……保護層。
Claims (1)
- １ 絶縁基板の両面に金属箔を積層した基板にス
ルーホールをあけ、スルーホールの穴壁および基
板の全表面にめつきしてエツチングすることによ
り第１の配線群と第２の配線群を形成した後、発
熱抵抗体を無電解めつきによつて形成することを
特徴とするサーマルヘツドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000681A JPS58101080A (ja) | 1981-12-14 | 1981-12-14 | サ−マルヘツドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000681A JPS58101080A (ja) | 1981-12-14 | 1981-12-14 | サ−マルヘツドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101080A JPS58101080A (ja) | 1983-06-16 |
| JPS6227675B2 true JPS6227675B2 (ja) | 1987-06-16 |
Family
ID=16417220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20000681A Granted JPS58101080A (ja) | 1981-12-14 | 1981-12-14 | サ−マルヘツドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101080A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682902B2 (ja) * | 1983-03-31 | 1994-10-19 | 株式会社東芝 | 回路基板の製造方法 |
| JP2561133B2 (ja) * | 1988-07-22 | 1996-12-04 | 日本発条株式会社 | サーマルヘッドの電極構造 |
| JPH02254785A (ja) * | 1989-03-29 | 1990-10-15 | Ngk Insulators Ltd | 回路基板の製造法 |
| US7015937B2 (en) * | 2002-08-27 | 2006-03-21 | Seiko Epson Corporation | Electrostatic latent image writing head, method of manufacturing the same and image forming apparatus incorporating the same |
-
1981
- 1981-12-14 JP JP20000681A patent/JPS58101080A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58101080A (ja) | 1983-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002043752A (ja) | 配線基板，多層配線基板およびそれらの製造方法 | |
| JPS6227675B2 (ja) | ||
| US3787961A (en) | Chip-shaped, non-polarized solid state electrolytic capacitor and method of making same | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH0363237B2 (ja) | ||
| JP2636602B2 (ja) | 半導体装置 | |
| JPH0450744B2 (ja) | ||
| JP2002314255A (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
| JPH01290279A (ja) | 配線板及びその製造方法 | |
| JPH0249651Y2 (ja) | ||
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JP3168731B2 (ja) | 金属ベース多層配線基板 | |
| JPS648478B2 (ja) | ||
| JPS59200427A (ja) | ハイブリツド集積回路 | |
| JP2661158B2 (ja) | リードパターンの形成方法 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPS63260198A (ja) | 多層回路板の製造方法 | |
| JPH02915Y2 (ja) | ||
| JPS6355236B2 (ja) | ||
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPH0691310B2 (ja) | 配線基板の製造方法 | |
| JPS59115589A (ja) | 立体配線形成方法 | |
| JPH0657455B2 (ja) | 多層配線基板の製造方法 | |
| JPS60254793A (ja) | 多層プリント板 |