JPH02915Y2 - - Google Patents
Info
- Publication number
- JPH02915Y2 JPH02915Y2 JP1983094871U JP9487183U JPH02915Y2 JP H02915 Y2 JPH02915 Y2 JP H02915Y2 JP 1983094871 U JP1983094871 U JP 1983094871U JP 9487183 U JP9487183 U JP 9487183U JP H02915 Y2 JPH02915 Y2 JP H02915Y2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional wiring
- conductor
- wiring body
- thick film
- lower conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案は、例えば感熱記録装置におけるサ−マ
ルヘツド等に適用する立体配線に関し、特に厚膜
印刷を用いた立体配線体に関する。
ルヘツド等に適用する立体配線に関し、特に厚膜
印刷を用いた立体配線体に関する。
上記のような立体配線体は一般に、基板上に下
部導体を形成し、その上から絶縁層を形成し、更
にその上から上部導体を形成して構成される。す
なわち従来の立体配線体は薄膜プロセスを用いて
構成される場合、その工程はa下部導体形成→b
絶縁物塗布→cスルーホール形成→d上部導体蒸
着→e上部導体パターン形成が一般的であつて薄
膜を用いた方法はパターンプロセスによる工程数
が非常に多い。また、絶縁パターン形成工程によ
るスルーホール形成ではフオトレジストが用いら
れるが、このときレジストにピンホールが生じや
すく、絶縁不良の原因となる。
部導体を形成し、その上から絶縁層を形成し、更
にその上から上部導体を形成して構成される。す
なわち従来の立体配線体は薄膜プロセスを用いて
構成される場合、その工程はa下部導体形成→b
絶縁物塗布→cスルーホール形成→d上部導体蒸
着→e上部導体パターン形成が一般的であつて薄
膜を用いた方法はパターンプロセスによる工程数
が非常に多い。また、絶縁パターン形成工程によ
るスルーホール形成ではフオトレジストが用いら
れるが、このときレジストにピンホールが生じや
すく、絶縁不良の原因となる。
これに対し、厚膜を用いる立体配線体も考えら
れている。これは薄膜を用いる立体配線体と比べ
てその形成工数が少なく、また絶縁不良も少ない
という利点がある。しかし通常の厚膜は高温焼成
を必要とするため、基板への搭載部品に制限され
るという問題がある。一方、低温焼成可能な厚膜
もあるが、これは抵抗が高いため(比抵抗:10-3
Ω・cm)、大電流を流す立体配線体に用いる考え
は全くなかつた。
れている。これは薄膜を用いる立体配線体と比べ
てその形成工数が少なく、また絶縁不良も少ない
という利点がある。しかし通常の厚膜は高温焼成
を必要とするため、基板への搭載部品に制限され
るという問題がある。一方、低温焼成可能な厚膜
もあるが、これは抵抗が高いため(比抵抗:10-3
Ω・cm)、大電流を流す立体配線体に用いる考え
は全くなかつた。
従つて本考案の目的は、基本的には以上のよう
な厚膜を用いる立体配線体の欠点を解消してその
実用化を図ることにある。
な厚膜を用いる立体配線体の欠点を解消してその
実用化を図ることにある。
本考案は、この目的を達成するため、下部導体
を薄膜により形成し、そして絶縁層の上から上部
導体を形成する場合にこれを低温焼成可能な厚膜
印刷体を用いて形成し、この上部導体の上に更に
低抵抗層をメツキまたは半田デイツプによつて設
けた立体配線体を要旨とする。
を薄膜により形成し、そして絶縁層の上から上部
導体を形成する場合にこれを低温焼成可能な厚膜
印刷体を用いて形成し、この上部導体の上に更に
低抵抗層をメツキまたは半田デイツプによつて設
けた立体配線体を要旨とする。
以下、本考案について実施例にもとづき添付図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
本考案による立体配線体の基本的な形成工程は
以下に示す如くである。
以下に示す如くである。
基板
↓
(1) 下部導体形成
↓
(2) 絶縁層形成
↓
(3) 上部導体印刷
↓
(4) 低抵抗層形成(メツキまたは半田デイツプ)
すなわち、図に示すように、基板S上にまず下
部導体Aを薄膜で形成する。
部導体Aを薄膜で形成する。
次に、下部導体Aの上に絶縁層Bを形成する。
なお、絶縁層Bの形成方法は本考案の要旨ではな
く、薄膜で形成することもできるし、あるいは後
述するような低温焼成可能な厚膜印刷体で形成す
ることも可能である。
なお、絶縁層Bの形成方法は本考案の要旨ではな
く、薄膜で形成することもできるし、あるいは後
述するような低温焼成可能な厚膜印刷体で形成す
ることも可能である。
そして、絶縁層Bの上から低温焼成可能な厚膜
印刷体(例えば銀ペースト、導電性接着剤など)
を用いて上部導体Cを形成し、更に上部導体C上
に低抵抗層Dをメツキまたは半田デイツプによつ
て形成する。低温焼成の上部導体Cだけでは抵抗
値(比抵抗:10-3Ω・cm)が高くて実用に適さな
いが、本考案の立体配線体によれば低抵抗層Dの
形成により比抵抗が10-6Ω・cmの上部導体が得ら
れる。
印刷体(例えば銀ペースト、導電性接着剤など)
を用いて上部導体Cを形成し、更に上部導体C上
に低抵抗層Dをメツキまたは半田デイツプによつ
て形成する。低温焼成の上部導体Cだけでは抵抗
値(比抵抗:10-3Ω・cm)が高くて実用に適さな
いが、本考案の立体配線体によれば低抵抗層Dの
形成により比抵抗が10-6Ω・cmの上部導体が得ら
れる。
このように、本考案によれば、下部導体を薄膜
により形成することにより高密度の微細パターン
を実現できる。一方、上部導体を低温焼成可能な
厚膜印刷体を用いて形成することにより、薄膜か
らなる下部導体(ないしは絶縁層)を損傷するこ
となく立体回路を形成でき、また従来の薄膜を用
いた立体配線体と比べて工数が少なく、絶縁不良
も少なく、また搭載部品の制限がなく、しかも比
抵抗の小さな上部導体を形成可能なすぐれた立体
配線体が実現される。
により形成することにより高密度の微細パターン
を実現できる。一方、上部導体を低温焼成可能な
厚膜印刷体を用いて形成することにより、薄膜か
らなる下部導体(ないしは絶縁層)を損傷するこ
となく立体回路を形成でき、また従来の薄膜を用
いた立体配線体と比べて工数が少なく、絶縁不良
も少なく、また搭載部品の制限がなく、しかも比
抵抗の小さな上部導体を形成可能なすぐれた立体
配線体が実現される。
本図は本考案の厚膜印刷を用いた立体配線体の
構成を示す断面図。 図において、S……基板、A……下部導体、B
……絶縁層、C……上部導体、D……低抵抗層。
構成を示す断面図。 図において、S……基板、A……下部導体、B
……絶縁層、C……上部導体、D……低抵抗層。
Claims (1)
- 【実用新案登録請求の範囲】 1 基板S上に下部導体Aが形成され、その上に
絶縁層Bが形成され、更にその上に上部導体C
が形成された立体配線体において、前記下部導
体Aは薄膜により形成されており、前記上部導
体Cは低温焼成可能な厚膜印刷体にて形成され
ており、前記上部導体Cの上に更に低抵抗層D
が設けられていることを特徴とする厚膜印刷を
用いた立体配線体。 2 前記低抵抗層Dがメツキによつて形成されて
いることを特徴とした実用新案登録請求の範囲
第1項記載の厚膜印刷を用いた立体配線体。 3 前記低抵抗層Dが半田デイツプによつて形成
されていることを特徴とした実用新案登録請求
の範囲第1項記載の厚膜印刷を用いた立体配線
体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9487183U JPS5936275U (ja) | 1983-06-22 | 1983-06-22 | 厚膜印刷を用いた立体配線体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9487183U JPS5936275U (ja) | 1983-06-22 | 1983-06-22 | 厚膜印刷を用いた立体配線体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5936275U JPS5936275U (ja) | 1984-03-07 |
JPH02915Y2 true JPH02915Y2 (ja) | 1990-01-10 |
Family
ID=30226858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9487183U Granted JPS5936275U (ja) | 1983-06-22 | 1983-06-22 | 厚膜印刷を用いた立体配線体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5936275U (ja) |
-
1983
- 1983-06-22 JP JP9487183U patent/JPS5936275U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5936275U (ja) | 1984-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02915Y2 (ja) | ||
JPH0363237B2 (ja) | ||
JPH0245996A (ja) | 混成集積回路の製造方法 | |
JPS6227675B2 (ja) | ||
JP3129912B2 (ja) | サーマルヘッドの製造方法 | |
JPS6010697A (ja) | 多層配線基板の製造方法 | |
JPS6154657A (ja) | 混成集積回路 | |
JPS5814725B2 (ja) | デンシカイロソウチノ セイゾウホウホウ | |
JP2652958B2 (ja) | 印刷配線板の製造方法 | |
JPS6295893A (ja) | プリント板の製造方法 | |
JPS6088493A (ja) | 混成集積回路の製造方法 | |
JPS5810366Y2 (ja) | 混成集積回路装置 | |
JPS5773959A (en) | Manufacture of thick film hybrid integrated circuit board | |
JPS6144453A (ja) | 混成集積回路の製造方法 | |
JPS5814726B2 (ja) | デンシカイロソウチセイゾウホウホウ | |
JPS58186996A (ja) | 多層回路基板の製造方法 | |
JPS5492265A (en) | Production of thermal head | |
JPS59163851A (ja) | セラミツク回路基板およびその製造法 | |
JPS55111152A (en) | Method of manufacturing multilayer thin film circuit board | |
JPH0464866B2 (ja) | ||
JPS633478B2 (ja) | ||
JPS5939567A (ja) | サ−マルヘツド製造方法 | |
JPS58202503A (ja) | 厚膜抵抗体の製造方法 | |
JPS61164299A (ja) | 厚膜多層セラミツク配線板およびその製造方法 | |
JPS635918B2 (ja) |