JPS6088493A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6088493A JPS6088493A JP58197381A JP19738183A JPS6088493A JP S6088493 A JPS6088493 A JP S6088493A JP 58197381 A JP58197381 A JP 58197381A JP 19738183 A JP19738183 A JP 19738183A JP S6088493 A JPS6088493 A JP S6088493A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- manufacturing
- substrate
- insulating paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、混成集積回路の製造方法に係り、とくに同一
基板上に多種類の面積抵抗を形成するようにした混成集
積回路の製造方法に関するものである。
基板上に多種類の面積抵抗を形成するようにした混成集
積回路の製造方法に関するものである。
（ｂ） 従来技術の問題点
従来の混成集積回路の製造方法は、基板上に抵抗体、導
体等を積層形成したるのち、エツチングにより所定のパ
ターンを形成していたが、前記エツチングによる混成集
積回路の製造方法はエツチング時間の規制等、作業が複
雑で作業能率が悪いという問題点があり、多種類の面積
抵抗を形成するには不向きであった。
体等を積層形成したるのち、エツチングにより所定のパ
ターンを形成していたが、前記エツチングによる混成集
積回路の製造方法はエツチング時間の規制等、作業が複
雑で作業能率が悪いという問題点があり、多種類の面積
抵抗を形成するには不向きであった。
（Ｃ） 発明の目的
本発明は、上記従来の問題点に鑑み、印刷リフト法によ
り同一基板上に多種類の面積抵抗を形成するようにした
混成集積回路の製造方法を提供することを目的とするも
のである。
り同一基板上に多種類の面積抵抗を形成するようにした
混成集積回路の製造方法を提供することを目的とするも
のである。
＋ｄｌ 発明Φ構成
前述の目的を達成するために本発明は、混成集積回路の
製造方法において、基板上に形成する抵抗体および導体
を除く部分に絶縁体ペーストを印刷乾燥した後、該基板
上に印刷リフトオフ法により多種類の面積抵抗を形成す
るようにしたことによって達成される。
製造方法において、基板上に形成する抵抗体および導体
を除く部分に絶縁体ペーストを印刷乾燥した後、該基板
上に印刷リフトオフ法により多種類の面積抵抗を形成す
るようにしたことによって達成される。
（ｅ） 発明の実施例
以下図面を参照しながら本発明に係る混成集積回路の製
造方法の実施例について詳細に説明する。
造方法の実施例について詳細に説明する。
第１図は、本発明に係る混成集積回路の製造方法の工程
の一実施例を説明するための模式的断面図および平面図
で、１は基板、２は絶縁体ペースト、３は抵抗膜、４は
導体、５は高面積抵抗部。
の一実施例を説明するための模式的断面図および平面図
で、１は基板、２は絶縁体ペースト、３は抵抗膜、４は
導体、５は高面積抵抗部。
６は低面積抵抗部である。
第１図（ａ）に示すように、アルミナ（Ａ Ｉ ２０ａ
）等からなる基板１上に抵抗膜３および導体４を形成
する以外の部分に絶縁体ペースト２を印刷して乾燥した
るのち、第１図（ｂ）に示す如く基板１の絶縁体ペース
ト２を印刷しない部分および前記印刷した絶縁体ペース
ト２上に、窒化タンタル（ＴａＮ）タンタルアルミニュ
ーム（Ｔａ−ＡＩ）ニッケルクローム（ＮｉＣｒ）等か
らなる抵抗膜３をスパッタまたは蒸着により形成する。
）等からなる基板１上に抵抗膜３および導体４を形成
する以外の部分に絶縁体ペースト２を印刷して乾燥した
るのち、第１図（ｂ）に示す如く基板１の絶縁体ペース
ト２を印刷しない部分および前記印刷した絶縁体ペース
ト２上に、窒化タンタル（ＴａＮ）タンタルアルミニュ
ーム（Ｔａ−ＡＩ）ニッケルクローム（ＮｉＣｒ）等か
らなる抵抗膜３をスパッタまたは蒸着により形成する。
そして第１図（Ｃ１のように前記抵抗膜３上の高面積抵
抗部５となる部分のみに絶縁体ペースト２を印刷乾燥す
る。
抗部５となる部分のみに絶縁体ペースト２を印刷乾燥す
る。
さらに第１図（ｄｌの如く前記抵抗膜３および絶縁体ペ
ースト２上に再び抵抗膜３をスパッタまたは蒸着により
積層する。つぎに第１図（ｅ）に示す如く高面積抵抗部
５および低面積抵抗部６となる部分に絶縁体ペースト２
を印刷乾燥したるのち、該絶縁体ペースト２および抵抗
膜３上に、第１図ｉｆ）に示すようにニッケルクロム金
（ＮｉＣｒ−Ａｕ）またはニッケルクロム銅（ＮｉＣｒ
−Ｃｕ ）等からなる導体４を蒸着により行い、前記絶
縁体ペースト２を純水超音波洗浄等により除去ずれば、
該絶縁体ペースト２の上に積層した抵抗膜３および導体
４が同時に除去されて、第１図（ｇｌの如くなり基板１
上に多種類の面積抵抗が得られる。第１図（ｈ）は第４
図（勢の平面図である。
ースト２上に再び抵抗膜３をスパッタまたは蒸着により
積層する。つぎに第１図（ｅ）に示す如く高面積抵抗部
５および低面積抵抗部６となる部分に絶縁体ペースト２
を印刷乾燥したるのち、該絶縁体ペースト２および抵抗
膜３上に、第１図ｉｆ）に示すようにニッケルクロム金
（ＮｉＣｒ−Ａｕ）またはニッケルクロム銅（ＮｉＣｒ
−Ｃｕ ）等からなる導体４を蒸着により行い、前記絶
縁体ペースト２を純水超音波洗浄等により除去ずれば、
該絶縁体ペースト２の上に積層した抵抗膜３および導体
４が同時に除去されて、第１図（ｇｌの如くなり基板１
上に多種類の面積抵抗が得られる。第１図（ｈ）は第４
図（勢の平面図である。
（［１発明の効果
以上の説明から明らかなように本発明に係る混成集積回
路の製造方法によれば、従来のエツチングによる製造方
法にくらべて作業能率が向上するので低価格の混成集積
回路を提供することが期待できる。
路の製造方法によれば、従来のエツチングによる製造方
法にくらべて作業能率が向上するので低価格の混成集積
回路を提供することが期待できる。
の工程の一実施例を説明するための模式的断面図および
平面図である。
平面図である。
第１図において、１は基板、２は絶縁体ペースト、３は
抵抗膜、４は導体、５は高面積抵抗部。
抵抗膜、４は導体、５は高面積抵抗部。
第１図
）
Ｉ
Claims (1)
- 混成集積回路の製造方法において、基板上に形成する抵
抗体および導体を除く部分に絶縁体ペーストを印刷乾燥
した後、該基板上に印刷リフトオフ法により多種類の面
積抵抗を形成するようにしたことを特徴とする混成集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197381A JPS6088493A (ja) | 1983-10-20 | 1983-10-20 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197381A JPS6088493A (ja) | 1983-10-20 | 1983-10-20 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6088493A true JPS6088493A (ja) | 1985-05-18 |
Family
ID=16373564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197381A Pending JPS6088493A (ja) | 1983-10-20 | 1983-10-20 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088493A (ja) |
-
1983
- 1983-10-20 JP JP58197381A patent/JPS6088493A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61185951A (ja) | 薄膜回路及びその製造方法 | |
| JPS6088493A (ja) | 混成集積回路の製造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| CA1316231C (en) | Chip resistor | |
| JPH02915Y2 (ja) | ||
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS63124596A (ja) | 回路基板 | |
| JPH0224395B2 (ja) | ||
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JP3129912B2 (ja) | サーマルヘッドの製造方法 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 | |
| JPH0410753B2 (ja) | ||
| JP2710430B2 (ja) | パターン形成方法 | |
| JPH0423322Y2 (ja) | ||
| JP2603863B2 (ja) | プリント配線板 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JPS5918843B2 (ja) | 抵抗回路基板とその製造方法 | |
| JPS6010697A (ja) | 多層配線基板の製造方法 | |
| JPS63291498A (ja) | 多層配線回路板の製造方法 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JPS63168074A (ja) | 電子回路基板の抵抗形成方法 | |
| JPH01208874A (ja) | Ｌｅｄヘッド | |
| JPS5948914A (ja) | 厚膜複合部品の製造方法 | |
| JPS6154657A (ja) | 混成集積回路 |