JPS63168074A - 電子回路基板の抵抗形成方法 - Google Patents
電子回路基板の抵抗形成方法Info
- Publication number
- JPS63168074A JPS63168074A JP31529786A JP31529786A JPS63168074A JP S63168074 A JPS63168074 A JP S63168074A JP 31529786 A JP31529786 A JP 31529786A JP 31529786 A JP31529786 A JP 31529786A JP S63168074 A JPS63168074 A JP S63168074A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- hole
- electronic circuit
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 title 1
- 239000004020 conductor Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、抵抗等の電気部品およびその結線用導線が
印刷された電子回路基板に関し、特に詳しく言うと、こ
のような電子回路基板に大きな専有面積を占めることな
く抵抗を設けるための抵抗形成方法に関する。
印刷された電子回路基板に関し、特に詳しく言うと、こ
のような電子回路基板に大きな専有面積を占めることな
く抵抗を設けるための抵抗形成方法に関する。
基板の一面に電気部品やその結線を一体的に印刷した回
路基板は広く利用されている。またこのような基板を有
効に利用するため、基板の両面に電気部品や結線回路を
印刷し両面はスルーホールにより接続することも広く行
なわれている。このようにスルーホールは表裏の単なる
導体接続のみに使用されており、他の機能は有していな
い。
路基板は広く利用されている。またこのような基板を有
効に利用するため、基板の両面に電気部品や結線回路を
印刷し両面はスルーホールにより接続することも広く行
なわれている。このようにスルーホールは表裏の単なる
導体接続のみに使用されており、他の機能は有していな
い。
〔発明が解決すべき問題点３
しかしながら、このスルーホール部は導体間のショート
をさけるために、穴径を０．５〜０．８ｎ＋ｍ程度設け
るとともに、その周囲に０．２〜０ 、５ｍｍ程度のへ
りを構成する導体を印刷していた。したがって、スルー
ホール部のみのパターンで最低でも０．４ ｃｕｔ位は
とられてしまい、両面を利用しても実際の面積効率はさ
ほど−１：昇していないのが現状である６一方、このよ
うな電子回路基板に抵抗を設ける場合は、その抵抗値に
したがった面積に抵抗体を印刷するため、この抵抗によ
ってもがなりの面積が占められてしまう。
をさけるために、穴径を０．５〜０．８ｎ＋ｍ程度設け
るとともに、その周囲に０．２〜０ 、５ｍｍ程度のへ
りを構成する導体を印刷していた。したがって、スルー
ホール部のみのパターンで最低でも０．４ ｃｕｔ位は
とられてしまい、両面を利用しても実際の面積効率はさ
ほど−１：昇していないのが現状である６一方、このよ
うな電子回路基板に抵抗を設ける場合は、その抵抗値に
したがった面積に抵抗体を印刷するため、この抵抗によ
ってもがなりの面積が占められてしまう。
そこでこの発明の目的は、スルーホール部と抵抗が比較
的面積を占める点に着目して、このスルーホール部に抵
抗を形成し、電子回路基板を更に小型化可能にした電子
回路基板の抵抗形成方法を提供することである。
的面積を占める点に着目して、このスルーホール部に抵
抗を形成し、電子回路基板を更に小型化可能にした電子
回路基板の抵抗形成方法を提供することである。
この発明の電子回路基板の抵抗形成方法は、抵抗の配置
部分にスルーホールを設け、このスルーホールの少なく
とも内周面に抵抗導体を設けたことを特徴とするもので
ある。
部分にスルーホールを設け、このスルーホールの少なく
とも内周面に抵抗導体を設けたことを特徴とするもので
ある。
」二連したように、スルーホール部はそのパターンが０
．４ｃｄ以上占めているので、このへりの部分およびス
ルーホールの内周面を利用することによりかなり広い面
積をもって抵抗体を印刷することができる。所望の抵抗
値が高い場合は、抵抗体をスルーホールに充填したり、
隣接して複数のスルーホールを設け、これらスルーホー
ルを連続するように抵抗体を設けてもよい。
．４ｃｄ以上占めているので、このへりの部分およびス
ルーホールの内周面を利用することによりかなり広い面
積をもって抵抗体を印刷することができる。所望の抵抗
値が高い場合は、抵抗体をスルーホールに充填したり、
隣接して複数のスルーホールを設け、これらスルーホー
ルを連続するように抵抗体を設けてもよい。
以下、この発明を図面に示す一実施例について説明する
。回路基板１の表裏面２，３には導体４により電気部品
（図示しない）が接続されている。
。回路基板１の表裏面２，３には導体４により電気部品
（図示しない）が接続されている。
この導体４の抵抗を設けたい場所にスルーホール５を穿
孔し、このスルーホール５には抵抗導体６が印刷により
形成されている。この抵抗導体６は、従来のスルーホー
ル５の形成時に設けられる回路基板１の表裏面２，３の
へり部にも設けてよい。
孔し、このスルーホール５には抵抗導体６が印刷により
形成されている。この抵抗導体６は、従来のスルーホー
ル５の形成時に設けられる回路基板１の表裏面２，３の
へり部にも設けてよい。
高い抵抗値が要求される場合は、複数のスルーホールに
より構成してもよい。
より構成してもよい。
第２図は、この発明の第２実施例として、抵抗の両端子
部を同一面に現わす必要がある場合を示している。すな
わち、スルーホール５の近傍にもう１つのスルーホール
７を設け、これら２つのスルーホール５，７に連通ずる
ように抵抗体６を印刷している。このようにすることに
より、実質的に抵抗体６の面積を増加させることができ
、高い抵抗値の抵抗を形成することもできる。
部を同一面に現わす必要がある場合を示している。すな
わち、スルーホール５の近傍にもう１つのスルーホール
７を設け、これら２つのスルーホール５，７に連通ずる
ように抵抗体６を印刷している。このようにすることに
より、実質的に抵抗体６の面積を増加させることができ
、高い抵抗値の抵抗を形成することもできる。
抵抗の両端子部を同一面に現わす必要はあるが。
抵抗値は高くない場合は一方のスルーホール５あるいは
７には接続導体のみを印刷すればよい。
７には接続導体のみを印刷すればよい。
上述実施例は１回路基板に抵抗体を形成する場合を説明
したが、厚膜ハイブリット集積回路にも抵抗印刷や抵抗
材料の充填により形成できることは勿論である。また、
薄膜ハイブリット集積回路にも形成でき、この場合はス
パッタ法や蒸着法によりスルーホールの内周面に抵抗体
を形成すればよい。
したが、厚膜ハイブリット集積回路にも抵抗印刷や抵抗
材料の充填により形成できることは勿論である。また、
薄膜ハイブリット集積回路にも形成でき、この場合はス
パッタ法や蒸着法によりスルーホールの内周面に抵抗体
を形成すればよい。
以上のように、この発明は電子回路基板にスルーホール
を設け、このスルーホールに抵抗体を印刷あるいは充填
することにより抵抗を形成するという極めて簡単な構成
により、専有面積を増大させることなく抵抗を組込むこ
とができ、電子回路基板の有効的な活用を進めることが
できる。
を設け、このスルーホールに抵抗体を印刷あるいは充填
することにより抵抗を形成するという極めて簡単な構成
により、専有面積を増大させることなく抵抗を組込むこ
とができ、電子回路基板の有効的な活用を進めることが
できる。
第１図はこの発明を実施するための印刷回路基板の一部
を示す斜視図、第２図は抵抗を形成した状態を示す断面
図、第３図は抵抗形成の他の例を示す断面図である。 図面において、１は回路基板、４は導体、５゜７はスル
ーホール、６は抵抗体である。
を示す斜視図、第２図は抵抗を形成した状態を示す断面
図、第３図は抵抗形成の他の例を示す断面図である。 図面において、１は回路基板、４は導体、５゜７はスル
ーホール、６は抵抗体である。
Claims (2)
- （１）抵抗等の電気部品およびその結線用導線が印刷さ
れた電子回路基板において、抵抗の配置部分にスルーホ
ールを設け、このスルーホールの少なくとも内周面に抵
抗導体を設けたことを特徴とする電子回路基板の抵抗形
成方法。 - （２）特許請求の範囲第１項において、前記抵抗導体は
前記スルーホールに充填されていることを特徴とする電
子回路基板の抵抗形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31529786A JPS63168074A (ja) | 1986-12-27 | 1986-12-27 | 電子回路基板の抵抗形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31529786A JPS63168074A (ja) | 1986-12-27 | 1986-12-27 | 電子回路基板の抵抗形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63168074A true JPS63168074A (ja) | 1988-07-12 |
Family
ID=18063697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31529786A Pending JPS63168074A (ja) | 1986-12-27 | 1986-12-27 | 電子回路基板の抵抗形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63168074A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225088A (ja) * | 1988-07-13 | 1990-01-26 | Matsushita Electric Ind Co Ltd | 多層厚膜混成集積回路装置 |
| JPH0582003U (ja) * | 1992-04-08 | 1993-11-05 | 株式会社タイセー | 角形チップ部品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130194A (en) * | 1979-03-30 | 1980-10-08 | Matsushita Electric Ind Co Ltd | Printed resistance board and method of fabricating same |
| JPS5821390A (ja) * | 1981-07-31 | 1983-02-08 | 株式会社日立製作所 | セラミツク基板の製造方法 |
-
1986
- 1986-12-27 JP JP31529786A patent/JPS63168074A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130194A (en) * | 1979-03-30 | 1980-10-08 | Matsushita Electric Ind Co Ltd | Printed resistance board and method of fabricating same |
| JPS5821390A (ja) * | 1981-07-31 | 1983-02-08 | 株式会社日立製作所 | セラミツク基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225088A (ja) * | 1988-07-13 | 1990-01-26 | Matsushita Electric Ind Co Ltd | 多層厚膜混成集積回路装置 |
| JPH0582003U (ja) * | 1992-04-08 | 1993-11-05 | 株式会社タイセー | 角形チップ部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05102648A (ja) | プリント基板 | |
| JPS63168074A (ja) | 電子回路基板の抵抗形成方法 | |
| JPH0231800Y2 (ja) | ||
| JPS5853880A (ja) | 印刷配線板 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS5951589A (ja) | プリント基板 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPS60128694A (ja) | 導体粉末溶解配線板 | |
| JPS5867099A (ja) | 電気機器 | |
| JPS63253692A (ja) | スル−ホ−ル基板 | |
| JPS611085A (ja) | 混成集積回路装置 | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JPS5923703U (ja) | 抵抗印刷配線板 | |
| JPS61206287A (ja) | 印刷配線板 | |
| JPS5995659U (ja) | プリント回路基板 | |
| JPH0955450A (ja) | 実装基板 | |
| JPS63119593A (ja) | プリント基板 | |
| JPS5939962U (ja) | 両面印刷配線基板 | |
| JPS59215796A (ja) | 厚膜多層配線基板 | |
| JPS5932190A (ja) | 回路切換方法 | |
| JPS6381901A (ja) | チツプ抵抗器 | |
| JPH04245604A (ja) | 多連チップ部品 | |
| JPS63253691A (ja) | 厚膜混成集積回路の製造方法 |