JPS62179200A

JPS62179200A - 多層回路基板の製造方法

Info

Publication number: JPS62179200A
Application number: JP1950686A
Authority: JP
Inventors: 隆夫伊藤; 健治大沢; 小泉　孝昭
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-01-31
Filing date: 1986-01-31
Publication date: 1987-08-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えばメモリモジュール等のモジュール混成
集積回路用の基板として使用される多層回路基板の製造
方法に関する。

〔発明の概要〕

本発明は、多層回路基板の製造方法において、銅箔付薄
板にパターニングをして導体回路を形成し、レーザーバ
イヤホール加工による眉間の電気的接続を導入し、さら
にメタルベースをラミネートするようにしたことにより
、導体抵抗が小さく、無駄なホール領域をとらず、電気
的接続の信頼性が高（、放熱特性の良い多層回路基板を
得ると共に、サンドアンプ方式で多層化するようにした
ことにより、工程が簡単で低コスト化を図るようにした
ものである。

〔従来の技術〕

従来、メモリモジュール等のモジュール混成集積回路用
の多層回路基板としては、セラミック基板が一般的であ
る。即ち、絶縁層、放熱板としてセラミンクが使用され
るものである。

〔発明が解決しようとする問題点〕

この従来の多層回路基板は、導体ペーストを焼成して導
体回路を形成するため、導通抵抗が高く、また、絶縁層
がセラミックのために誘電率（ε）が高く、さらに放熱
特性も不充分なことから、信号の高速化に不利であり、
実装の高密度化も困難であった。例えば、現在−脂化し
つつある２５６に×８個クラスのメモリモジュールでは
４Ｗ程度の発熱があり、表面温度を７０℃以下におさえ
るためには、セラミック基板の放熱特性では満足できな
い。また、このセラミック基板は重い（比重３．３）う
えに、割れやすいという問題があり、さらに工程が長い
ので、高価である。

また、低価格化の観点からは、有機ベースの多層回路基
板も提案されているが、放熱特性は逆に大変悪化するた
め不利となる。また、放熱特性の点からメタルコア方式
のものも提案されているが眉間の電気的接続のためのス
ルーホールが大きく高密度化には適さず、しかも高価で
ある。

また、金属板の上に順次絶縁層と導体回路とを交互に重
ねて積み重ねていく、ビルドアップ方式のものも考えら
れるが、工程が複雑で高価である他、信頼性よく眉間の
電気的接続をする方法がなく、実用化されていない。

本発明は斯る点に鑑み、上述欠点を除去する多層回路基
板の製造方法を提案するもので蔦る。

〔問題点を解決するための手段〕

本発明は、まず両側銅箔付薄板（１）にブラインドスル
ーホール加工及びパターニングをして、両側に導体回路
（１１）　、　　（１２）を形成すると共に両導体回路
（１１）　、　　（１２）の電気的接続を行なう。つぎ
に、薄板（１）の両側に夫々片側銅箔付薄板（２１，（
３３をラミネートする。つぎに、薄板（２）　、　（３
１にレーザーバイヤホール加工及びパターニングをして
、夫々の薄板（２１，（３１に導体回路（２１）　、　
　（３１）を形成すると共に、この導体回路（２１）　
、　　（３１）と薄板（１）の両側の導体回路（１１）
　、　　（１２）との電気的接続を行なう。そして最後
に、薄板（２）　、　（３１の一方の側、即ち実装側と
は反対の側にメタルベース（４）をラミネートする。

〔作用〕

以上の方法では、銅箔付薄板＋１）　、　（２１、（３
１にパターニングして導体回路（１１）　、　　（１２
）　、　　（２１）　。

（３１）を形成するので、導体抵抗は小さくなる。

また、レーザーバイヤホール加工による眉間の電気的接
続を導入するので、無駄なスルーボール占有エリアが削
減され、微小なバイヤホールが形成され、接続の信頼性
も高くなる。また、メタルベース４）をラミネートする
ので、放熱特性が良好となる。また、サンドアップ方式
で薄板（１１、［２）　、　（３１を多層化するので工
程が簡単で安価となる。

〔実施例〕

以下、第１図を参照しながら本発明の一実施例について
説明しよう。

まず、同図Ａに示すように、ポリイミドの絶縁層ＩＮＳ
の両側に銅箔ＣＦが被着された両側銅箔付薄板（１）を
用意する。

そして、同図Ｂに示すように、両側に被着された銅箔Ｃ
Ｆを夫々エツチングすることにより、いわゆるパターニ
ングをして導体回路（１１）　、　　（１２）を形成す
ると共に、所定箇所にミクロドリルにより直径０．１〜
０．８ｍｍのブラインドスルーホール（１３）を空け、
ここにメッキを施して導体回路（１１）及び（１２）の
所定位置を電気的に接続する。

つぎに、同図Ｃに示すように、ポリイミドの絶縁層ＩＮ
Ｓの片側に銅箔ＣＦが被着された片側銅箔付薄板（２）
、　（３１を用意する。

そして、同図りに示すように、薄板（１）の両側に、銅
箔ＣＦを外側にして薄板（２）、　（３）をラミネート
する。この場合、例えばアクリル系接着剤を用いる。

そして、同図Ｅに示すように、薄板（２１，（３１に被
着された銅箔ＣＦを夫々エツチングすることにより、い
わゆるパターニングをして導体回路（２１）　。

Ｘ３１）を形成すると共に、所定箇所にレーザーにより
直径２０〜６００μｍのパイヤホール（２２）　。

（３２）を空け、ここにメッキを施して導体回路（２１
）　、　　（３１）と導体回路（１１）　、　　（１２
）の所定位置を電気的に接続する。

ここで、パイヤホール部分についてさらに説明すると、
まず、第２図Ａに示すように、導体回路（２１）　、　
　（３１）の形成時に、バイヤホール（２２）　。

（３２）を形成すべき所定位置もエツチングする。

つぎに、同図Ｂに示すように、レーザー光（１０）を照
射することにより薄板＋２１　、　（３１の絶縁層ＩＮ
Ｓを除去し、パイヤホール（２２）　、　　（３２）を
形成する。そして、同図Ｃに示すようにメッキ（２０）
をする。

第１図に戻って、最後に、同図Ｆに示すように、薄板（
２１，（３１の一方の側、即ち実装側とは反対の側、本
例では薄板（３）側にアルミニウムのメタルベース（４
）をラミネートして多層回路基板（３０）が完成する。

ラミネートには例えばアクリル系の接着剤（５）を用い
る。

以上の実施例においては、銅箔付薄板（１１、（２１。

（３）の銅箔ＣＦをパターニングして導体回路（１１）
　。

（１２）　、　　（２１）　、　　（３１）を形成する
が、銅箔ＣＦの抵抗は導体ペーストに比べてはるかに小
さいので、導体抵抗を非常に小さくできる。因みに、銅
ペースト（低温）が例えば１５０ｍΩ／口であるに対し
、銅箔ＣＦは０．５ｍΩ／口である。また、実施例にお
いては、薄板（１１、（２１、（３１の絶縁層ＩＮＳと
してポリイミド絶縁層を使用するが、これは誘電率εが
低いものである。因みに、セラミックの誘電率εが９．
５であるのに対し、ポリイミドの誘電率εは３．２であ
る。したがって、実施例の工程で製造された多層回路基
板（３０）は信号の高速化に有利である。

また、実施例においては、ブラインドスルーホール（１
３）とパイヤホール（２２）　、　　（３２）を取り入
れているので、実施例の工程で製造された多層回路基板
（３０）は無駄なスルーホール領域を削減することがで
きる。

また、実施例においては、パイヤホール（２２）　。

（３２）の加工にレーザーを用いるので、微小なハイヤ
ホール（２２）　、　　（３２）を形成できると共に、
第２図Ｃに示すようにメッキ時の接続範囲（１で図示）
が広くなり、接続の信頼性を高めることができる。

また、実施例においては、メタルベース（４）をラミネ
ートするが、このメタルベース（４）は高い放熱性を有
するので、実施例の工程で製造された多層回路基板（３
０）は放熱性が良く、実装の高密度化に好適である。因
みに、セラミックが３０Ｗ／ｍ″Ｆであるのに対し、ア
ルミニウムは２３０Ｗ／ｍ”Ｆである。

また、実施例においては、薄板（１１の両側に薄板（２
）、　（３）をラミネートして多層化する、いわゆるサ
ンドアンプ方式をとるので、工程が簡単で低コスト化を
図ることができる。

尚、上述実施例は、４眉の回路基板（３０）の製造方法
であるが、片側銅箔付薄板をラミネートし、パターニン
グ等をする工程を繰り返すこ止により、４層以上の回路
基板も同様の方法で製造することができる。

また、上述実施例において、絶縁層ＩＮＳはポリイミド
の絶縁層であるが、ＢＴレジン、ケプラー、ポリエーテ
ルイミド等の絶縁層を使用してもよい。また、上述実施
例において、メタルベース（４）はアルミニウムのメタ
ルベースであるが、鉄、銅、ステンレス、インバー合金
等のメタルベースを使用してもよい。

〔発明の効果〕

以上述べた本発明方法によれば、銅箔付薄板にパターニ
ングをして導体回路を形成し、レーザーバイヤホール加
工による眉間の電気的接続を導入し、さらに、メタルベ
ースをラミネートするようにしたので、導体抵抗が小さ
く、無駄なホール領域をとらず、電気的接続の信頼性が
高く、放熱特性の良い多層回路基板を得ることができる
。また、本発明方法によれば、いわゆるサンドアンプ方
式で多層化するので、工程が簡単で低コスト化を図るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例の説明に供する製造工程図、
第２図はレーザーバイヤホール加工の説明図である。！１）は両側銅箔付薄板、（２）及び（３）は片側銅箔
付薄板、（４）はメタルベース、（１１）　、　　（１
２）　、　　（２１）及び（３１）は導体回路、（１３
）はブラインドスルーホール、（２２）及び（３２）は
パイヤホール、（３０）は多層回路基板、ＩＮＳは絶縁
層、ＣＦは参同箔である。同　　松隈秀盛珍１回蕗菖后３斃丘ニオ里固第１図

Claims

【特許請求の範囲】（ａ）両側銅箔付薄板にブラインドスルーホール加工及
びパターニングをし、（ｂ）つぎに、上記両側銅箔付薄板の両側に片側銅箔付
薄板をラミネートし、（ｃ）つぎに、上記片側銅箔付薄板にレーザーバイヤホ
ール加工及びパターニングをし、（ｄ）つぎに、一側の上記片側銅箔付薄板にメタルベー
スをラミネートすることを特徴とする多層回路基板の製
造方法。