JPS583381B2 - 支持基板の片側で大地平面の上下に配線を作る方法 - Google Patents

支持基板の片側で大地平面の上下に配線を作る方法

Info

Publication number
JPS583381B2
JPS583381B2 JP52032345A JP3234577A JPS583381B2 JP S583381 B2 JPS583381 B2 JP S583381B2 JP 52032345 A JP52032345 A JP 52032345A JP 3234577 A JP3234577 A JP 3234577A JP S583381 B2 JPS583381 B2 JP S583381B2
Authority
JP
Japan
Prior art keywords
substrate
ground plane
conductor
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52032345A
Other languages
English (en)
Other versions
JPS533087A (en
Inventor
チヤールズ・ジヨン・カーチヤー
ハンス・ヘルムート・ザツピ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS533087A publication Critical patent/JPS533087A/ja
Publication of JPS583381B2 publication Critical patent/JPS583381B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/917—Mechanically manufacturing superconductor
    • Y10S505/923—Making device having semiconductive component, e.g. integrated circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 この発明は一般に集積回路を製造する方法、更に具体的
に言えば利用される配線が種々の高さ（レベル）の所に
あるメタライズ部分の間で高度の平面性を保ちながら大
地平面の両側にあることを必要とする様な集積回路を製
造する方法に関する。
更に詳しく言うと、この発明は種々のレベルのメタライ
ズ部分が支持基板の片側に形成される様な製造方法に関
する。
更に特定して言えば、この発明は製造過程の間、自己整
合される開孔（Ｖｉａ ｈｏｌｅ）を形成する製造方法
に関する。
この発明は、Ｘ及びＹ配線が大地平面の両側に配置され
ている為に、電流密度を高くすることが出来る回路装置
にも関する。
これは、装置並びに配線領域を互いに重なってはいるが
、絶縁された状態で大地平面の両側に配置することが出
来るからである。
大地平面の上にある１本の線から成る伝送線路はマイク
ロ波伝送線路の分野で周知である。
２重の大地平面を持つ単一線伝送線路も同じ分野で周知
である。
然し、こういう構造は、大地平面が支持構造の上にある
か或いは一方の大地平面がそれ自体支持構造になってい
る様な形で作られるのが普通である。
集積回路の場合、一般に半導体基板が、トランジスタ装
置等と、相互接続部の１つのレベルを表わす様な拡散部
と半導体基板に対して絶縁された且つ絶縁層を通抜ける
ことによって種々の装置を相互接続するメタライズ層と
を支持している。
他の集積回路方式では多数の配線レベルを必要とし、こ
れらは出来れば相互に並びに支持基板の表面に対して大
体平面状に保たれる。
ＩＢＭ ＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅ Ｂ
ｕｌｌｅｔｉｎ第１３巻〜第２号（１９７０年７月）第
４２９頁所載の論文“ Ｍｕｌｔｉ ｌｅｖｅｌ Ｗｉ
ｒｉｎｇ ｆｏｒ ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉ
ｔｓ”には、多重レベル配線を平面化する方法が記載さ
れている。
この刊行物では、石英層の上でメタライズ部分を限定し
、その周囲に硝子を盛上げて、絶縁物によって囲まれた
メタライズ領域を形成する。
次に絶縁物に選択的な開札を形成し、その後層の上及び
開孔の中にメタライズ層を付着する。
前掲論文は、単に種々のメタライズ層の間を相互接続す
る方法を記載するだけであって、大地平面が２つのメタ
ライズ層の間に介在配置され且つ上側のメタライズ部分
が大地平面を絶縁されて通抜け且つ同時に下側のメタラ
イズ部分に接触する様な構造を示すものではない。
この発明の構成ではＸ及びＹ配線が開孔を通る相互接続
用組成物によって接続されていなければならないが、作
用能力のある装置を得るには、中間の大地平面がこの両
方の配線レベルから絶縁されていなければならない。
こういうことを達成する方法が前掲刊行物には記載され
ていない。
米国特許第３６６６５１９号には、極低温の環境で利用
される多重層薄膜回路を製造する典型的な方法が記載さ
れている。
この特許では大地平面が基板の表面の上に直接的にあっ
て、他の多重層が写真製版及び食刻法を利用してその上
方に形成される。
米国特許第３５８８７７７号には、トンネル装置及び関
連した制御線を絶縁用基板の上に直接的に形成した構成
が記載されている。
この特許はフォトレジスト材料の整形を利用して、トン
ネル障壁を群になる様に相互接続する導波管を形成して
いる。
更に米国特許第３８５２７９５号には、大地平面の上に
配置された典型的なジョセフソン接合構造が記載されて
いるが、Ｘ及びＹ配線は両方共大地平面の同じ側にある
。
この為、上に引用したいづれの文献も、Ｘ及びＹ配線を
大地平面の両側に形成すると同時に、大地平面を介して
配線レベルの間を相互接続するのに利用することが出来
る自己整合された開孔を設けるという問題を取上げたも
のではない。
この発明の方法によってこういう構造が出来る様になれ
ば、その限りではその結果得られた構造も新規であり、
回路密度が高められると共に、Ｘ及びＹ配線の両方のイ
ンピーダンス制御が出来、クロスオーバに於けるインピ
ーダンスの不整合が避けられる。
この点で、導電性基板と組合せて、特にＸ配線に陽極酸
化が可能な材料を使えば、この発明の製造方法が可能に
なることを理解されたい。
基板は室温に於ける製造中、通常の導体として作用する
が、４２°Ｋでは、担体の凍結の為に絶縁性になり、極
低温の状態で実際に動作する間、基板が導電部材として
作用する可能性が全くなくなることも承知されたい。
この発明を最も広義にみる時、支持基板の片側で大地平
面の上下に配線を作る方法として、室温で導電性である
基板の表面の上に絶縁物によって囲まれた複数個の陽極
酸化が可能な金属縛体を形成する工程を含む方法が提供
される。
この方法は、前記絶縁物の上に、前記導体から絶縁し且
つ隔てて、陽極酸化が可能な金属材料から成る導電性大
地平面を形成する工程をも含む。
最後に、大地平面の上に絶縁層を配置し、複数個の金属
導体を絶縁物の上に形成する。
この発明を広義にみた時、大地平面の上下に配線を作る
方法として、大地平面の絶縁物の上に少なくとも１個の
作動可能な装置を作る工程を含む方法が提供される。
この発明を広義にみた時、大地平面を形成する工程が、
少なくとも１つの金属導体と整合して導電性大地平面内
に少なくとも１個の開孔を形成する工程を含む方法が提
供される。
この発明の更に特定の面では、大地平面の絶縁物の上に
複数個の金属導体を形成する工程が、大地平面の絶縁物
の上並びに開孔が存在すればその中に、金属材料の膜を
付着し、次に複数個の金属導体を限定して、複数個の導
体の内の少なくとも１つを陽極酸化が可能な金属導体の
内の少なくとも１つに相互接続する工程を含む方法が提
供される。
この発明の更に特定の面では、大地平面の中に少なくと
も１個の開孔を形成する工程が、少なくとも１つの金属
導体の少なくとも一部分をマスクし、複数個の金属導体
並びに前記少なくとも１つの金属導体の内初めに述べた
一部分とは異なる部分を陽極酸化して、その上に絶縁物
を形成する工程を含む方法が提供される。
この方法は、初めに形成された絶縁物及び最後に述べた
絶縁物の上に陽極酸化が可能な金属膜を付着する工程を
も含む。
この発明の更に特定の面では、陽極酸化が町能な金属導
体を超伝導材料、特にニオブから作る方法が提供される
。
使う基板はドープされたシリコンであり、陽極酸化した
場合、酸化物は二酸化シリコンである。
陽極酸化した時、超伝導体である金属ニオブが酸化ニオ
ブきら成る絶縁体を作る。
この発明を最も広義にみた時、基板と該基板の上に配置
された第１の複数個の導電線と該導電線の上方に配置さ
れた犬地平面と、第１の複数個の導電線の内の少なくと
も一部分に重なる少なくとも１個の作動し得る装置とを
含む回路装置が提供される。
最後に、第２の複数個の導電線が第１の複数個の導電線
の内、該第１の複数個の導電線の前記少なくとも一部分
とは異なる一部分に重ねて配置される。
この発明を広義にみた時、前に述べたものゝ他に、第１
の複数個の導電線の内の少なくとも１つを第２の複数個
の導電線の内の少なくとも１つに接続する手段を含む回
路装置が提供される。
この発明を広義にみた時、作動し得る装置がジョセフソ
ン電流を通すことが出来る装置であって第１及び第２の
複数個の導体並びに大地平面が超伝導材料で作られてい
る回路が提供される。
従って、この発明の目的は、支持基板の一方の面の上で
大地平面の片側にＸ線配線を持つと共にその反対側にＹ
配線を持つ構造を作ることが出来る方法を提供すること
である。
別の目的は、Ｘ配線及びＹ配線の両方が制御し得るイン
ピーダンスの値を持つ様にする方法を提供することであ
る。
別の目的は、Ｘ及びＹ配線の間で大地平面を介して相互
接続が出来る様にする方法を提供することである。
別の目的は、略平面状の構造になる様にする方法を提供
することである。
別の目的は、従来の場合よりも回路密度を高くすること
が出来る様にする回路装置を提供することである。
別の目的は、クロスオーバに於けるインピーダンスの不
整合を回避した回路装置を提供することである。
第１Ａ図には、半導体基板１が断面図で示されている。
この基板は、その一方の面の上に付着された金属線を後
で陽極酸化し易い様に、それを導電性にする様なレベル
までＰ型のドーブ剤でドープされている。
好ましい構成では、基板１の材料としてシリコンを使う
。
硼素の様なＰ型ドープ剤を使い、基板１を約１０１６乃
至１０１８ 原子／ｃｍ３のレベルまでドープする。
このドープ・レベルにより、基板は室温で導電性になる
が、４２°Ｋで動作する回路に使う場合、担体の凍結の
為に基板は絶縁性になる。
Ｐ型ドーブ剤は、半導体製造技術で周知の様に、結晶の
成長中又は拡散の様な任意の手段により、基板１の中に
入れられる。
複数個の陽極酸化が可能な金属導体２が基板１の上面の
上に配置されることが示されている。
導体２は、集積回路の製造に使うのに適した任意の陽極
酸化が可能な金属で作ることが出来る。
極低温用では、導体２は４２°Ｋで超伝導性を持つ任意
の適当な導体であってよい。
その１つの金属はニオブである。
普通の用途では、アルミニウムの様な他の材料を利用し
てもよいし、極低温用では、バナジウム及び種々の合金
、例えばＨｆ０．５ Ｎｂ０．５ ，Ｍｏ０．５Ｒｅ０
．４、Ｍｏ０．６ Ｒｕ０．４、Ｒｅ０．７ Ｗ０．３
、Ｎｂ３Ａｌの様な材料が適当な導体である。
導体２は、最初にニオブの様な金属の膜を基板１の表面
の上に付着することによって形成される周知の写真製版
及び食刻法を用い、ＡＺ１３５０の様な市場で入手し得
るポジのレジストを金属面上に形成し、露光並びに現像
して、ニオブ膜の表面の上に条片の形をしたフォトレジ
スト・マスクが残る様にする。
ＨＦ及びＨＮＯ３の水性混合物の様な食刻剤を使い、基
板１の表面に達するまで露出されたニオブを除去する。
この代りに、スパッタリング食刻又は反応性イオン食刻
の様な周知の方法によって、ニオプを除去してもよい。
フォトレジストを所定位置に残したまゝ、基板１を陽極
酸化浴に挿入し、シリコン基板１の露出面の上に絶縁領
域３を形成する。
陽極酸化浴は、例えば９００ｍｌのエチレン・グリコー
ル＋１００ｍｌのＨ２Ｏ中の４グラムのＫＮＯ３で構成
され、導電性シリコン基板１を陽極とし、例えば白金を
陰極とする。
陽極酸化は、得られる酸化シリコンが大体導体２の高さ
より上に来る点をで行なう。
次の工程で導体自体を陽極酸化して、絶縁領域３の上面
と同一平面の面にすると共に、導体２とこれから付着す
る大地平面との間にインピーダンス用に適正な間隔を設
けるから、陽極酸化の高さは慎重に制御すべきである。
絶縁領域３を形成した陽極酸化工程の後、フォトレジス
ト・マスク４を取去る。
これによって、Ｘ配線と考えてもよい導体２を形成する
のに必要な工程が完了し、平面化、大地平面及びＹ配線
の形成を行なうことが出来る構造になる。
第１Ｂ図は絶縁領域３によって囲まれた複数個の導体２
を持つ基板１の断面図である。
基板１は第１Ａ図について説明したのと同じ様にして用
意されている。
やはり第１Ａ図について説明したのと同様に、ニオブ又
はその他の適当な材料の導電性の薄膜も付着されている
。
フォトレジスト領域４を第１Ａ図について説明したのと
同様に形成した後、ニオプのメタライズ部分を化学的に
又はスパッタリングによって食刻するか、そのやり方は
若干異なる。
食刻は同じ方法を用いて行なわれるが、基板１の表面を
露出する前に停止し、導体２の間に薄い金属層を残す。
この後の工程で、フォトレジスト領域４が所定位置にあ
る状態で、ニオブ又はその他の適当な金属の薄層を、例
えば１００ｍｌのエチレン・グリコール中の９グラムの
５硼酸アンモニウムから成る混合物で構成された浴の中
で陽極酸化する。
この陽極酸化はステンレススチール又は白金を陰極とし
、基板１０表面にあるニオブ層を陽極として行なう。
金属酸化物、今の場合は酸化ニオプ（Ｎｂ２０５）を形
成するこの陽極酸化工程により、絶縁領域３が形成され
る。
この陽極酸化工程は、第１Ｂ図に点線５で示した薄いニ
オブ領域を完全に酸化ニオブに変換し、同酸化物を導電
線２の高さより上の高さまで形成する様な条件の下に行
なわれる。
その理由は前に第１Ａ図について述べた所と同じである
。
次にフォトレジスト・マスク４を剥がし、第１Ａ図に示
すのと同様な構造が得られる。
唯一の違いは、絶縁領域３が第１Ａ図では二酸化シリコ
ンであり、第１Ｂ図では酸化ニオブであることである。
第１Ｃ図は、酸化シリコン又はその他の適等な材料の絶
縁領囲３によって隔てられた複数個の導体２をその表面
上に配置したドーブされたシリコンの基板１の断面図で
ある。
この構造は、最初に基板１の表面の上に酸化シリコン層
を形成することによって作られる。
酸化シリコン層は蒸着、スパッタリング、化学蒸着及び
熱成長を含む任意の周知の方法によって形成することが
出来る。
こういう方法は半導体製造技術の当業者によく知られて
いるものである。
周知の写真製版及び食刻法を用い、ドープされたシリコ
ンの基板１の条片を露出する様に酸化シリコン層のパタ
ーンを定める。
基板１を電極として使い、ニオブ又はその他の適当な金
属を、酸化シリコン領域３の高さより低い厚さになるま
で電気めっきする。
このめっきは、例えばＫＦ，ＮａＦ，ＬｉＦ及びＫ２Ｎ
ｂＦ７の混合物から成る溶融塩めっき浴を使い、基板１
を陰極とし、任意の適当な金属を陽極として行なう。
この為、第１Ｃ図の構造は第１Ａ図及び第１Ｂ図の構造
と同様であり、第１Ａ図及び第１Ｂ図の構造と同様に、
この後平面化、大地平面及びＹ配線の形成を行なう工程
に使うことが出来る。
第１Ｄ図では、この発明の方法の途中で、開孔の形成及
び導体２の平面化に備えて、１つの導体２を部分的にマ
スクした後の中間段階に於ける基板１が示されている。
第１Ｂ図の構造並びに材料を好ましい実施例として使う
と、この構造を陽極酸化浴に浸漬して導体２のマスクさ
れていない全ての部分の上に酸化物を形成する。
例えば、左側の導体２はマスクされていないが、第１Ｄ
図の右側の導体２はフォトレジスト・マスク６によって
部分的にマスクされている。
マスク６は絶縁領域３及び導体２の上にフォトレジスト
を付着することによって、普通の方法で形成される。
周知の露光及び現像工程の後、第１Ｄ図の右側の導体２
の一部分を覆うマスク６が得られる。
マスク６の作製は米国特許第３８４９１３６号に記載さ
れるのと同様な普通のステンシル・リフトオフ（ｓｔｅ
ｎｃｉｌｌｉｆｔ−ｏｆｆ ）又は半導体の分野で周知
のその他の任意の方法によって行なうことが出来る。
次の工程で、第１Ｂ図で絶縁領域３を形成するのに用い
たのと同じ陽極酸化方法により、導体２の露出面の上に
絶縁領域７を形成する。
こうして導体２の露出面の上に酸化ニオブ又はその他の
適当な酸化物が形成されるが、これは酸化物を絶縁領域
３と同じ高さに上昇させるのに十分な電圧で形成される
。
この様にして平面状の面が形成され、導体２の上側及び
側面が酸化ニオブで囲まれる。
この点で、絶縁領域７を形成した陽極酸化工程は、導電
性のシリコン基板１がある為に可能であることを理解さ
れたい。
基板１は、ニオプの導体２と共に陽極酸化工程の間陽極
として作用する。
第１Ｄ図で、フォトレジスト・マスク６がある結果、右
側の絶縁領域７に開孔があることに注意されたい。
第１Ｅ図には、大地平面を形成する為の金属層の付着と
この大地平面の陽極酸化の結果得られる中間構造が断面
図で示されている。
第１Ｄ図の構造から出発するが、この構造はフォトレジ
スト・マスク６があることを別にすれば、この時平面状
の面を持っている。
絶縁領域７の内、フォトレジスト・マスク６の蔭になる
所を除いて、この平面状の面の上の何処にでも例えば蒸
着により、ニオプ又はその他の適当な導体の層８を付着
する。
この蔭は、現像の際、フォトレジスト．マスク６がアン
ダカットになる為に生ずる。
次の工程で、ニオブ層８を前に第１Ｄ図について述べた
導体２の場合と同じ様に陽極酸化する。
この陽極酸化工程により、ニオプ層８の上に絶縁層９が
形成されるこの陽極酸化工程の結果、ニオプ層８の内、
フォトレジスト・マスク６に近い縁が陽極酸化され、絶
縁層９の一部分が絶縁領域７に重なり、フォトレジスト
・マスク６を取去った時に形成される開孔にメタライズ
部分が沈積される場合、それとニオブ層８との間の電気
絶縁障壁が形成される。
第１Ｆ図には基板の片側で大地平面の上下に配線を持つ
最終的な構造が示されている。
この構造は酸化ニオブ層９の上に形成されたジョセフソ
ン接合又はその他の作動し得る装置の様な或る装置をも
含んでいる。
公知の方法で製造することが出来る作動し得る装置１０
の製造を別として、後で複数個の導体１１に限定される
メタライズ層が酸化ニオブ層９の上、並びにフォトレジ
スト・マスク６を取去った時に開孔１２の底に現われる
ニオブ導体２の露出面の上に付着される。
ニオプの付着ぱニオブ層８の付着と同様に行なわれ、導
体１１は周知の普通の写真製版及び食刻法又はステンシ
ル・リフトオフによって限定される。
こうして第１Ｆ図は、Ｘ配線と見なすことが出来る複数
個の導体２と、導体２に対して直交方向にある、Ｙ配線
と見なすことが出来る複数個の同様な導体を表わす導体
１１と、導体２及び１１に対する大地平面と見なすこと
が出来るニオプ層８とを示している。
第１Ｆ図で、酸化ニオプ領域３，７及び層９の上に酸化
シリコン層を配置することが出来る。
領域３，７の上のＳｉＯ層は第１Ｄ図に於ける酸化ニオ
プ領域７の形成後に付着することが出来る。
酸化ニオブ層９の上のＳｉＯ層も第１Ｅ図に於ける層９
の形成の後に同様に付着することが出来る。
これはＸ及びＹ線に所望のインピーダンスを持たせるの
に必要な酸化ニオブの厚さを減らす為に行なわれる。
誘電率の小さい層を使うことにより、複合誘電率は酸化
ニオブだけの場合より小さくなる。
この複合誘電体が、ピンホールの密度、従ってその結果
生ずる短絡の密度を小さくする。
導体１１は導体２に対して直交する様に配置された場合
を示したが、導体１１を導体２に対して任意の角度にし
ても、この発明の範囲を逸脱しないことを承知されたい
。
また第１Ｆ図には２本の導体２及ひ１本の導体１１しか
示していないが、これは図示の便宜であって、この発明
を制約するものではないことを承知されたい。
装置１０について言うと、これを半導体装置にしてもこ
の発明の範囲を逸脱しない。
この装置がジョセフソン接合である場合、これは米国特
許第３８４９２７６号に記載される様なこういう装置を
形成する方法を使って製造することが出来る。
代表的な構造の典型的な手法は次の通りである。
Ｘ及びＹ配線２，１１の夫々の線幅 ０．５−２５μｍ 層２，８、１１の厚さ ０．２−１μｍ層３，７，
９の厚さ ０．０１−０．２μｍ特性インピーダ
ンス ０．１−１００オーム第２Ａ図には、Ｙ配
線に接続された導線を持ち場合によっては、このＹ配線
が適当な開孔によってＸ配線に接続されたゲート回路又
はその他の形の回路の従来の配置が略図で示されている
。
Ｘ及びＹ線又は相互接続線の間に所定の間隔Ｗを使うと
、第２Ａ図に破線１３で示す様に、基板に或る大きさの
面積が必要である。
この従来の構成に於けるゲート又は回路装置１０は、装
置１０がその下にある基板の上に直接的に配置されるか
、或いは基板（図に示してない）の面上に配置された絶
縁大地平面の上に配置されるから、その中にＸ又はＹ配
線を設けることが出来ない或る別個の区域を必要とする
。
この為、信号線又は電力線１４がゲート又は回路装置１
０から伸びてＹ配線の線１５と接続され、これが次に第
２Ａ図の１７に示す開孔を介してＸ配線の線１６に接続
される。
この開孔を第２Ａ図で円で示してある。
第２Ａ図の配置は、基板の表面積に対する必要条件があ
る他にクロスオーバに於けるＸ及びＹ配線のインピーダ
ンス不整合を含む幾つかの難点があり、その結果回路の
動作速度に影響があると共に、線の間並びにクロスオー
バの間に望ましくない信号の結合を生ずる。
第２Ａ図に示すものと同じ寸法のゲート又は回路装置１
０を大地平面に対して絶縁して配置した第２Ｂ図の配置
では、こういう欠点がない。
前と同じく、Ｙ配線（第１Ｆ図の１１）が大地平面の上
に配置され、Ｘ配線（第１Ｆ図の２）が大地平面の下に
配置され、これら全ての素子が第１Ｆ図に示すのと同様
に基板の表面の上に配置されている。
ゲートの幅とか隣合った配線の素子２，１１の幅等のパ
ラメータに同じ値を用いた場合、第２Ｂ図の破線の囲み
１３で示される所要表面積が第２Ａ図の配置の場合の所
要面積よりずっと小さいことが判る。
大地平面を使うと、ゲート又は回路装置１０を、Ｘ配線
から電気的並びに物理的に分離しながら、Ｘ配線と重ね
て配置することが出来る。
第２Ｂ図で第２Ａ図と同じ参照記号を用いて言うと、信
号線又は電力線１４の様なゲート１０からの接続線をＹ
配線の線１５に接続すると共に、開孔１７によってＸ配
線の線１６に接続することが出来る。
第２Ｂ図でも開孔は円で示してある。
図示の配置は、第２Ｂ図に破線の囲み１３で囲んだ回路
装置の配列を利用する時、回路密度を第２Ａ図の配置の
場合に較べて２倍まで高くすることが出来ることは明ら
かである。
Ｘ及びＹ配線のクロスオーバによる不連続がなくなり、
Ｘ及びＹ配線の両方のインピーダンスを同じにすること
が出来、この為第２Ａ図に示したのと同様な回路の場合
に普通起るインピーダンス整合の問題がなくなることも
明らかである。
第１Ｆ図について言うと、種々の領域及び層の厚さを見
易くする為に誇張してあることを承知されたい。
この図で、装置が開孔１２の領域で平面状でないことは
明らかである。
然し、だからと言って装置が略平面状であることを妨げ
ない。
何故なら装置１０がある領域では、構造が平面状だから
である。
これは不連接、クロスオーバ及び不整合を避けなければ
ならない最も重要な領域である。
平面状の表面を必要とする場合、Ｙ配線１１をめっきで
盛上げて全体的に平面状の面にすることが出来る。
以上ジョセフソン接合装置の様な高速回路の動作に特に
適した構造並びに回路装置となる集積回路を製造する方
法を説明した。
超伝導性の回路を中心に説明したが、以上説明した方法
並びに回路装置を半導体の場合に適用させることも容易
であり、その場合も同じ利点が得られる。
【図面の簡単な説明】
第１Ａ図はドープされたシリコン基板の断面図で、絶縁
物によって囲まれた複数個の陽極酸化可能な導体を示し
ている。 第１Ｂ図は第１Ａ図と同様な断面図で、大地平面を付着
することが出来る様にする平面状の面を得る為に利用し
得る別の方式を示す。 第１Ｃ図は第１Ａ図及び第１Ｂ図と同様な基板の断面図
で、大地平面を付着することが出来る様にする平面状の
面を形成する為に利用し得る更に別の方式を示す。 第１Ｄ図はドープされたシリコン基板の断面図で、１つ
の導体の表面の上に絶縁物を形成すると共に、開孔を形
成する前提として、別の導体を部分的にマスクすること
を示している。 第１Ｅ図は第１Ｄ図の配置で、大地平面を形成し且つ陽
極酸化した付加的な工程を示す断面図、第１Ｆ図は第１
Ｅ図の配置で大地平面の上に形成された陽極酸化による
酸化物の上に最終的なレベルの配線を形成する付加的な
工程を示す断面図であり、今述べた配線と初めに付着さ
れた１つの導体との間の開孔による相互接続部と、例え
ばジョセフソン接合の様な装置であってもよいが、それ
に対して接続を行なう一般化した装置とを示している。 第２Ａ図は大地平面の同じ側にある２レベルの配線を利
用してゲート又はその他の回路形式と信号及び電力線と
の間を、場合によってぱ開孔を使って接続する従来の配
置を示す略図、第２Ｂ図は第２Ａ図に示すのと同じ寸法
のゲート又は回路形式と、第２Ａ図の場合と同じ間隔を
持つ大地平面の上下にある配線とを使い、この発明の方
法を実施して得られる回路の配置を示す略図である。 １・・・・・基板、２・・・・・・陽極酸化が可能な金
属導体（ニオプ）、３・・・・・・絶縁領域、７・・・
・・・絶縁領域、８・・・・・・ニオプ層、９・・・・
・・絶縁層、１１・・・・・・導体。

Claims (1)

  1. 【特許請求の範囲】 １ 支持基板の片側で大地平面の上下に配線を作る方法
    において、 （イ）室温で導電性である基板の表面に所定の高さの第
    １の陽極酸化可能な金属の薄膜で形成された複数個の導
    体領域を付着し、 （ロ）上記導体領域が付着されていない上記基板の領域
    を陽極酸化して上記所定の高さより高い基板材の酸化物
    層を形成し、 （ハ）上記導体領域の選択された個所をマスクした状態
    で上記導体領域を陽極酸化して上記基板材の酸化物層と
    実質的に同じ高さに達する酸化物層を上記導体領域上の
    上記選択された個所を除く部分に形成し、 （ニ）上記マスクをした状態で第２の陽極酸化可能な金
    属の薄膜を上記基板材の酸化物層及び上記第１の陽極酸
    化可能な金属の酸化物層上に付着し、 （ホ））上記マスクをした状態で上記第２の陽極酸化可
    能な金属の薄膜を陽極酸化して酸化物層を形成し、 （ヘ）上記マスクを除去して上記第２の陽極酸化町能な
    金属の酸化物上に、且つ少くとも上記マスクした個所の
    上に金属導体を形成する、 工程からなる方法。
JP52032345A 1976-06-30 1977-03-25 支持基板の片側で大地平面の上下に配線を作る方法 Expired JPS583381B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/701,059 US4075756A (en) 1976-06-30 1976-06-30 Process for fabricating above and below ground plane wiring on one side of a supporting substrate and the resulting circuit configuration

Publications (2)

Publication Number Publication Date
JPS533087A JPS533087A (en) 1978-01-12
JPS583381B2 true JPS583381B2 (ja) 1983-01-21

Family

ID=24815908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52032345A Expired JPS583381B2 (ja) 1976-06-30 1977-03-25 支持基板の片側で大地平面の上下に配線を作る方法

Country Status (6)

Country Link
US (1) US4075756A (ja)
JP (1) JPS583381B2 (ja)
CA (1) CA1075827A (ja)
DE (1) DE2713532A1 (ja)
FR (1) FR2357069A1 (ja)
GB (1) GB1533218A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434144U (ja) * 1990-07-20 1992-03-19

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134895A (ja) * 1982-01-25 1983-08-11 株式会社東京タツノ 給油装置
US4548834A (en) * 1982-05-31 1985-10-22 Nec Corporation Method of producing a Josephson tunnel barrier
US4459321A (en) * 1982-12-30 1984-07-10 International Business Machines Corporation Process for applying closely overlapped mutually protective barrier films
US4720470A (en) * 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
US4638400A (en) * 1985-10-24 1987-01-20 General Electric Company Refractory metal capacitor structures, particularly for analog integrated circuit devices
US4707457A (en) * 1986-04-03 1987-11-17 Advanced Micro Devices, Inc. Method for making improved contact for integrated circuit structure
GB2198581B (en) * 1986-12-04 1990-01-24 Marconi Electronic Devices Semiconductor arrangement
DE3810494C2 (de) * 1987-03-27 1998-08-20 Hitachi Ltd Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
US4913769A (en) * 1987-08-24 1990-04-03 Hitachi, Ltd. Process for preparing superconductive wiring board
GB2212977B (en) * 1987-11-25 1991-01-23 Marconi Electronic Devices Semiconductor arrangement
US5834995A (en) * 1997-05-01 1998-11-10 The United States Of America As Represented By The Secretary Of The Air Force Cylindrical edge microstrip transmission line
JP3457851B2 (ja) * 1997-06-30 2003-10-20 京セラ株式会社 電子回路部品
US7081417B2 (en) * 2003-06-27 2006-07-25 Hitachi, Ltd. Manufacturing method for electronic device and multiple layer circuits thereof
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8293455B2 (en) * 2008-01-30 2012-10-23 Hewlett-Packard Development Company, L.P. Mandrel
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
WO2018004578A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Superconductor-silicon interface control
US9865795B1 (en) * 2016-09-30 2018-01-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Process for fabrication of superconducting vias for electrical connection to groundplane in cryogenic detectors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852486A (ja) * 1971-11-02 1973-07-23
JPS4940889A (ja) * 1972-08-25 1974-04-17
JPS50131778A (ja) * 1974-04-05 1975-10-18

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053476A (ja) * 1963-10-09
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
US3385773A (en) * 1965-05-28 1968-05-28 Buckbee Mears Co Process for making solid electrical connection through a double-sided printed circuitboard
US3519481A (en) * 1966-10-14 1970-07-07 Gen Electric Method for forming thin films having superconductive contacts
US3588777A (en) * 1968-07-15 1971-06-28 Texas Instruments Inc Superconducting tunneling barriers
US3849276A (en) * 1971-03-19 1974-11-19 Ibm Process for forming reactive layers whose thickness is independent of time
US3728176A (en) * 1971-04-30 1973-04-17 Motorola Inc Method of causing adherence of glass to gold
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US3852795A (en) * 1973-01-03 1974-12-03 Ibm Josephson tunneling circuits with superconducting contacts
US3988823A (en) * 1974-08-26 1976-11-02 Hughes Aircraft Company Method for fabrication of multilayer interconnected microelectronic devices having small vias therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852486A (ja) * 1971-11-02 1973-07-23
JPS4940889A (ja) * 1972-08-25 1974-04-17
JPS50131778A (ja) * 1974-04-05 1975-10-18

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434144U (ja) * 1990-07-20 1992-03-19

Also Published As

Publication number Publication date
FR2357069B1 (ja) 1980-02-01
FR2357069A1 (fr) 1978-01-27
DE2713532A1 (de) 1978-01-05
CA1075827A (en) 1980-04-15
JPS533087A (en) 1978-01-12
US4075756A (en) 1978-02-28
GB1533218A (en) 1978-11-22

Similar Documents

Publication Publication Date Title
JPS583381B2 (ja) 支持基板の片側で大地平面の上下に配線を作る方法
US3825442A (en) Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer
US4592802A (en) Method of fabrication of aluminum contacts through a thick insulating layer in an integrated circuit
US3699011A (en) Method of producing thin film integrated circuits
US3988214A (en) Method of fabricating a semiconductor device
JPH0418735A (ja) バイポーラ型半導体装置の製造方法
JPH033389B2 (ja)
JPH0317224B2 (ja)
US3994758A (en) Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection
US4001871A (en) Semiconductor device
US3849270A (en) Process of manufacturing semiconductor devices
US3354360A (en) Integrated circuits with active elements isolated by insulating material
JPS61114585A (ja) 電気的結線構造及びその形成方法
US3766445A (en) A semiconductor substrate with a planar metal pattern and anodized insulating layers
US3848260A (en) Electrode structure for a semiconductor device having a shallow junction and method for fabricating same
US4174562A (en) Process for forming metallic ground grid for integrated circuits
US4608589A (en) Self-aligned metal structure for integrated circuits
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
US3974517A (en) Metallic ground grid for integrated circuits
JPS6148777B2 (ja)
JP2563180B2 (ja) 半導体装置の製造方法
US3703667A (en) Shaped riser on substrate step for promoting metal film continuity
JPS622654A (ja) 半導体装置およびその製造方法
US4261096A (en) Process for forming metallic ground grid for integrated circuits
KR920010135B1 (ko) 고저항기 제조 방법