KR880002255A - 집적회로 분리방법 - Google Patents

집적회로 분리방법 Download PDF

Info

Publication number
KR880002255A
KR880002255A KR1019870007238A KR870007238A KR880002255A KR 880002255 A KR880002255 A KR 880002255A KR 1019870007238 A KR1019870007238 A KR 1019870007238A KR 870007238 A KR870007238 A KR 870007238A KR 880002255 A KR880002255 A KR 880002255A
Authority
KR
South Korea
Prior art keywords
oxide layer
layer
recess
field oxide
substrate
Prior art date
Application number
KR1019870007238A
Other languages
English (en)
Other versions
KR960016502B1 (ko
Inventor
에이. 채프맨 리차드
완-헨 텡 클라렌스
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR880002255A publication Critical patent/KR880002255A/ko
Application granted granted Critical
Publication of KR960016502B1 publication Critical patent/KR960016502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음

Description

집적회로 분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 하부에 제1패드 산화물 층을 갖고 있는 제1질화물 층이 포토레지스트로 패턴화되고 질화물, 산화물, 및 실리콘의 노출부가 리세스-에칭된 본 발명의 제1단계를 도시한 횡단면도.
제2도는 제2열 산화물 층이 성장되고, 포토레지스트 층이 제거된 본 발명의 제2단계를 도시한 횡단면도.
제3도는 제2질화물 층 및 두꺼운 측벽 산화물 층의 증착후의, 본 발명 방법의 제3단계를 도시한 횡단면도.

Claims (32)

  1. 좁은 리세스와 넓은 리세스들에 의해 분리된 반도체 기판내의 영역을 분리하기 위한 방법에 있어서, 넓은 리세스내에서만 제 1 필드 산화물을 성장시키는 수단, 및 좁은 리세스 및 넓은 리세스의 소정의 나머지 비-충전 부분을 채우기 위해 기판상에 제2필드 산화물을 증착시키는 수단을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 기판이 패드 산화물 층 및 질화 실리콘층으로 덮혀진 다음, 제1필드 산화물을 성장시키기 전에 넓은 리세스의 저부에 갭을 제공하기 위해 에칭되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 기판이 패드 산화물 층, 폴리실리콘 층 및 질화 실리콘 층으로 덮혀지고, 제1필드 산화물을 성장시키기 전에 넓은 리세스 내의 기판에 갭을 제공하기 위해 이 층들을 에칭시키는 수단을 포함하는 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 에칭이 비등방성인 것을 특징으로 하는 방법.
  5. 제3항에 있어서, 에칭이 비등방성인 것을 특징으로 하는 방법.
  6. 실리콘 기판내에 집적 회로용 분리 영역을 제조하기 위한 방법에 있어서, 제1산화물 층으로 기판의 선정된 부분을 덮는 수단, 제1질화 실리콘 층으로 제1산화물 층을 덮는 수단. 리세스에 인접한 모우트를 형성하기 위해 제 1산화물 및 제 1질화물 층들을 통해 기판에 넓은 좁은 리세스들을 에칭시키는 수단, 기판상에 제2질화 실리콘 층을 증착시키는 수단, 넓은 리세스의 저부에서 제2질화물 층을 통해 갭을 제거하기위해 넓은 리세스를 에칭시키는 수단, 갭에 의해 노출된 영역상의 넓은 리세스 내에 제1필드 산화물을 성장시키는 수단, 좁은 리세스 및 넓은 리세스의 나머지 부분을 채우기 위해 제2필드 산화물 층을 증착시키는 수단, 및 모우트들 사이에 분리 영역을 형성하기 위해 리세스의 상연부에 근사한 레벨로 제2필드 산화물층을 프레너화시키는 수단을 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 제1산화물 층과 제1질화 실리콘 층 사이에 폴리실리콘 층을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 제2질화물 층을 증착시키기 전에 리세스의 측벽을 덮기위해 제2산화물 층을 성장시키는 수단을 포함하는 것을 특징으로 하는 방법.
  9. 제6항에 있어서, 좁은 리세스가 채워지고 넓은 리세스가 최소한 부분적으로 채워지도록 제2질화 실리콘 층상에 제2산화물 층을 증착시키는 수단을 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 제2산화물 층의 나머지 부분이 넓은 리세스 내에 제1필드 산화물을 성장시키기전에 제거되는 것을 특징으로 하는 방법.
  11. 제6항에 있어서, 제2필드 산화물 층을 증착시키기 전에 제1및 제2질화 실리콘 층을 제거시키는 수단을 포함하는 것을 특징으로 하는 방법.
  12. 제6항에 있어서, 리세스가 약 5,000Å의 길이로 에칭되는 것을 특징으로 하는 방법.
  13. 제6항에 있어서, 제2필드 산화물 층이 약 10,000Å의 두께를 갖고 있는 것을 특징으로 하는 방법.
  14. 제6항에 있어서, 제1필드 산화물 층이 약 10,000Å의 두께를 갖고 있는 것을 특징으로 하는 방법.
  15. 단결정성 실리콘 기판내에 집적 회로용 분리 영역을 제조하는 방법에 있어서, 패드 산화물 층으로 기판의 선정된 부분을 덮는 수단, 패드 산화물 층 상에 제1질환 실리콘층을 형성하는 수단, 리세스에 인접한 모우트를 형성하기 위해 패드 산화물 및 제1질화물 층을 통해 기판에 넓고 좁은 리세스들을 에칭시키는 수단, 리세스의 측벽을 덮기위해 제1측벽 산화물 층을 성장시키는 수단, 제1측벽 산화물 층을 덮기위해 제2질화 실리콘 층을 증착시키는 수단, 좁은 리세스가 채워지도록 제1및 제2질화물 층상에 제2측벽 산화물 층을 증착시키는 수단, 넓은 리세스의 저부에서 제2질화 실리콘 층을 통해 갭을 제거하기 위해 넓은 리세스를 에칭시키는 수단, 갭에 의해 노출된 영역상에 제1필드 산화물을 성장시키는 수단, 제1및 제2질화 실리콘층을 제거시키는 수단, 좁은 리세스를 채우기 위해 제2필드 산화물 층을 증착시키는 수단, 및 모우트들 사이에 분리 영역을 형성하기 위해 리세스의 상연부에 근사한 레벨로 제2필드 산화물을 프래너화시키는 수단을 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 프래너화 스텝후에 패드 산화물 층을 제거 시키는 수단, 실리콘 기판의 노출부상에 게이트 산화물 층을 성장시키는 수단, 및 트랜지스터 게이트용으로 사용되도록 게이트 산화물 층상에 물질을 증착시키는 수단을 포함하는 것을 특징으로 하는 방법.
  17. 제15항에 있어서, 제2측벽 산화물 층의 나머지 부분이 제1필드 산화물을 성장시키기 전에 제거되는 것을 특징으로 하는 방법.
  18. 제15항에 있어서, 패드 산화물 층과 질화 실리콘 층 사이에 폴리실리콘 층을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
  19. 제15항에 있어서, 리세스가 약 5,000Å의 깊이로 애칭되는 것을 특징으로 하는 방법.
  20. 제15항에 있어서, 제2필드 산화물 층이 약 10,000Å의 두께를 갖고 있는 것을 특징으로 하는 방법.
  21. 제15항에 있어서, 제1필드 산화물 층이 약 10,000Å의 두께로 성장되는 것을 특징으로 하는 방법.
  22. 좁은 리세스와 넓은 리세스들에 의해 분리된 실리콘 기판내의 활성 영역을 분리하는 방법에 있어서, 측벽 산화물로 모든 리세스를 채우는 수단, 넓은 영역내의 영역을 노출시키기 위해 측벽 산화물을 통해 측벽 에칭을 실행하는 수단, 실리콘 기판의 노출된 영역상에서 제1필드 산화물을 성장시키는 수단, 및 좁은 리세스와 넓은 리세스의 소정의 나머지 비-충전 부분을 채우기 위해 나머지 기판상에 제2필드 산화물 층을 증착시키는 수단을 포함하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 측벽 산화물의 나머지 부분이 제1필드 산화물을 성장시키기 전에 제거되는 것을 특징으로 하는 방법.
  24. 제22항에 있어서, 기판이 측벽 산화물로 리세스를 채우기 전에 패드 산화물 층 및 질화 실리콘 층으로 덮혀지는 것을 특징으로 하는 방법.
  25. 제24항에 있어서, 폴리실리콘 층이 패드 산화물 층과 질화 실리콘 층사이에 형성되는 것을 특징으로 하는 방법.
  26. 제16항에 있어서, 제2필드 산화물이 플래너 표면을 형성하기 위해 애칭되는 것을 특징으로 하는 방법.
  27. 제22항에 있어서, 제2필드 산화물을 증착시키기 전에 질화실리콘을 제거시키는 수단, 제2필드 산화물을 증착시킨 후, 패드 산화물층을 제거시키는 수단, 실리콘 기판의 노출 부분상에 게이트 산화물을 형성하는 수단, 및 트랜지스터 게이트 용으로 사용되도록 게이트 산화물 층상에 물질을 증착시키는 수단을 포함하는 것을 특징으로 하는 방법.
  28. 제22항에 있어서, 실리콘 기판의 활성 영역상에 게이트 산화물 층을 형성하는 수단, 및 트랜지스터 게이트용으로 사용되도록 게이트 산화물 층에 물질을 증착시키는 수단을 포함하는 것을 특징으로 하는 방법.
  29. 활성 영역이 제1항에 기술한 방법에 의해 형성된 분리 영역에 의해 분리된 것을 특징으로 하는 반도체 장치.
  30. 제6항에 기술한 방법에 의해 형성된 분리 영역에 의해 분리된 영역을 갖고있는 것을 특징으로 하는 반도체 장치.
  31. 제15항에 기술한 방법에 의해 형성된 분리 영역에 의해 분리된 활성 영역을 갖고 있는 것을 특징으로 하는 반도체 장치.
  32. 제22항에 기술한 방법에 의해 형성된 분리영역에 의해 분리된 활성 영역을 갖고 있는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870007238A 1986-07-07 1987-07-07 집적 회로 분리 방법 KR960016502B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US882,732 1986-07-07
US06/882,732 US4842675A (en) 1986-07-07 1986-07-07 Integrated circuit isolation process
US882732 1986-07-07

Publications (2)

Publication Number Publication Date
KR880002255A true KR880002255A (ko) 1988-04-30
KR960016502B1 KR960016502B1 (ko) 1996-12-12

Family

ID=25381230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007238A KR960016502B1 (ko) 1986-07-07 1987-07-07 집적 회로 분리 방법

Country Status (6)

Country Link
US (1) US4842675A (ko)
EP (1) EP0252450B1 (ko)
JP (1) JPS6340337A (ko)
KR (1) KR960016502B1 (ko)
CN (1) CN1013160B (ko)
DE (1) DE3751920T2 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847672A (en) * 1988-02-29 1989-07-11 Fairchild Semiconductor Corporation Integrated circuit die with resistive substrate isolation of multiple circuits
US4942449A (en) * 1988-03-28 1990-07-17 General Electric Company Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips
IT1236994B (it) * 1989-12-29 1993-05-12 Sgs Thomson Microelectronics Processo per la fabbricazione di dispositivi semiconduttori mos di potenza e dispositivi con esso ottenuti
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5192706A (en) * 1990-08-30 1993-03-09 Texas Instruments Incorporated Method for semiconductor isolation
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US5290718A (en) * 1992-06-29 1994-03-01 National Semiconductor Corporation Simplified high reliability gate oxide process
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US6310384B1 (en) * 1993-07-02 2001-10-30 Hitachi, Ltd. Low stress semiconductor devices with thermal oxide isolation
DE4340226C2 (de) * 1993-11-25 2002-03-14 Gold Star Electronics Bauelement mit Isolationsbereichsstruktur und Verfahren zum Herstellen desselben
US6034410A (en) * 1994-01-14 2000-03-07 Stmicroelectronics, Inc. MOSFET structure with planar surface
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
US6008526A (en) * 1995-05-30 1999-12-28 Samsung Electronics Co., Ltd. Device isolation layer for a semiconductor device
KR0176153B1 (ko) * 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
KR0186083B1 (ko) * 1995-08-12 1999-04-15 문정환 반도체 소자의 소자격리방법
JP2762973B2 (ja) * 1995-11-30 1998-06-11 日本電気株式会社 半導体装置の製造方法
KR980006053A (ko) * 1996-06-26 1998-03-30 문정환 반도체장치의 격리막 형성방법
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JPH10144785A (ja) * 1996-11-06 1998-05-29 Samsung Electron Co Ltd 半導体装置及びその素子分離方法
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
JP3547279B2 (ja) * 1997-02-18 2004-07-28 株式会社ルネサステクノロジ 半導体装置の製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
KR100444315B1 (ko) * 1997-06-28 2004-11-09 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
US5834359A (en) * 1997-08-29 1998-11-10 Vanguard International Semiconductor Corporation Method of forming an isolation region in a semiconductor substrate
US5976950A (en) * 1997-11-13 1999-11-02 National Semiconductor Corporation Polysilicon coated swami (sidewall masked isolation)
US6118167A (en) * 1997-11-13 2000-09-12 National Semiconductor Corporation Polysilicon coated nitride-lined shallow trench
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
US5998280A (en) * 1998-03-20 1999-12-07 National Semiconductor Corporation Modified recessed locos isolation process for deep sub-micron device processes
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
US6127215A (en) * 1998-10-29 2000-10-03 International Business Machines Corp. Deep pivot mask for enhanced buried-channel PFET performance and reliability
US6060348A (en) * 1998-11-02 2000-05-09 Vanguard International Semiconducter Corporation Method to fabricate isolation by combining locos and shallow trench isolation for ULSI technology
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
US6300220B1 (en) * 2000-01-06 2001-10-09 National Semiconductor Corporation Process for fabricating isolation structure for IC featuring grown and buried field oxide
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US20070281403A1 (en) * 2006-06-01 2007-12-06 Mon-Chin Tsai Method of enhancing gate lithography performance by polysilicon chemical-mechanical polishing
US9354508B2 (en) 2013-03-12 2016-05-31 Applied Materials, Inc. Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US20140272684A1 (en) * 2013-03-12 2014-09-18 Applied Materials, Inc. Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor
US9632411B2 (en) 2013-03-14 2017-04-25 Applied Materials, Inc. Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
CN107700106A (zh) * 2017-11-20 2018-02-16 广州市番禺区沙湾同心机器厂 一种洗染设备及其滚筒结构
US10529812B1 (en) * 2018-10-10 2020-01-07 Texas Instruments Incorporated Locos with sidewall spacer for transistors and other devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
JPS59124141A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体装置の製造方法
JPS59125638A (ja) * 1983-01-05 1984-07-20 Nec Corp 半導体素子分離の製造方法
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures

Also Published As

Publication number Publication date
DE3751920T2 (de) 1997-02-13
DE3751920D1 (de) 1996-11-14
CN1013160B (zh) 1991-07-10
JPS6340337A (ja) 1988-02-20
EP0252450A2 (en) 1988-01-13
EP0252450A3 (en) 1989-10-25
CN87104640A (zh) 1988-01-27
US4842675A (en) 1989-06-27
KR960016502B1 (ko) 1996-12-12
EP0252450B1 (en) 1996-10-09

Similar Documents

Publication Publication Date Title
KR880002255A (ko) 집적회로 분리방법
JP2654332B2 (ja) Ｓｏｉ型集積回路及びその形成方法
US4746963A (en) Isolation regions formed by locos followed with groove etch and refill
US5229316A (en) Semiconductor processing method for forming substrate isolation trenches
US5414297A (en) Semiconductor device chip with interlayer insulating film covering the scribe lines
JPS6348180B2 (ko)
EP0075588A1 (en) METHOD FOR PRODUCING A SELF-ALIGNING SUNKED CHANNEL AND ARRANGEMENT PRODUCED BY THIS METHOD.
US5457338A (en) Process for manufacturing isolated semi conductor components in a semi conductor wafer
KR870002656A (ko) Cmos 집적회로 및 그 제조 방법
EP0540262A2 (en) Trench isolation region
US5696020A (en) Method for fabricating semiconductor device isolation region using a trench mask
US3711940A (en) Method for making mos structure with precisely controlled channel length
KR880010501A (ko) 반도체기억장치 및 그 제조방법
US5874347A (en) Method for fabricating field oxide isolation region for semiconductor devices
KR940004779A (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
JPH01235245A (ja) 半導体装置
JPH0396249A (ja) 半導体装置の製造方法
JPH0583196B2 (ko)
JPS62130537A (ja) 集積回路の素子間分離方法
KR19990081483A (ko) 반도체장치의 소자 격리 방법
JPH02272745A (ja) 半導体装置の製造方法
KR960026583A (ko) 반도체소자의 소자분리 방법
KR940016463A (ko) 반도체집적회로장치 및 그 제조방법
JPH02304926A (ja) 素子分離構造およびその製造方法
JP2701881B2 (ja) 半導体の分離領域

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011029

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee