KR970053422A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR970053422A
KR970053422A KR1019950055925A KR19950055925A KR970053422A KR 970053422 A KR970053422 A KR 970053422A KR 1019950055925 A KR1019950055925 A KR 1019950055925A KR 19950055925 A KR19950055925 A KR 19950055925A KR 970053422 A KR970053422 A KR 970053422A
Authority
KR
South Korea
Prior art keywords
film
trench
forming
nitride film
oxide film
Prior art date
Application number
KR1019950055925A
Other languages
English (en)
Other versions
KR0185479B1 (ko
Inventor
권오성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950055925A priority Critical patent/KR0185479B1/ko
Publication of KR970053422A publication Critical patent/KR970053422A/ko
Application granted granted Critical
Publication of KR0185479B1 publication Critical patent/KR0185479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자 제조공정 중 활성영역간의 절연, 분리를 위한 소자분리막 형성방법에 관한 것으로, 반도체기판에 패드산화막, 질화막을 형성하는 제 1 단계, 소자분리영역의 상기 질화막, 패드막을 식각하는 제 2 단계, 상기 질화막, 패드막을 마스크로한 식각공정을 통해 상기 반도체기판에 트렌치를 형성하되, 소정각도로 경사기게 형성하는 제 3 단계, 상기 트렌치 영역에 산소를 이온주입하여 산화막을 형성하는 제 4 단계, 상기 제 1 단계 내지 제 4 단계에 의한 구조의 전체 상부에 열산화(HTO)막을 형성하되, 상기 트렌치가 완전히 매립되도록 하는 제 5 단계, 상기 질화막을 식각종단점으로하여 CMP(Chemical Mechanical Polishing)하여 평탄화하는 제 6 단계 및 상기 질화막, 패드막을 제기하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 소자분리막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1f도는 본 발명의 일 실시예에 따른 소자분리막 형성과정을 나타내는 공정 단면도,

Claims (22)

  1. 반도체 소자 제조공정 중 활성영역간의 절연, 분리를 위한 소자분리막 형성방법에 있어서, 반도체기판에 패드산화막, 질화막을 형성하는 제 1 단계, 소자분리영역의 상기 질화막, 패드막을 식각하는 제 2 단계, 상기 질화막, 패드막을 마스크로한 식각공정을 통해 상기 반도체기판에 트렌치를 형성하되, 소정각도로 정사지게 형성하는 제 3 단계, 상기 트렌치 영역에 산소를 이온주입하여 산화막을 형성하는 제 4 단계, 상기 제 1 단계 내지 제 4 단계에 의한 구조의 전체 상부에 열산화(HTO)막을 형성하되, 상기 트렌치가 완전히 매립되도록 하는 제 5 단계: 상기 질화막을 식각종단점으로하여 CMP(Chemical Mechanical Polishing) 공정으로 평탄화하는 제 6단계: 및 상기 질화막, 패드막을 제거하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 단계는 반도체기판에 열산화 공정에 의한 패드산화막을 형성하는 단계, 상기 패드산화막 상부에 저암화학기상중착(LPCVD)법에 의한 질화막을 형성하는 판계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서, 상기 제 2 단계는 상기 질화막 상부에 소자분리 관격을 최소 0.4마이크로미터 이상으로 디파인된 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 하여 하부의 상기 질화막, 패드산화막을 식각한 다음, 상기 감광막패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 판도체 소자의 소자분리막 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 트렌치는 측벽이 50 내지 60°의 경사를 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 4 항에 있어서, 상기 트렌치는 1000 내지 4000Å 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 4 항에 있어서, 상기 제 4 단계는 산소를 1015내지 1017/㎠의 도즈로 이온주입한 다음, 1000℃이상의 고온에서 열처리함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 6 항에 있어서, 상기 산화막은 500 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 1 항에 있어서, 상기 제 5 단계의 열산화막은 저압화학기상증착(LPCVD)법으로 SiH4와 N2O 가스를 이용하여 750내지 850℃의 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 제 5 항에 있어서, 상기 열산화막은 2000 내지 7000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  10. 제 2 항에 있어서, 상기 제 7 단계는 등방성 습식식각용액에서 습식식각함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  11. 반도체 소자 제조공정 중 활성영역관의 절연, 분리를 위한 소자분리막 형성방법에 있어서, 반도체기판에 패드산화막, 질화막을 형성한 다음, 소자분리영역의 상기 질화막, 패드막을 식각하는 제 1 단계, 상기 질화막, 패드산화막을 식각마스크로 하여 상기 반도체기판에 제 1 트렌치를 형성하는 제 2 단계, 상기 트렌치 측벽에 열산화막 스페이서를 형성하는 제 3 단계, 상기 열산화막 스페이서 및 질화막을 식각마스크로 하여 상기 반도체기판에 제 2 트렌치를 형성하되, 소정각도로 경사지게 형성하는 제 4 단계, 상기 트렌치 영역에 산소를 이온주입하여 산화막을 형성하는 제 5 단계, 상기 제 1 단계 내지 제 5 단계에 의한 구조의 전체 상부에 열산화(HTO)막을 형성하되, 상기 트렌치가 완전히 매립되도록 하는 제 6 단계, 상기 질화막을 식각종단점으로하여 CMP(Chemical Mechanical Polishing) 공정으로 평탄화하는 제 7 단계 및 상기 질화막, 패드막을 제거하는 제 8 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  12. 제 11 항에 있어서, 상기 제 1 트렌치는 1000 내지 2000Å 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  13. 제 11 항 또는 제 12 항에 있어서, 상기 제 1 트렌치는 상기 질화막 및 패드산화막을 식각마스크로 하여 플라즈마에 의한 전식식각으로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  14. 제 11 항에 있어서, 상기 제 3 단계는 상기 제 2 단계 후 저압화학기상증착(LPCVD)법으로 SiH4와 N2O 가스를 이용하여 750 내지 850℃의 온도에서 고온열산화(HTO)막을 증착하는 단계, 상기 고온열산화막을 블랭킷 전식식각하여 상기 트렌치 측벽에 열산화막 스페이서를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  15. 제 14 항에 있어서, 상기 고온열산화막은 1000 내지 3000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  16. 제 15 항에 있어서, 상기 열산화막 스페이서는 1000 내지 3000Å 폭으로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  17. 제 12 항에 있어서, 상기 제 2 트렌치는 1000 내지 3000Å 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  18. 제 17 항에 있어서, 상기 제 2 트렌치는 측벽이 50 내지 60°의 경사를 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  19. 제 17 항에 있어서, 상기 제 5 단계는 산소를 1015내지 1017/㎠의 도즈로 이온주입한 다음, 900℃이상의 고온에서 열처리함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  20. 제 19 항에 있어서, 상기 산화막은 500 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자본리막 형성방법.
  21. 제 11 항에 있어서, 상기 제 6 단계의 열산화막은 저압화학기상증착(LPCVD)법으로 SiH4화 N2O 가스를 이용하여 750내지 850℃의 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  22. 제 17 항에 있어서, 상기 제 6 단계의 열산화막은 2000 내지 7000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950055925A 1995-12-23 1995-12-23 반도체 소자의 소자분리막 형성방법 KR0185479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055925A KR0185479B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055925A KR0185479B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR970053422A true KR970053422A (ko) 1997-07-31
KR0185479B1 KR0185479B1 (ko) 1999-04-15

Family

ID=19444100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055925A KR0185479B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR0185479B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286902B1 (ko) * 1998-08-20 2001-05-02 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100325620B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자 분리방법
KR20030000132A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100451499B1 (ko) * 1998-12-28 2004-12-13 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
KR100466199B1 (ko) * 1997-12-31 2005-05-17 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710191B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100466199B1 (ko) * 1997-12-31 2005-05-17 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
KR100286902B1 (ko) * 1998-08-20 2001-05-02 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100451499B1 (ko) * 1998-12-28 2004-12-13 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
KR100325620B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자 분리방법
KR20030000132A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Also Published As

Publication number Publication date
KR0185479B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
KR100224700B1 (ko) 반도체장치의 소자분리방법
JPH1012718A (ja) トレンチ素子分離方法
JPH104136A (ja) 半導体装置の素子分離膜の形成方法
TWI231567B (en) Method of forming a self-aligned floating gate in flash memory cell
KR100252751B1 (ko) 반도체 소자 제조 방법
KR970053422A (ko) 반도체 소자의 소자분리막 형성방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
KR0172792B1 (ko) 반도체소자의 소자분리 영역의 제조방법
JP2812288B2 (ja) 半導体装置の製造方法
JPS5898943A (ja) 半導体装置の製造方法
JP3844896B2 (ja) 半導体素子の隔離構造及びその形成方法
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100428700B1 (ko) 반도체 기판 내부에 전도율이 높은 가로로 절연된 매립 구역을 만들기 위한 방법
KR100508535B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100390894B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100214081B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR100335264B1 (ko) 반도체 소자의 소자분리막 제조방법
KR19990021366A (ko) 반도체 장치의 소자 분리방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR20010004277A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2000031489A (ja) 半導体装置の製造方法
KR20000020911A (ko) 스페이서로 보호되는 박막의 질화막 라이너를 갖는 트렌치 소자분리방법 및 구조
KR100291507B1 (ko) 반도체장치의 트렌치형 필드절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee