DE19731203A1 - CMOS-Schaltung und Verfahren zu ihrer Herstellung - Google Patents

CMOS-Schaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE19731203A1
DE19731203A1 DE1997131203 DE19731203A DE19731203A1 DE 19731203 A1 DE19731203 A1 DE 19731203A1 DE 1997131203 DE1997131203 DE 1997131203 DE 19731203 A DE19731203 A DE 19731203A DE 19731203 A1 DE19731203 A1 DE 19731203A1
Authority
DE
Germany
Prior art keywords
gate dielectric
cmos circuit
nitrogen
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1997131203
Other languages
English (en)
Inventor
Udo Dr Schwalke
Martin Dr Kerber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997131203 priority Critical patent/DE19731203A1/de
Priority to PCT/DE1998/002051 priority patent/WO1999005720A2/de
Publication of DE19731203A1 publication Critical patent/DE19731203A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Description

Die Erfindung betrifft eine integrierte CMOS-Schaltung mit einem Substrat, das mindestens im Bereich einer Hauptfläche monokristallines Silizium enthält, wobei sich auf dem Substrat eine dielektrische Schicht und eine Siliziumschicht befinden, bei der im Bereich der Hauptfläche des Substrats Isolationsstrukturen vorhanden sind, die benachbarte MOS-Transistoren, die Source, Gate mit Gate-Dielektrikum und Drain sowie einen Kanal aufweisen, im Substrat isolieren, und bei der die Siliziumschicht in Gebieten, in denen MOS-Transi­ storen vorhanden sind, dotiert ist.
Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer CMOS-Schaltung.
Eine gattungsgemäße CMOS-Schaltung und ein Verfahren zu ihrer Herstellung sind in der DE 195 35 629 C1 beschrieben. Hierbei erfolgt die Isolation benachbarter Transistoren oder anderer aktiver Gebiete durch Isolationsstrukturen, die sowohl in ei­ nem LOCOS-Prozeß als auch in einem Shallow-Trench-Isolations- Prozeß gebildet werden können.
In einem LOCOS-Prozeß wird eine Deckschicht aus einem nicht oxidierbaren Material gebildet, die mit Hilfe einer die An­ ordnung der Isolationsstrukturen definierenden Isolations­ maske strukturiert wird. Anschließend werden die Isola­ tionsstrukturen durch lokale thermische Oxidation gebildet. Dabei wirkt die strukturierte Deckschicht als Oxidations­ maske. Bei der lokalen thermischen Oxidation wird der von der strukturierten Deckschicht unbedeckte Teil der Silizium­ schicht zur Bildung der Isolationsstrukturen durchoxidiert. Dadurch entstehen Teilgebiete der strukturierten Silizium­ schicht, die jeweils durch die Isolationsstrukturen voneinan­ der getrennt sind.
Der LOCOS-Prozeß kann auch so durchgeführt werden, daß mit Hilfe der Isolationsmaske sowohl die Deckschicht als auch die Siliziumschicht geätzt werden. Die lokale thermische Oxida­ tion zur Bildung der Isolationsstrukturen erfolgt dann an der Oberfläche des Substrats.
Alternativ werden die Isolationsstrukturen als mit isolieren­ dem Material gefüllte Gräben gebildet. Dazu werden in einem Shallow-Trench-Isolations-Prozeß mit Hilfe einer Ätzmaske in das Substrat Gräben geätzt, die mit isolierendem Material aufgefüllt werden.
Die Herstellung gemäß dem LOCOS-Prozeß ist mit dem Nachteil verbunden, daß sich ein breiter Übergangsbereich zwischen Feldoxid und Gate-Oxid bildet. Dieser Übergangsbereich wird wegen seines typischen Profils als Vogelschnabel bezeichnet. Nachteilig beim Vogelschnabel ist, daß er in den aktiven Transistorbereich hinein wächst und so wertvolle aktive Flä­ che in inaktive Feldoxidbereiche umwandelt.
Der Erfindung liegt die Aufgabe zugrunde, eine gattungsgemäße CMOS-Schaltung zu schaffen, welche die genannten Nachteile überwindet, und bei der der Oxid-Vogelschnabel eine möglichst geringe laterale Ausdehnung aufweist.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß bei einer gattungsgemäßen CMOS-Schaltung das Gate-Dielektrikum Stickstoff oder eine Stickstoffverbindung, insbesondere ein Stickstoffoxid, enthält und/oder, daß zwischen dem Gate und wenigstens einer an es angrenzenden Siliziumschicht eine Schicht angeordnet ist, wobei der Stickstoff oder die Stick­ stoffverbindung in einer die laterale Sauerstoffdiffusion be­ hindernden Konzentration vorliegt.
Die Erfindung sieht eine Diffusions- und Oxidationsbarriere zwischen dem Gate-Dielektrikum und wenigstens einer an es an­ grenzenden Funktionsschicht vor.
Diese Diffusions- und Oxidationsbarriere kann zum einen da­ durch gebildet werden, daß das Gate-Dielektrikum selbst die Funktion einer Blockerschicht übernimmt. Damit das Gate-Di­ elektrikum diese Funktion wahrnehmen kann, wird ihm Stick­ stoff oder eine Stickstoffverbindung hinzugefügt, was bei­ spielsweise durch die Verwendung eines stickstoffhaltigen Oxides als Gate-Dielektrikum erfolgen kann. Die Veränderung des Materials für das Gate-Dielektrikum hat den Vorteil, daß das Herstellungsverfahren keinen zusätzlichen Prozeßschritt benötigt.
Zum anderen ist es möglich, eine oder mehrere zusätzliche Schichten, welche die gewünschte Funktion einer Diffusions- und Oxidationsbarriere erfüllen, vorzusehen. Die Wirksamkeit der zusätzlichen Schicht als eine derartige Barriere wird da­ durch ermittelt, daß bei einer Strukturuntersuchung festge­ stellt wird, ob die Bildung von Siliziumoxid im Übergangsbe­ reich zwischen dem Gate-Dielektrikum und den an es angrenzen­ den Siliziumschichten unterblieb.
Beide Varianten der Erfindung nutzen die Tatsache aus, daß stickstoffhaltige Oxide als den Sauerstoffdurchtritt verhin­ dernde Diffusionsbarrieren wirken. Bei den bekannten CMOS-Schaltungen dienen stickstoffhaltige Oxide zwar auch als Sau­ erstoff-Diffusionsbarrieren, sie werden jedoch separat als zusätzliche Flanken gebildet. Im Gegensatz hierzu sieht die Erfindung vor, daß der Kontaktbereich zwischen dem Gate-Die­ lektrikum und wenigstens einer mit ihm in Berührung stehenden Siliziumschicht Stickstoff oder eine Stickstoffverbindung enthält, so daß ein Oxidationsprozeß an den Übergangsberei­ chen zwischen dem Gate-Dielektrikum und den an ihm anliegen­ den Siliziumschichten vermieden wird.
Ein derart gezieltes Einbringen von Stickstoff kann auf ver­ schiedene Weise geschehen.
So kann beispielsweise ein Verfahren zur Herstellung einer integrierten CMOS-Schaltung,
  • - bei dem auf einem Substrat eine dielektrische Schicht und eine Siliziumschicht abgeschieden werden,
  • - bei dem Isolationsstrukturen, die benachbarte Transistoren im Substrat isolieren, erzeugt werden,
  • - bei dem die Siliziumschicht in Gebieten, in denen MOS-Transistoren mit Source, Gate, Drain sowie mit einem Kanal gebildet werden, dotiert wird,
  • - erfindungsgemäß so durchgeführt werden, daß die zur Bildung eines Gate-Dielktrikums dienende dielektrische Schicht in einer stickstoffhaltigen Atmosphäre und/oder durch Implan­ tation von Nitridionen aufgetragen wird.
Als stickstoffhaltiges Gate-Dielektrikum kann beispielsweise ein nitridiertes Gate-Oxid oder ein in NO, N2O aufgewachsenes oder nachbehandeltes Oxid verwendet werden. Abhängig vom Her­ stellungsverfahren lagern sich die Stickstoffatome an beiden Grenzflächen (d. h. polykristallines Silizium/Oxid und Sili­ zium-Substrat/Oxid) an, bzw. werden zumindest bevorzugt nahe der Silizium-Grenzfläche angereichert. Dadurch wird eine mas­ sive Aufoxidation des Silizium-Substrates und des polykri­ stallinen Siliziums unterbunden. Der wesentliche Teil der Oxidation findet somit hauptsächlich an den freigeätzten Flanken der Isolationsstruktur statt.
In lateraler Richtung wird das Fortschreiten der Oxidation durch den an den Grenzflächen eingebauten Stickstoff ge­ bremst. Dadurch bildet sich ein deutlich verkürzter Oxid-Vo­ gelschnabel an der Grabenkante aus. Die laterale Ausdehnung des Oxid-Vogelschnabels ist nun von der Seitenwandoxidation weitgehend entkoppelt, so daß sich ein vergrößertes Prozeß­ fenster ergibt. Insbesondere kann eine vollständige Oxidation der Seitenwand erfolgen, ohne daß hierdurch die Übergangsbe­ reiche zwischen den Siliziumschichten und dem Gate-Dielektri­ kum verändert werden. Da polykristallines Silizium im Ver­ gleich zu monokristallinem Silizium stärker oxidiert, wird die Schicht aus polykristallinem Silizium, die sogenannte Bottom-PolySi-Kante, leicht verkürzt. Dies ist für die Opti­ mierung der elektrischen Feldverteilung vorteilhaft und ver­ meidet so parasitäre "Corner-Devices", die bei dem aus IEDM 1994, S. 671-674, bekannten Verfahren auftreten. Zudem läßt sich der PolySi-Offset über die Parameter der Seiten-wandoxi­ dation beeinflussen.
Mit dem erfindungsgemäßen Verfahren wird die Voraussetzung für eine extrem, bis in den 50 nm Bereich, skalierbare Gra­ ben-Isolationstechnologie geschaffen. Auf diese Weise wird eine möglichst große nutzbare Transistorweite erzielt.
Da z. B. beim DRAM eine möglichst hohe Speicherkapazität eine extreme Skalierung der MOS-Transistoren bis in den tiefen Sub-0,25 µm-Bereich erfordert, ist eine derartige Schaltung für den Einsatz in derartigen Speicherbausteinen besonders geeignet.
Die erfindungsgemäße Schaltung kann jedoch auch in allen an­ deren Einsatzgebieten von CMOS-Schaltungen eingesetzt werden. Hier sind insbesondere komplexe Logikschaltungen wie Mikro­ prozessoren, Mikrocontoller, digitale Signalprozessoren, ASICs sowie statische Speicher (SRAMs) von Bedeutung.
Weitere Vorteile, zweckmäßige Weiterbildungen und Besonder­ heiten der Erfindung ergeben sich aus der nachfolgenden Dar­ stellung eines bevorzugten Ausführungsbeispiels anhand der Zeichnungen.
Von den Zeichnungen zeigt
Fig. 1 den Randbereich eines MOS-Transistors vor der Seiten­ wandoxidation,
Fig. 2 den Randbereich eines MOS-Transistors mit einer erfin­ dungsgemaßen Isolationsstruktur nach der Seitenwandoxi­ dation,
Fig. 3 die Isolationsstruktur nach Fig. 2 mit gefülltem Isola­ tionsgraben, und
Fig. 4 den Randbereich eines MOS-Transistors mit einer bekann­ ten Isolationsstruktur nach der Seitenwandoxidation.
Alle Zeichnungen zeigen den Randbereich eines MOS-Transi­ stors, der Bestandteil einer hochintegrierten CMOS-Schaltung ist, die bei einer Strukturgröße von 0,2 Mikrometern mehr als 1,1 Milliarden Transistoren enthält, und die bei einem Aufbau als Speicherzelle eine DRAM-Speicherkapazität von einem Giga- Bit aufweist.
In Fig. 1 ist eine geätzte Isolationsstruktur dargestellt, wie sie im Flankenbereich eines erfindungsgemäß gestalteten MOS-Transistors auftritt.
Auf einem Siliziumsubstrat 1 ist ein stickstoffhaltiges Gate- Oxid 3b als Funktionsschicht aufgebracht. Anstelle eines Oxids für das Gate-Material kann selbstverständlich auch ein anderes geeignetes Dielektrikum verwendet werden. Auf dem stickstoffhaltigen Gate-Oxid 3b ist eine Schicht aus polykri­ stallinem Silizium, das sogenannte Bottom-PolySi 2, angeord­ net. Eine derartige Isolationsstruktur unterscheidet sich von der aus der DE 195 35 629 C1 bekannten Isolationsstruktur durch die Verwendung eines stickstoffhaltigen Materials für das Gate-Dielektrikum.
Durch das Aufbringen einer Isolationsstruktur, die einem Oxi­ dationsprozeß, der sogenannten Seitenwandoxidation, unterwor­ fen wird, bildet sich der Randbereich des CMOS-Transistors auf die in Fig. 2 dargestellte Weise aus.
Bei der in Fig. 2 dargestellten Isolationsstruktur wurde durch die Seitenwandoxidation ein Seitenwand-Oxid 4 aufgebracht. Dadurch, daß das Gate-Oxid 3b Stickstoff enthält, dringt das Seitenwand-Oxid 4 nur sehr wenig in den Bereich des Gate- Oxids 3b ein. Auf diese Weise ist der Übergangsbereich zwi­ schen Feldoxid und Gate-Oxid 3b, der sogenannte Oxid-Vogel­ schnabel 5b, sehr kurz. Somit wurde eine Umwandlung des akti­ ven Transistorbereichs in inaktive Feldoxidbereiche vermie­ den.
In Fig. 3 ist die Isolationsstruktur nach dem Aufbringen des Seitenwand-Oxids 4, der Füllung des Isolationsgrabens mit ei­ nem Isolationsmaterial 6 und dem Aufbringen der Top-Gate- Schicht 7 dargestellt. Diese Struktur wird dadurch erzeugt, daß zunächst der Isolationsgraben in einem CVD (Chemical-Va­ pour-Deposition)-Verfahren mit einem Isolationsmaterial 6 aus einem Oxid wie SiO2 gefüllt und anschließend das Isola-tions­ material 6 durch ein Planarisierungsverfahren wie dem Che­ misch-Mechanischem Polieren eine glatte Oberfläche erhält. Nach der Planarisierung wird die Top-Gate-Schicht 7 durch das Abscheiden eines elektrisch leitenden Materials wie Titanni­ trid (TiN), polykristallinem Silizium, einer Me­ tall/Siliziumverbindung (Silizid) oder eines Metalls erzeugt. Anschließend werden das Bottom-PolySi 2 und die Top-Gate- Schicht 7 durch ein Photolithographieverfahren mit nachfol­ gender Ätzung strukturiert. Durch die gemeinsame Strukturie­ rung des BottomPolySi 2 und der Top-Gate-Schicht 7 erhält die Gate-Elektrode ihre Funktionsfähigkeit.
In Fig. 4 ist eine bekannte Isolationsstruktur, die gleich­ falls einer Seitenwandoxidation ausgesetzt wurde, darge­ stellt. Auch sie weist ein Siliziumsubstrat 1, eine Polysili­ ziumschicht 2, ein Gate-Oxid 3a sowie ein Seitenwandoxid 4 auf.
Im Gegensatz zu der erfindungsgemäß hergestellten Isola­ tionsstruktur dringt bei dieser Isolationsstruktur das Sei­ ten-wandoxid 4 in den Grenzbereich zwischen dem Silizium­ substrat 1 und der Polysiliziumschicht 2 ein. Die effektive Länge 5a des Oxid-Vogelschnabels ist wesentlich größer als bei der in Fig. 2 dargestellten Isolationsstruktur.
Anhand der Zeichnungen wurde eine besonders vorteilhafte Aus­ führungsform der Erfindung dargestellt, die sich dadurch aus­ zeichnet, daß das Gate-Dielektrikum als solches Stickstoff enthält. Es ist jedoch gleichfalls möglich, CMOS-Schaltungen mit einer erfindungsgemäßen Isolationsstruktur auf andere Weise herzustellen. Dies kann beispielsweise dadurch gesche­ hen, daß zwischen dem Siliziumsubstrat 1 und dem Gate-Dielek­ trikum 3b, bzw. zwischen dem Gate-Dielektrikum 3b und der Po­ lysiliziumschicht 2 eine zusätzliche Schicht, die Stickstoff enthält, erzeugt wird. Diese Schichterzeugung kann beispiels­ weise durch ein Abscheiden des Schichtmaterials als auch durch die Implantation von Nitridionen in ein bereits beste­ hendes Substrat erfolgen. Das zuvor dargestellte Verfahren zeichnet sich jedoch dadurch aus, daß es ohne einen zusätzli­ chen Prozeßschritt auskommt. Auf diese Weise wurde ein beson­ ders einfaches Verfahren zur Herstellung von CMOS-Schaltun­ gen, die Zelltransistoren mit minimaler Länge und Weite ent­ halten, geschaffen.
Auf die dargestellte Weise lassen sich auch CMOS-Schaltungen herstellen, bei denen die Gate-Elektroden der komplementären MOS-Transistoren unterschiedlich dotiert sind, weil durch den Herstellungsprozeß die laterale Dotierstoffdiffusion unter­ drückt wird.
Bezugszeichenliste
1
Silizium-Substrat
2
Polysiliziumschicht (Bottom-PolySi)
3
a Gate-Oxid
3
b stickstoffhaltiges Gate-Oxid
4
Seitenwand-Oxid
5
a Oxid-Vogelschnabel
5
b Oxid-Vogelschnabel-verkürzt
Isolationsmaterial
Top-Gate-Schicht

Claims (10)

1. Integrierte CMOS-Schaltung,
mit einem Substrat, das mindestens im Bereich einer Hauptflä­ che monokristallines Silizium enthält, wobei sich auf dem Substrat eine dielektrische Schicht und eine Siliziumschicht befinden,
bei der im Bereich der Hauptfläche des Substrats Isola­ tionsstrukturen vorhanden sind, die benachbarte MOS-Transi­ storen, die Source, ein Gate mit Gate-Dielektrikum, Drain so­ wie einen Kanal aufweisen, im Substrat isolieren,
bei der die Siliziumschicht in Gebieten, in denen MOS-Transi­ storen vorhanden sind, dotiert ist,
dadurch gekennzeichnet, daß das Gate-Dielektrikum (3b) Stick­ stoff oder eine Stickstoffverbindung enthält, und/oder, daß zwischen dem Gate-Dielektrikum (3b) und wenigstens einer an es angrenzenden Siliziumschicht (1, 2) eine Schicht angeordnet ist, wobei der Stickstoff oder die Stickstoffverbindung in einer die laterale Sauerstoffdiffusion behindernden Konzen­ tration vorliegt.
2. CMOS-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Stickstoffverbindung ein Stickstoffoxid ist.
3. CMOS-Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß sich die Isolationsstruktur (4) wenigstens abschnittsweise in Kontakt mit dem Gate-Dielektrikum (3b) des Transistors befindet, und daß der Kontaktbereich der Isolationsstruktur (4) mit dem Gate-Dielektrikum (3b) mindestens einen Teil des Stick­ stoffs oder der Stickstoffverbindung enthält.
4. CMOS-Schaltung nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, daß die Iso­ lationsstruktur (4) sich im wesentlichen parallel zu den Sei­ tenflächen der Siliziumschichten (1, 2) und des Gate-Dielek­ trikums (3b) erstreckt.
5. CMOS-Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sie bei einer Strukturgröße des MOS-Transistors von höchstens 0,25 Mikrometern eine wirksame Transistorweite von mindestens 0,04 Mikrometern aufweist.
6. CMOS-Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Dicke des Gate-Dielektrikums (3b) kleiner als 10 Nanometer ist.
7. CMOS-Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke des Gate-Dielektrikums (3b) kleiner als 5 Nanometer und vor­ zugsweise 3 bis 5 Nanometer ist.
8. Verfahren zur Herstellung einer integrierten CMOS-Schal­ tung nach einem der Ansprüche 1 bis 7,
wobei auf einem Substrat eine dielektrische Schicht für die Bildung eines Gate-Dielektrikums und eine Siliziumschicht ab­ geschieden werden,
Isolationsstrukturen, die benachbarte MOS-Transis-toren im Substrat isolieren, erzeugt werden, und
die Siliziumschicht in Gebieten, in denen erste MOS-Transi­ storen mit Source, Gate, Drain sowie mit einem Kanal gebildet werden, dotiert wird,
dadurch gekennzeichnet, daß die zur Bildung des Gate-Dielek­ trikums (3b) dienende dielektrische Schicht in einer stick­ stoffhaltigen Atmosphäre und/oder durch Implantation von Ni­ tridionen erzeugt wird.
9. Verfahren zur Herstellung einer integrierten CMOS-Schal­ tung nach einem der Ansprüche 1 bis 7,
wobei auf einem Substrat eine dielektrische Schicht für die Bildung eines Gate-Dielektrikums und eine Siliziumschicht ab­ geschieden werden,
Isolationsstrukturen, die benachbarte Transistoren im Substrat isolieren, erzeugt werden, und
die Siliziumschicht in Gebieten, in denen erste MOS-Transi­ storen mit Source, Gate, Drain sowie mit einem Kanal gebildet werden, dotiert wird,
dadurch gekennzeichnet, daß vor und/oder nach dem Auf-tragen der zur Bildung des Gates-Di­ elektrikums (3b) dienenden dielektrischen Schicht eine wei­ tere Schicht, die Stickstoff oder eine Stickstoffverbindung enthält, aufgetragen wird.
10. Verfahren zur Herstellung einer integrierten CMOS-Schal­ tung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß nach dem Erzeugen der Isolationsstruktur (4) ein Oxidationsprozeß durchgeführt wird.
DE1997131203 1997-07-21 1997-07-21 CMOS-Schaltung und Verfahren zu ihrer Herstellung Withdrawn DE19731203A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1997131203 DE19731203A1 (de) 1997-07-21 1997-07-21 CMOS-Schaltung und Verfahren zu ihrer Herstellung
PCT/DE1998/002051 WO1999005720A2 (de) 1997-07-21 1998-07-21 Cmos-schaltung und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997131203 DE19731203A1 (de) 1997-07-21 1997-07-21 CMOS-Schaltung und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
DE19731203A1 true DE19731203A1 (de) 1999-02-11

Family

ID=7836360

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997131203 Withdrawn DE19731203A1 (de) 1997-07-21 1997-07-21 CMOS-Schaltung und Verfahren zu ihrer Herstellung

Country Status (2)

Country Link
DE (1) DE19731203A1 (de)
WO (1) WO1999005720A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19939597A1 (de) * 1999-08-20 2001-03-01 Siemens Ag Verfahren zur Herstellung einer mikroelektronischen Struktur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
DE19535629C1 (de) * 1995-09-25 1996-09-12 Siemens Ag Verfahren zur Herstellung einer integrierten CMOS-Schaltung
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
US5004703A (en) * 1989-07-21 1991-04-02 Motorola Multiple trench semiconductor structure method
JP3124441B2 (ja) * 1994-07-07 2001-01-15 松下電器産業株式会社 素子分離の形成方法
KR100190363B1 (ko) * 1995-06-28 1999-06-01 김영환 반도체 소자의 소자분리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
DE19535629C1 (de) * 1995-09-25 1996-09-12 Siemens Ag Verfahren zur Herstellung einer integrierten CMOS-Schaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19939597A1 (de) * 1999-08-20 2001-03-01 Siemens Ag Verfahren zur Herstellung einer mikroelektronischen Struktur
DE19939597B4 (de) * 1999-08-20 2006-07-20 Infineon Technologies Ag Verfahren zur Herstellung einer mikroelektronischen Struktur mit verbesserter Gatedielektrikahomogenität

Also Published As

Publication number Publication date
WO1999005720A3 (de) 1999-04-08
WO1999005720A2 (de) 1999-02-04

Similar Documents

Publication Publication Date Title
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4215708C2 (de) SRAM und Verfahren zu dessen Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE19911149C1 (de) Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4430483A1 (de) MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE19745249A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE4007582A1 (de) Verfahren zum herstellen eines halbleiterbauelements
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE4215010C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19812212A1 (de) MOS-Transistor in einer Ein-Transistor-Speicherzelle mit einem lokal verdickten Gateoxid und Herstellverfahren
EP0657930A2 (de) Integrierte Schaltungsstruktur mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
DE10128193C1 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE3714338C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee